JP2006216815A - フィールド酸化膜形成法 - Google Patents

フィールド酸化膜形成法 Download PDF

Info

Publication number
JP2006216815A
JP2006216815A JP2005028699A JP2005028699A JP2006216815A JP 2006216815 A JP2006216815 A JP 2006216815A JP 2005028699 A JP2005028699 A JP 2005028699A JP 2005028699 A JP2005028699 A JP 2005028699A JP 2006216815 A JP2006216815 A JP 2006216815A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
silicon oxide
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005028699A
Other languages
English (en)
Inventor
Shusei Takami
秀誠 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005028699A priority Critical patent/JP2006216815A/ja
Priority to TW095103133A priority patent/TWI279880B/zh
Priority to CNB2006100067990A priority patent/CN100543961C/zh
Priority to KR1020060010758A priority patent/KR100693962B1/ko
Priority to US11/346,270 priority patent/US20060189106A1/en
Publication of JP2006216815A publication Critical patent/JP2006216815A/ja
Priority to US11/851,082 priority patent/US7687367B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】フィールド酸化膜形成法において、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成する。
【解決手段】図4(G)に示すようにシリコン基板10の一方の主面においてシリコン酸化膜18、シリコン窒化膜20及びシリコン酸化膜24を含む積層27の側部にシリコン窒化物からなるサイドスペーサ28aを形成した後、積層27、サイドスペーサ28a及びレジスト層30をマスクとするイオン注入処理によりチャンネルストッパ用イオン注入領域32を形成する。レジスト層30及びサイドスペーサ28aを除去した後、図4(H)に示すように積層27をマスクとする選択酸化処理によりフィールド酸化膜34と、イオン注入領域32に基づくチャンネルストッパ領域36とを形成する。積層27を除去した後、フィールド酸化膜34の素子孔34A内にMOS型トランジスタ等の回路素子を形成する。
【選択図】図4

Description

この発明は、MOS型IC(集積回路)等の製造に用いるに好適なフィールド酸化膜(素子分離膜)形成法に関し、特にフィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を形成する技術の改良に関するものである。
従来、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を形成するフィールド酸化膜形成法としては、図7〜9に示すようにサイドスペーサを利用するものが知られている(例えば、特許文献1参照)。
図7の工程では、P型シリコン基板1の表面に熱酸化法によりシリコン酸化膜2を形成した後、シリコン酸化膜2の上にCVD(ケミカル・ベーパー・デポジション)法によりシリコン窒化膜3を形成し、さらにシリコン窒化膜3の上にCVD法によりシリコン酸化膜4を形成する。そして、レジスト層(図示せず)をマスクとするドライエッチング処理によりシリコン窒化膜3及びシリコン酸化膜4の積層を所望の素子孔パターンに従ってパターニングする。
次に、残存するシリコン窒化膜3及びシリコン酸化膜4の積層を覆ってシリコン酸化膜2の上にシリコン酸化膜をCVD法により形成した後、このシリコン酸化膜を異方性ドライエッチング処理によりエッチバックすることにより該シリコン酸化膜の残存部からなるサイドスペーサ4aをシリコン窒化膜3及びシリコン酸化膜4の積層の側部を覆ってシリコン酸化膜2の上に閉ループ状に形成する。そして、シリコン酸化膜2、シリコン窒化膜3及びシリコン酸化膜4の積層Mと、シリコン酸化膜2及びサイドスペーサ4aの積層とをマスクとするイオン注入処理によりボロンイオンBをシリコン酸化膜2を介して基板1の表面に注入することによりサイドスペーサ4aの周辺部にチャンネルストッパ用のイオン注入領域5aを形成する。この後、フッ酸系の薬液を用いるエッチング処理によりシリコン酸化膜4と、サイドスペーサ4aと、シリコン酸化膜2においてシリコン窒化膜3で覆われない部分(破線で示す部分)とを除去する。この結果、基板1の表面において残存シリコン酸化膜2とシリコン窒化膜3との積層に覆われない部分が露呈され、イオン注入領域5aの表面も露呈される。
図8の工程では、シリコン酸化膜2とシリコン窒化膜3との積層をマスクとする選択酸化処理により基板1の表面に素子孔6Aを有するフィールド酸化膜6を形成する。このときの熱処理によりイオン注入領域5aに基づいてP型のチャンネルストッパ領域5が形成される。チャンネルストッパ領域5は、フィールド酸化膜6の直下に素子孔6Aから離間して形成される。
図9の工程では、シリコン窒化膜3及びシリコン酸化膜2を順次のエッチング処理により除去して素子孔6A内に基板1の表面部分を露呈させる。素子孔6A内のシリコン表面に熱酸化法によりシリコン酸化膜からなるゲート酸化膜7を形成した後、ゲート酸化膜7の上にドープトポリシリコン等からなるゲート電極層8を形成し、さらにフィールド絶縁膜6とゲート電極層8とをマスクとするイオン注入処理によりN型のソース,ドレイン領域9S,9Dを形成する。この結果、素子孔6A内には、MOS型トランジスタが形成される。
上記したフィールド酸化膜形成法によれば、フィールド絶縁膜6の直下に素子孔6Aから離間してチャンネルストッパ領域5が形成される。このため、素子孔6A内に図9に示すようにMOS型トランジスタを形成した場合に、(イ)ソース,ドレイン領域9S,9Dとチャンネルストッパ領域5との間にPN接合が形成されず、接合耐圧の向上及び接合容量の低減が可能になること、(ロ)チャンネル長さ方向(ソース−ドレイン間電流の流通方向)に直交する方向のチャンネル幅がチャンネルストッパ領域5によって狭小化されず、チャンネル幅の狭小化によるトランジスタ特性の変動(いわゆる狭チャンネル効果)を回避できることなどの利点がある。
しかしながら、上記したフィールド酸化膜形成法にあっては、図7の工程でシリコン酸化膜4と、サイドスペーサ4aと、シリコン酸化膜2の破線で示す部分とをフッ酸系の薬液を用いるエッチング処理で除去する際にシリコン窒化膜3の直下のシリコン酸化膜2にアンダーカットが生ずるため、フィールド酸化膜6のバーズビーク長(シリコン窒化膜3の直下への延長部分の長さ)が増大したり、変動したりするという問題点がある。このような問題点を解決するため、図10,11に示すようなフィールド酸化膜形成法が提案されている(例えば、特許文献1参照)。
図10の工程では、図7に関して前述したと同様にしてP型シリコン基板1の表面にシリコン酸化膜2及びシリコン窒化膜3を順次に形成した後、シリコン窒化膜3を所望の素子孔パターンに従ってパターニングする。そして、シリコン酸化膜2の上に残存シリコン窒化膜3を覆ってシリコン酸化膜4AをCVD法により形成する。シリコン酸化膜4Aは、シリコン酸化膜2の上でシリコン窒化膜3の側部を覆う閉ループ状部分4bを有するように形成される。この後、シリコン酸化膜2、シリコン窒化膜3及びシリコン酸化膜4Aの積層M’と、シリコン酸化膜2及びシリコン酸化膜4Aの閉ループ状部分4bの積層とをマスクとするイオン注入処理によりボロンイオンBをシリコン酸化膜2,4Aの積層を介して基板1の表面に注入することによりシリコン酸化膜4Aの閉ループ状部分4bの周辺部にチャンネルストッパ用のイオン注入領域5aを形成する。
図11の工程では、シリコン酸化膜2とシリコン窒化膜3とシリコン酸化膜4Aとの積層M’をマスクとする選択酸化処理により基板1の表面に素子孔6Aを有するフィールド酸化膜6を形成する。このときの熱処理によりイオン注入領域5aに基づいてP型のチャンネルストッパ領域5が形成される。チャンネルストッパ領域5は、フィールド酸化膜6の直下に素子孔6Aから離間して形成される。この後は、シリコン酸化膜4A、シリコン窒化膜3及びシリコン酸化膜2を順次に除去してから、図9に関して前述したと同様にして素子孔6A内にMOS型トランジスタを形成する。
図10,11に関して上記したフィールド酸化膜形成法によれば、図10のイオン注入工程の後、シリコン酸化膜2,4Aを除去しないので、シリコン酸化膜2のアンダーカットに基づくバーズビーク長の増大や変動を抑制可能である。
チャンネルストッパ領域形成法としては、フィールド酸化膜を熱酸化処理により形成した後、熱酸化処理に用いた酸化マスクをイオン注入マスクとして流用し且つフィールド酸化膜を介してイオン注入を行なうことによりチャンネルストッパ用のイオン注入領域を形成するものが知られている(例えば、特許文献2,3参照)。この場合、バーズビークの発生を抑制するため、酸化マスクの側部にシリコン窒化物からなる50nm程度の厚さのサイドウォールを形成している(いわゆるLaterally Sealed LOCOS法を採用している)が、このサイドウォールの存在だけでチャンネルストッパ用のイオン注入領域をフィールド酸化膜の素子孔から離間させるのは困難である。
そこで、特許文献2に記載されたチャンネルストッパ領域形成法では、イオン注入処理の前にシリコン窒化物からなるサイドウォールに重ねてポリシリコンからなる50nm程度の厚さのサイドウォールを形成することでチャンネルストッパ用イオン注入領域を素子孔から離間させるのを可能にしている。また、特許文献3に記載されたチャンネルストッパ領域形成法では、酸化マスクとして下から順にシリコン酸化膜、ポリシリコン膜及びシリコン窒化膜を重ねた積層を用いると共に熱酸化処理時に酸化マスク中のポリシリコン膜の端部を酸化させることでチャンネルストッパ用イオン注入領域を素子孔から離間させるのを可能にしている。
特開平5−136123号公報 特開平6−5588号公報 特開平6−85053号公報
図7〜9に関して上記したフィールド酸化膜形成法においては、図7の工程でボロンイオンBを100keV以上の加速エネルギーで注入する通常のイオン注入処理を想定すると、シリコン酸化膜2及びサイドスペーサ4aの積層のマスク作用が十分でなく(イオン突き抜けの可能性があり)、積層Mとサイドスペーサ4aとを覆ってレジスト層を追加的に形成してイオン注入マスクを強化する必要がある。これは、サイドスペーサ4aを構成するシリコン酸化物のイオン阻止能力が低いことによるものである。また、図10のイオン注入工程においても、シリコン酸化膜2及び閉ループ状部分4bの積層のマスク作用が十分でなく、積層M’と部分4bとを覆ってレジスト層を追加的に形成してイオン注入マスクを強化する必要がある。上記のようにレジスト層を追加的に形成してイオン注入マスクを強化する場合には、レジスト剥がれ等のトラブルが発生し、歩留りの低下を招くという問題点がある。
図10,11に関して上記したフィールド酸化膜形成法では、図7〜9に関して上記したフィールド酸化膜形成法に比べると、シリコン酸化膜2,4Aの積層を介して熱酸化処理を行なうため、処理時間が長くなるという問題点もある。
上記したようにフィールド酸化膜を形成した後でフィールド酸化膜を介してイオン注入を行なうチャンネルストッパ領域形成法では、600nm程度の厚いフィールド酸化膜を介してイオン注入を行なうため、200keV以上の加速エネルギーを有する高価なイオンインプランタを必要とするという問題点がある。
この発明の目的は、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成することができる新規なフィールド酸化膜形成法を提供することにある。
この発明に係るフィールド酸化膜形成法は、
少なくとも一方の主面側が一導電型であるシリコン基板を用意する工程と、
前記シリコン基板の一方の主面に下から順に第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜を重ねて形成する工程と、
前記第1のシリコン酸化膜、前記シリコン窒化膜及び前記第2のシリコン酸化膜のうち少なくとも前記シリコン窒化膜及び前記第2のシリコン酸化膜を含む積層を所望の素子孔パターンに従ってパターニングする工程と、
前記一導電型を決定する不純物を前記積層及び前記サイドスペーサをマスクとして前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用のイオン注入領域を形成する工程と、
前記サイドスペーサを除去した後、前記積層をマスクとする選択酸化処理により前記シリコン基板の一方の主面に前記積層に対応する素子孔を有するフィールド酸化膜と、前記イオン注入領域に基づいて前記一導電型を有するチャンネルストッパ領域とを形成する工程と
を含むものである。
この発明のフィールド酸化膜形成法によれば、少なくともシリコン窒化膜及び第2のシリコン酸化膜を含む積層と、この積層の側部を覆って形成したシリコン窒化物からなるサイドスペーサとをマスクとしてイオン注入を行なうことによりチャンネルストッパ用のイオン注入領域が形成される。積層の側部からサイドスペーサを除去した後、積層をマスクとする選択酸化処理により積層に対応する素子孔を有するフィールド酸化膜と、イオン注入領域に基づくチャンネルストッパ領域とが形成される。サイドスペーサをマスクとしてイオン注入を行なったので、チャンネルストッパ領域は、フィールド酸化膜の直下に素子孔から離間して形成される。この場合、サイドスペーサがイオン阻止能力の高いシリコン窒化物からなっており、しかもサイドスペーサの除去時に積層中のシリコン窒化膜がサイドエッチを受けるので、チャンネルストッパ領域を素子孔から確実に離間させることができる。従って、レジスト層を追加的に形成する必要がなく、工程的に簡単となる。また、サイドスペーサを除去した後の積層をマスクとして選択酸化処理を行なうので、比較的短い処理時間でフィールド酸化膜及びチャンネルストッパ領域を形成できる。
この発明のフィールド酸化膜形成法において、前記第2のシリコン酸化膜としては、前記シリコン窒化膜の上に堆積したポリシリコン膜を熱酸化して形成したシリコン酸化膜を用いるようにしてもよい。このようにすると、第2のシリコン酸化膜のイオン阻止能力が向上し、イオン突き抜けによる不良発生を防止できる。この場合、前記シリコン窒化膜の上に前記ポリシリコン膜を堆積する前に前記シリコン窒化膜を熱処理により緻密化するようにしてもよい。このようにすると、ポリシリコン膜とシリコン窒化膜との密着性が向上し、ポリシリコン剥がれ等による不良発生を防止できる。
この発明のフィールド酸化膜形成法において、前記第2のシリコン酸化膜としては、前記シリコン窒化膜の上に堆積した後熱処理により緻密化したシリコン酸化膜を用いるようにしてもよい。このようにすると、第2のシリコン酸化膜のイオン阻止能力が向上し、イオン突き抜けによる不良発生を防止できる。
この発明によれば、少なくともシリコン窒化膜及び第2のシリコンン酸化膜を含む積層と、この積層の側部を覆って形成したシリコン窒化物からなるサイドスペーサとをマスクとするイオン注入処理によりチャンネルストッパ用のイオン注入領域を形成した後、サイドスペーサを除去してから、積層をマスクとする選択酸化処理により積層に対応する素子孔を有するフィールド酸化膜とイオン注入領域に基づくチャンネルストッパ領域とを形成するようにしたので、素子孔から離間したチャンネルストッパ領域を簡単に且つ精度良く形成可能となる効果が得られる。
図1〜5は、この発明の一実施形態に係るフィールド酸化膜形成法を用いるMOS型ICの製法を示すもので、各々の図に対応する工程(1)〜(5)を順次に説明する。
(1)図1(A)の工程では、P型シリコン基板10の一方の主面にP型ウエル領域12及びN型ウエル領域14,16を公知の方法で並べて形成する。N型ウエル領域14,16は、P型ウエル領域12を取囲むように1つのウエル領域として形成してもよい。ウエル領域12〜16を形成した後、基板10の一方の主面に熱酸化処理によりシリコン酸化膜(ストレス緩和用のパッド酸化膜)18を形成する。シリコン酸化膜18の厚さは、例えば30〜40nmの範囲内とすることができる。シリコン酸化膜18の上には、CVD法によりシリコン窒化膜20を形成し、シリコン窒化膜20の上には、CVD法によりポリシリコン膜22を形成する。ポリシリコン膜22の厚さは、イオン注入条件及びシリコン窒化膜20の厚さを考慮して決定される。一例として、ボロンイオンBを100keVの加速エネルギーで注入する場合、シリコン窒化膜20の厚さを170nmとし、ポリシリコン膜22の厚さを200〜300nm(好ましくは250nm)とすることができる。
シリコン窒化膜20の上にポリシリコン膜22を堆積する前に、シリコン窒化膜22を酸化性雰囲気中での熱処理により緻密化するのが好ましい。このような熱処理では、シリコン窒化膜20の膜質が緻密化されると共にシリコン窒化膜20の表面に極薄いシリコン酸化膜が形成される。このため、シリコン窒化膜20の上にポリシリコン膜22を堆積する際にシリコン窒化膜20とポリシリコン膜22との密着性が向上し、ポリシリコン剥がれによる不良発生を防止することができる。
次に、図1(B)の工程では、熱酸化処理によりポリシリコン膜22を酸化してシリコン酸化膜24とする。このときの熱酸化処理は、一例として、縦型ファーネスを用い、温度950℃、ガス流量O/H=13.3/7[l/min]の条件で行なうことができる。ポリシリコン膜22を熱酸化処理により酸化したので、イオン阻止能力の高い緻密な膜質のシリコン酸化膜24が得られる。シリコン酸化膜24としては、シリコン窒化膜20の上にCVD法により堆積したシリコン酸化膜を用いてもよく、あるいはCVD法により堆積した後熱処理により緻密化したシリコン酸化膜を用いてもよい。堆積後に熱処理により緻密化したシリコン酸化膜を用いた場合には、シリコン酸化膜は高いイオン阻止能力を有する。
(2)図2(C)の工程では、シリコン酸化膜24の上にホトリソグラフィ処理により所定の素子孔(活性領域配置孔)パターンに従ってレジスト層26を形成する。そして、図2(D)の工程では、レジスト層26をマスクとするエッチング処理によりシリコン酸化膜24、シリコン窒化膜20及びシリコン酸化膜18の積層膜をパターニングすることにより該積層膜の残存部(膜18,20,24の残存部)からなるマスク用の積層27を得る。
シリコン酸化膜24はドライエッチング処理により除去可能であり、この処理では、エッチングガスとしてCl/Oの混合ガス、CFガス又はSFガスを用い、圧力数mTorrの条件下でマイクロ波プラズマエッチング(周波数2.45MH)又はECR(エレクトロサイクロトロン共鳴)プラズマエッチングを行なうことができる。シリコン窒化膜20はドライエッチング処理により除去可能であり、この処理では、エッチングガスとしてCF/CHFの混合ガスを用い、圧力160mTorrの条件下でRFプラズマエッチングを行なうことができる。このとき、RFパワーを約700Wとし、周波数を13.56MHとすることができる。
シリコン酸化膜18を除去するためのエッチング処理では、MOS型トランジスタ等の素子が形成される基板表面に不純物の吸着やダメージ層が残存するようなエッチング方法を使用せず、基板表面を清浄に保つことができ、しかもシリコン窒化膜20やシリコン基板10に対して高いエッチング選択比が得られるエッチング方法を使用するのが好ましい。一例として、バッファードフッ酸(HF+NHF+(HO))等を用いるウェットエッチング処理によりシリコン酸化膜18をエッチングすることができる。なお、シリコン酸化膜18は、エッチングせずに残しておいてもよい。シリコン酸化膜18を残しておいた場合には、シリコン基板表面の汚染の問題がなく、イオン注入時にチャンネリング防止効果も期待できる。
エッチング処理の後、レジスト層26をO又はOのアッシングにより除去する。そして、硫酸+過酸化水素水を用いる薬液処理と純水リンス処理とを順次に施し、さらに乾燥処理を施す。
(3)図3(E)の工程では、基板10の表面に積層27を覆ってサイドスペーサ形成用のシリコン窒化膜28を低圧CVD法等により形成する。シリコン窒化膜28の厚さは、100〜250nm(好ましくは120〜180nm、更に好ましくは150nm)とすることができる。シリコン窒化膜28を形成する際には、シラン(SiH,Si等)系ガス又はテトラエチルオルソシリケート(TEOS)系ガスを原料ガスとし、反応ガスとして酸素(O)又はオゾン(O)とNOxとの混合ガスを用いる熱分解型CVD法を用いればよい。また、これと同種のガス系にてプラズマ励起型CVD法を用いてもよく、あるいはECRプラズマ等の高密度プラズマ型のCVD法を用いてもよい。高密度プラズマ型CVD法では、低温で速度の速い成膜が可能である。
次に、異方性ドライエッチング処理によりシリコン窒化膜28をエッチバックしてサイドスペーサ28aを形成する。サイドスペーサ28aは、シリコン窒化膜28の残存部からなるもので、基板10の表面で積層27の側部を覆うように閉ループ状に形成される。異方性ドライエッチング処理では、エッチングガスとしてCFとCHFとを1:2の比率で混合した混合ガスを用い、圧力160mTorrの条件下でRFプラズマエッチングを行なうことができる。このとき、RFパワーを約700Wとし、周波数を13.56MHとすることができる。積層27の側部から離れる方向のサイドスペーサ28aの厚さは、150nm程度とすることができる。なお、前述したように図2(D)の工程でシリコン酸化膜18を残存させた場合には、シリコン酸化膜18がサイドスペーサ28aの直下に残存する。この場合、シリコン酸化膜18は、サイドスペーサ28aの直下の残存部の外側では除去してもよいし、あるいは残しておいてもよい(残したときの効果は前述したものと同じ)。
図3(F)の工程では、N型ウエル領域14,16を覆い且つP型ウエル領域12を露呈するようにレジスト層30を基板10の一方の主面にホトリソグラフィ処理により形成する。そして、レジスト層30と、積層27と、サイドスペーサ28aとをマスクとするイオン注入処理によりボロンイオンBをP型ウエル領域12の表面に注入することによりチャンネルストッパ用のイオン注入領域32を形成する。このときのイオン注入条件は、加速エネルギー100keV、ドーズ量1.5×1013cm−2とすることができる。イオン注入領域32は、積層27の側部からサイドスペーサ28aの厚さ(例えば150nm程度)に対応する距離を隔てた状態でサイドスペーサ28aの周辺部に閉ループ状に形成される。
(4)図4(G)の工程では、レジスト層30及びサイドスペーサ28aを除去する。サイドスペーサ28aは、一例として、160℃の熱リン酸を用いる50分程度の等方性ウェットエッチング処理により除去することができる。このとき、積層27を構成するシリコン窒化膜20の端部がサイドエッチを受けて後退するため、イオン注入領域32との間の距離が増大する。このようなサイドエッチの影響を少なくするためには、プラズマエッチャを用いて次のような条件で等方性のドライエッチングを行なうことができる。すなわち、
ガス流量:CF/O(8〜15%)=100〜200sccm
(好ましくは150sccm)
圧力:0.5〜1Torr
RFパワー:250〜500W
カソード温度:80℃
のような条件とする。このようにすると、シリコン窒化物のエッチレートとして、800Å/min程度のエッチレートが得られる。
シリコン窒化膜20の端部におけるサイドエッチ量の制御性を良好にするためには、サイドスペーサ28aのドライエッチング処理において最初に異方性のドライエッチングを行なうとよい。この異方性ドライエッチングの条件としては、
ガス流量:CHF/CF/N=60〜100/60〜100
/10〜20sccm(好ましくは90/90/15sccm)
圧力:300〜500 mTorr
RFパワー:500〜700W
とし、エッチャとしては平行平板形プラズマエッチャ等を用いることができる。このような異方性ドライエッチングによりサイドスペーサ28aの厚さが薄くなった段階で前述の等方性ドライエッチングを行なう。このように異方性ドライエッチングの後等方性ドライエッチングを行なうと、等方性ドライエッチングの処理時間が短いので、シリコン窒化膜20のサイドエッチ量も少なくなる。
図6は、サイドスペーサ部の変形例を示すもので、図3,4と同様の部分には同様の符号を付して詳細な説明を省略する。この例の特徴は、サイドスペーサ28aと積層27及びP型ウエル領域12との間に薄いシリコン酸化膜28bを介在配置した点にある。
図6に示すサイドスペーサ構造を得るには、図3(E)の工程において、シリコン窒化膜28を堆積する前に、基板上面にCVD法によりシリコン酸化膜28bを例えば30〜60nm(好ましくは50nm)の厚さに堆積形成する。この後、前述したと同様にしてシリコン窒化膜28を例えば120〜90(好ましくは100nm)の厚さに堆積形成する。必要に応じてシリコン窒化膜28は、より厚く例えば150〜120nm(好ましくは130nm)の厚さに堆積形成してもよい。この後、前述したと同様にしてシリコン酸化膜28b及びシリコン窒化膜28の積層をエッチバックしてサイドスペーサ28aを形成すると共にサイドスペーサ28aと積層27及びP型ウエル領域12との間にシリコン酸化膜28bを残存させる。
図6のサイドスペーサ構造によれば、図4(G)の工程でサイドスペーサ28aをウェットエッチングにより等方的にエッチングしても、シリコン酸化膜28bが存在するため、シリコン窒化膜20にはサイドエッチが入らない。従って、寸法制御性が向上する。サイドスペーサ28aを除去した後、シリコン酸化膜28bのみをウェットエッチング等により除去するのは容易である。
図4(H)の工程では、積層27をマスクとする選択酸化処理により基板10の表面に素子孔34Aを有するフィールド酸化膜34を形成する。このときの熱処理によりフィールド酸化膜34の直下にはイオン注入領域32に基づくP型チャンネルストッパ領域36が素子孔36Aから離間して形成される。選択酸化処理では、一例として、横型拡散炉を用い、温度1000℃のウェット熱酸化を行なうことができ、フィールド酸化膜34としては、350〜1000nm(好ましくは400〜600nm、更に好ましくは500nm)の厚さのシリコン酸化膜を得ることができる。
(5)図5(I)の工程では、積層27を構成するシリコン酸化膜24、シリコン窒化膜20及びシリコン酸化膜18を順次に除去する。シリコン酸化膜24,18は、バッファードフッ酸を用いるウェットエッチング処理により除去することができ、シリコン窒化膜20は、160℃の熱リン酸を用いる60分程度のウェットエッチング処理により除去することができる。
素子孔34A内においてシリコン酸化膜18を除去したシリコン表面には、犠牲酸化膜として30〜50nmの厚さのシリコン酸化膜を熱酸化処理により形成する。このときの熱酸化処理では、ドライO(又はドライ空気)中950℃の温度で行なうことができる。犠牲酸化膜としてのシリコン酸化膜をフッ酸処理により除去した後、素子孔34A内のシリコン表面には、ゲート絶縁膜38としてのシリコン酸化膜を熱酸化処理により形成する。このときの熱酸化処理は、ドライO中950℃の温度で行なうことができる。ゲート絶縁膜38としてのシリコン酸化膜の厚さは、6.5〜35nm(好ましくは12〜20nm、更に好ましくは15nm)とすることができる。
ゲート絶縁膜38としては、上記のようにして形成した単層のシリコン酸化膜に限らず、シリコン酸化膜にシリコン窒化膜(又はシリコン酸化窒化膜)を重ねた積層、酸化タンタル膜(又は高誘電率膜)とシリコン酸化膜やシリコン窒化膜(又はシリコン酸化窒化膜)との積層あるいは2層のシリコン酸化膜の間にシリコン窒化膜(又はシリコン酸化窒化膜)や高誘電率膜を介在させたサンドイッチ構造等を用いてもよい。
図5(J)の工程では、基板上面にドープトポリシリコン等のゲート電極材層を被着した後、ゲート電極材層をホトリソグラフィ及びドライエッチング処理によりパターニングしてゲート電極層40をゲート絶縁膜38の上に形成する。そして、フィールド酸化膜34とゲート電極層40とをマスクとしてリンイオン等のN型決定不純物イオンをP型ウエル領域12の表面に注入した後、注入不純物を活性化するためのアニール処理を行なうことによりN型ソース,ドレイン領域42,44を形成する。この結果、素子孔34A内には、NチャンネルMOS型トランジスタが形成される。なお、MOS型トランジスタの構造及び形成方法は、上記したものに限らず、公知の種々の構造及び形成方法を用いることができる。N型ウエル領域14,16に対応する素子孔内にも、公知の方法によりPチャンネルMOS型トランジスタを形成することができる。素子孔内には、MOS型トランジスタに限らず、MOS型キャパシタ、抵抗素子等の回路素子を形成することもできる。
上記したフィールド酸化膜形成法によれば、図4(H)に示すようにフィールド酸化膜34の直下に素子孔34Aから離間してチャンネルストッパ領域36が形成されるので、図5(J)に示すようにソース,ドレイン領域42,44とチャンネルストッパ領域36との間に十分な距離ΔLを確保することができ、接合耐圧の向上及び接合容量の低減を達成することができる。また、チャンネルストッパ領域36によりチャンネル幅が狭小化されないので、狭チャンネル効果によるトランジスタ特性の劣化(しきい値電圧の増大とドレイン電流の低下)を防止することができる。その上、図3(E)の工程ではサイドスペーサ28aをイオン阻止能力が高いシリコン窒化物で構成してマスク作用を十分にすると共に図4(G)の工程ではシリコン窒化膜20にサイドエッチを与えるようにしたので、図4(H)の工程ではチャンネルストッパ領域36を素子孔34Aから確実に離間させることができる。さらに、サイドスペーサ28aのマスク作用の向上と相俟ってシリコン酸化膜24の膜質の緻密化によりシリコン酸化膜24のマスク作用を向上させたので、図3(F)のイオン注入工程では積層27やサイドスペーサ28aを覆ってレジスト層を追加的に形成する必要がなく、工程の簡略化により製造歩留りが向上する。
(A)及び(B)は、この発明の一実施形態に係るCMOS型ICの製法における積層膜形成工程及びポリシリコン酸化工程をそれぞれ示す断面図である。 (C)及び(D)は、図1(B)の工程に続くレジスト層形成工程及びドライエッチング工程をそれぞれ示す断面図である。 (E)及び(F)は、図2(D)の工程に続くサイドスペーサ形成工程及びイオン注入工程をそれぞれ示す断面図である。 (G)及び(H)は、図3(F)の工程に続くレジスト・サイドスペーサ除去工程及び選択酸化工程をそれぞれ示す断面図である。 (I)及び(J)は,図4(H)の工程に続くゲート絶縁膜形成工程及びゲート・ソース・ドレイン形成工程をそれぞれ示す断面図である。 サイドスペーサ部の変形例を示す断面図である。 従来のフィールド酸化膜形成法の一例におけるイオン注入工程を示す断面図である。 図7の工程に続く選択酸化工程を示す断面図である。 図8の工程に続くMOS型トランジスタ形成工程を示す断面図である。 従来のフィールド酸化膜形成法の他の例におけるイオン注入工程を示す断面図である。 図10の工程に続く選択酸化工程を示す断面図である。
符号の説明
10:シリコン基板、12〜16:ウエル領域、18,24,28b:シリコン酸化膜、20,28:シリコン窒化膜、22:ポリシリコン膜、26,30:レジスト層、27:積層、28a:サイドスペーサ,32:イオン注入領域、34:フィールド酸化膜、34A:素子孔、36:チャンネルストッパ領域、38:ゲート絶縁膜、40:ゲート電極層、42,44:ソース,ドレイン領域。

Claims (4)

  1. 少なくとも一方の主面側が一導電型であるシリコン基板を用意する工程と、
    前記シリコン基板の一方の主面に下から順に第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜を重ねて形成する工程と、
    前記第1のシリコン酸化膜、前記シリコン窒化膜及び前記第2のシリコン酸化膜のうち少なくとも前記シリコン窒化膜及び前記第2のシリコン酸化膜を含む積層を所望の素子孔パターンに従ってパターニングする工程と、
    前記積層の側部を覆うようにシリコン窒化物からなるサイドスペーサを形成する工程と、
    前記一導電型を決定する不純物を前記積層及び前記サイドスペーサをマスクとして前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用のイオン注入領域を形成する工程と、
    前記サイドスペーサを除去した後、前記積層をマスクとする選択酸化処理により前記シリコン基板の一方の主面に前記積層に対応する素子孔を有するフィールド酸化膜と、前記イオン注入領域に基づいて前記一導電型を有するチャンネルストッパ領域とを形成する工程と
    を含むフィールド酸化膜形成法。
  2. 前記第2のシリコン酸化膜としては、前記シリコン窒化膜の上に堆積したポリシリコン膜を熱酸化して形成したシリコン酸化膜を用いる請求項1記載のフィールド酸化膜形成法。
  3. 前記シリコン窒化膜の上に前記ポリシリコン膜を堆積する前に前記シリコン窒化膜を熱処理により緻密化する請求項2記載のフィールド酸化膜形成法。
  4. 前記第2のシリコン酸化膜としては、前記シリコン窒化膜の上に堆積した後熱処理により緻密化したシリコン酸化膜を用いる請求項1記載のフィールド酸化膜形成法。
JP2005028699A 2005-02-04 2005-02-04 フィールド酸化膜形成法 Pending JP2006216815A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005028699A JP2006216815A (ja) 2005-02-04 2005-02-04 フィールド酸化膜形成法
TW095103133A TWI279880B (en) 2005-02-04 2006-01-26 Manufacture method for semiconductor device having field oxide film
CNB2006100067990A CN100543961C (zh) 2005-02-04 2006-01-28 具有场氧化物膜的半导体器件的制造方法
KR1020060010758A KR100693962B1 (ko) 2005-02-04 2006-02-03 필드 산화막을 포함하는 반도체 장치의 제조 방법
US11/346,270 US20060189106A1 (en) 2005-02-04 2006-02-03 Manufacture method for semiconductor device having field oxide film
US11/851,082 US7687367B2 (en) 2005-02-04 2007-09-06 Manufacture method for semiconductor device having field oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005028699A JP2006216815A (ja) 2005-02-04 2005-02-04 フィールド酸化膜形成法

Publications (1)

Publication Number Publication Date
JP2006216815A true JP2006216815A (ja) 2006-08-17

Family

ID=36919054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005028699A Pending JP2006216815A (ja) 2005-02-04 2005-02-04 フィールド酸化膜形成法

Country Status (2)

Country Link
JP (1) JP2006216815A (ja)
CN (1) CN100543961C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524808A (zh) * 2019-02-05 2020-08-11 东京毅力科创株式会社 基板处理方法和基板处理装置
JP2022120821A (ja) * 2021-02-05 2022-08-18 信越半導体株式会社 窒化物半導体基板及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981515B (zh) * 2016-01-19 2019-11-08 北大方正集团有限公司 一种场效应晶体管及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524808A (zh) * 2019-02-05 2020-08-11 东京毅力科创株式会社 基板处理方法和基板处理装置
JP2022120821A (ja) * 2021-02-05 2022-08-18 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7290182B2 (ja) 2021-02-05 2023-06-13 信越半導体株式会社 窒化物半導体基板及びその製造方法

Also Published As

Publication number Publication date
CN100543961C (zh) 2009-09-23
CN1819137A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
US7687367B2 (en) Manufacture method for semiconductor device having field oxide film
US7902628B2 (en) Semiconductor device with trench isolation structure
JP2009021569A (ja) Sti構造を有する半導体素子及びその製造方法
JP2003273206A (ja) 半導体装置とその製造方法
KR100683401B1 (ko) 에피층을 이용한 반도체 장치 및 그 제조방법
JP3873771B2 (ja) 半導体装置の製造方法
JP2006261161A (ja) 半導体装置の製造方法
JP2001332615A (ja) 半導体素子の製造方法
US20080268589A1 (en) Shallow trench divot control post
JP2002110782A (ja) 半導体装置およびその製造方法
JP2006216815A (ja) フィールド酸化膜形成法
US6635537B2 (en) Method of fabricating gate oxide
US20130285148A1 (en) Semiconductor device manufacture method and semiconductor device
JP4223026B2 (ja) 半導体装置
KR20040005575A (ko) 반도체 장치 및 그 제조 방법
US8420488B2 (en) Method of fabricating high voltage device
US20030181014A1 (en) Method of manufacturing semiconductor device with STI
JP2012028562A (ja) 半導体装置の製造方法
JP4041676B2 (ja) 半導体装置の製造方法
JP4529025B2 (ja) 半導体装置の製造方法
JP4685359B2 (ja) 半導体装置の製造方法
JP2003229577A (ja) 半導体装置の製造方法。
JP2006261487A (ja) フィールド酸化膜形成法
JPH11354650A (ja) 半導体装置およびその製造方法
JP2002100670A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071217

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Effective date: 20080916

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Effective date: 20091124

Free format text: JAPANESE INTERMEDIATE CODE: A02