JP3873771B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3873771B2
JP3873771B2 JP2002046393A JP2002046393A JP3873771B2 JP 3873771 B2 JP3873771 B2 JP 3873771B2 JP 2002046393 A JP2002046393 A JP 2002046393A JP 2002046393 A JP2002046393 A JP 2002046393A JP 3873771 B2 JP3873771 B2 JP 3873771B2
Authority
JP
Japan
Prior art keywords
gate electrode
layer
forming
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002046393A
Other languages
English (en)
Other versions
JP2003249657A (ja
Inventor
裕司 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002046393A priority Critical patent/JP3873771B2/ja
Priority to US10/368,994 priority patent/US6773970B2/en
Publication of JP2003249657A publication Critical patent/JP2003249657A/ja
Application granted granted Critical
Publication of JP3873771B2 publication Critical patent/JP3873771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、不純物が高濃度にドープされたゲート電極を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化により、スケーリング則に従って３年で２倍の集積度の向上がなされている。それに伴い、半導体装置の高速化・低消費電力化が達成され続けている。半導体素子の微細化は、トランジスタについては、ゲート電極サイズの微細化やゲート絶縁膜の薄膜化によって達成される。
【０００３】
あるいは、トランジスタのチャネル形成領域またはその近傍の不純物プロファイルを精度良く制御し、浅い接合を形成することによっても、トランジスタの微細化が達成される。トランジスタの微細化によって、トランジスタの駆動能力の向上や寄生容量の低減等が図られている。
【０００４】
従来、ゲート電極には不純物を高濃度にドープしたポリシリコンが多用されている。図５は、ドープトポリシリコンからなるゲート電極の断面図である。図５に示すように、シリコン基板２１が素子分離領域２２によって素子形成領域に分離されている。素子形成領域のシリコン基板２１上にゲート絶縁膜２３を介してゲート電極２４が形成されている。ゲート電極２４およびシリコン基板２１上に層間絶縁膜２５として、例えばシリコン酸化膜が形成されている。
【０００５】
図６は、図５のゲート電極２４部分の拡大図である。半導体素子の形成工程では、種々の熱処理が行われる。例えば、ホウ素（Ｂ）をドープしたｐ+ 型ポリシリコンをゲート電極２４として用いた場合、ゲート電極２４にホウ素をドープした後に行われる熱処理の条件によっては、ゲート電極２４中のホウ素が層間絶縁膜２５であるシリコン酸化膜等に析出し（ホウ素析出部分２６）、かつホウ素が比較的速くシリコン酸化膜中を拡散していく（ホウ素拡散径路２７）。
【０００６】
熱処理に応じてゲート電極２４から層間絶縁膜２５へ不純物が拡散すると、層間絶縁膜２５との界面近傍のゲート電極２４で空乏化が起こる。これにより、トランジスタの駆動能力が低下したり、仕事関数（トランジスタ閾値）が変動したりする。
【０００７】
ゲート電極の微細化に伴い、上記のようなドープトポリシリコンゲート電極における不純物の外方拡散の問題は、より顕著となる傾向がある。ゲート電極を微細化すると、ゲート電極のアスペクト比が増大する。これにより、ゲート電極中の不純物がゲート電極の側面から絶縁膜に拡散する量が大きくなる。その結果、デバイス性能の低下やばらつきを抑制するのが、より困難となる。
【０００８】
ゲ−ト電極の側面からの不純物の拡散は、単層のｐ+ 型ポリシリコンをゲート電極に用いる場合だけでなく、ｐ+ 型ポリシリコン上に高融点金属シリサイド層が形成されたポリサイド構造のゲート電極や、ｐ+ 型ポリシリコン上にバリアメタルを介して高融点金属等のメタル層が形成されたポリメタル構造のゲート電極でも観察される。
【０００９】
同じ組成（ＳｉＯ2 ）で表されるシリコン酸化膜であっても、ゲート酸化膜に比較して層間絶縁膜は緻密性が低く、一般に、ホウ素の拡散係数は層間絶縁膜中の方がゲート酸化膜中よりも大きい。したがって、ｐ+ 型ポリシリコンゲート電極中のホウ素の濃度は、特に層間絶縁膜のシリコン酸化膜との界面近傍で低下しやすい。
【００１０】
この場合、ゲート電極の表面あるいは側面近傍ではポリシリコンが空乏化したり、空乏化によりｐ+ 型ポリシリコンの仕事関数が局所的に変動したりする。これにより、ｐ+ 型ポリシリコンをゲート電極に用いたトランジスタにおいて、閾値Ｖthのばらつきを始めとして、各特性のばらつきが増大する。
【００１１】
一方、リン（Ｐ）をドープしたｎ+ 型ポリシリコンゲート電極の場合には、熱処理によってゲート電極中のリン原子がシリコン酸化膜との界面にパイルアップ（pile up)する。したがって、この場合にも、ポリシリコンとシリコン酸化膜の界面近傍でポリシリコン中の不純物濃度が減少する。
【００１２】
上記のうち、特にゲート電極側面からの不純物の抜け量は、各ゲート電極パターンのゲート長Ｌg やゲート幅Ｗg に依存して変化する。したがって、ＬＳＩ全体で一様に制御することができない。ゲート電極からの不純物の抜け量は、ゲート電極の微細化につれて相対的に大きくなる。特に、０．１μｍ以下の微細ゲート長では不純物の抜けによるゲート電極の空乏化が支配的となり、ゲート電極を微細化してもトランジスタの電流駆動能力が向上しなくなってしまう（村上他、信学技報 SDM 2001-48 PP. 25参照）。
【００１３】
特開平１０−３０３４１０号公報には、ゲート電極中の不純物の外方拡散を抑制する方法として、ゲート電極全体をキャッピング層により被覆する方法が提案されている。図７は、この公報に開示されているゲート電極構造を示す。
【００１４】
図７の構造は、図５に示すゲート電極２４にキャッピング層として、シリコン窒化膜２８（Ｓｉ3 Ｎ4 膜）およびシリコン窒化膜からなるサイドウォールスペーサー２９を設けたものである。シリコン窒化膜２８およびサイドウォールスペーサー２９は、低圧化学気相成長（ＬＰ−ＣＶＤ）等により形成される。この方法によれば、ゲート電極の上面および側面からの不純物の抜けを効果的に抑制できる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記の特開平１０−３０３４１０号公報に開示された構造および方法では、ゲート電極全体を比較的厚いシリコン窒化膜でキャッピングすることから、以下のような問題が起こり、次世代の微細デバイスすべてに適用するのは難しい。
【００１６】
比較的厚いシリコン窒化膜によりゲート電極をキャッピングした場合、ゲート電極の微細化に伴い、シリコン窒化膜の応力が相対的に大きくなる。この応力の影響で、場合によってはゲート電極の剥離や、ゲート絶縁膜の界面準位の増大等が生じる。
【００１７】
また、シリコン窒化膜でゲート電極をキャッピングするには、全面にシリコン窒化膜を形成した後、ゲート電極を被覆するシリコン窒化膜のみ残し、ドライエッチングによりシリコン窒化膜を除去する。このエッチングでは、下地のシリコン基板をストッパーとして異方性加工が行われる。
【００１８】
シリコンに対する窒化シリコンのエッチング選択比は原理的に大きくすることが難しいため、シリコン窒化膜のエッチング時に下地のシリコンのエッチングを完全に防止することはできない。近年、接合容量を大幅に低減できるトランジスタとして、ＳＯＩ構造のトランジスタが製造されている。
【００１９】
薄膜のシリコン活性層を有するＳＯＩ上に、上記の特開平１０−３０３４１０号公報記載のゲート電極を形成すると、シリコン窒化膜にドライエッチングを行ってキャッピング層を加工する工程で、下地の薄膜シリコン活性層が消失したり、許容できない程度にエッチングされたりする。したがって、上記の従来の方法は、ＳＯＩ構造のデバイスへの適用が困難である。
【００２０】
さらに、上記の特開平１０−３０３４１０号公報記載の構造および方法によれば、ゲート電極の側面をシリコン窒化膜により完全に被覆するために、ゲート電極と不純物拡散層の間の実効的な誘電率を増大させることになる。この結果、両者間のFringe容量に起因する寄生容量が増大する。
【００２１】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、ゲート電極を被覆する絶縁膜の応力を低減し、ゲート電極からの不純物の外方拡散を抑制し、かつ下地の半導体層の消失を防止して、デバイス性能を向上させることができる半導体装置の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、
シリコンである基板上にシリコン酸化膜であるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンである半導体層または前記半導体層と導体層の積層体を形成する工程と、前記半導体層に不純物を拡散させる工程と、前記半導体層または前記半導体層と導体層の積層体をエッチングにより加工して、所定のパターンのゲート電極を形成する工程と、前記ゲート電極の上面と側面および前記基板を被覆し、前記ゲート電極からの前記不純物の外方拡散を前記ゲート電極が空乏化しない程度に抑制し、ＣＶＤ（化学気相成長）法により形成したシリコン窒化膜より応力が小さく、２分子層の膜厚のシリコン窒化膜、シリコン酸窒化膜、または、シリコン酸化膜とシリコン窒化膜の積層膜である第１の絶縁膜を、原子層レベルで膜厚が制御される堆積手法、好適にはＡＬＤ法により形成する工程と、前記第１の絶縁膜上にシリコン酸化膜である第２の絶縁膜を形成する工程と、前記第１および第２の絶縁膜を介して前記基板に不純物を導入し、前記ゲート電極に自己整合的にソース／ドレイン拡散層を形成する工程と、前記第２の絶縁膜上に、前記ゲート電極と前記基板との段差を解消する層間絶縁膜を形成する工程とを有することを特徴とする。
【００２３】
好適には、前記第２の絶縁膜の形成後、前記ソース／ドレイン拡散層を形成する工程において、ソース／ドレイン拡散層のエクステンション部を形成し、前記エクステンション部の形成後、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜のエッチバックを行い、前記ゲート電極の側面のみに前記第３の絶縁膜を残し、前記第３の絶縁膜からなるゲートサイドウォールスペーサーを形成する工程と、前記第１および第２の絶縁膜を介して前記基板に不純物を導入し、前記ゲートサイドウォールスペーサーに自己整合的にソース／ドレイン拡散層を形成する工程とをさらに有する。
【００２４】
好適には、前記半導体層としてシリコン含有層を形成し、前記ソース／ドレイン拡散層を形成後、前記ソース／ドレイン拡散層上および前記ゲート電極上の前記第１および第２の絶縁膜を除去する工程と、前記ソース／ドレイン拡散層上および前記ゲート電極上に金属シリサイド層を形成する工程とを有する。
好適には、前記基板として、シリコン基板上にシリコン酸化膜を介してシリコン活性層が形成されたＳＯＩ基板を用い、前記ソース／ドレイン拡散層を前記シリコン活性層に形成する。
【００２５】
これにより、絶縁膜の応力がゲート電極に与える影響を低減し、かつゲート電極から層間絶縁膜への不純物の外方拡散を抑制することが可能となる。ＡＬＤ法等によれば、原子層あるいは分子層レベルで膜厚を制御することが可能であり、例えば２分子層程度の極めて薄い絶縁膜を形成できる。したがって、ＡＬＤ法によりゲート電極の表面に例えばシリコン窒化膜を形成した場合、ＣＶＤ法等によりシリコン窒化膜を形成した場合に比較して、シリコン窒化膜の応力の影響を低減できる。
【００２６】
また、本発明においてゲートサイドウォールスペーサーを形成する場合、第３の絶縁膜にエッチングを行う際に第２の絶縁膜がエッチングストッパー層となる。第２の絶縁膜として、第３の絶縁膜に対するエッチング選択比が十分に小さいものを用いることにより、半導体基板等の下地の損傷が防止される。したがって本発明は、薄膜のシリコン活性層にソース／ドレイン拡散層が形成されるＳＯＩ構造のトランジスタに特に好適である。
【００２７】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。図１（ａ）〜図４（ｈ）は本実施形態の半導体装置の製造方法の製造工程を示す断面図である。本実施形態は、ｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳ）の製造工程を示す。
【００２８】
まず、図１（ａ）に示すように、ＳＯＩ基板１に素子分離領域２を形成する。ＳＯＩ基板１はシリコン基板３上に埋め込み酸化膜４を介してシリコン活性層５を有し、例えばＳＩＭＯＸ法（separation by implanted oxygen）等の公知の方法によって作製される。ＳＩＭＯＸ法によれば厚さ５０ｎｍ以下、例えば４２ｎｍ程度のシリコン活性層５を、厚さのばらつきを抑えて形成できる。
【００２９】
素子分離領域２は、例えばＳＴＩ法（shallow trench isolation）により形成する。ＳＴＩ法では、埋め込み酸化膜４に達する溝（トレンチ）をシリコン活性層５に形成し、溝内を含む全面にＣＶＤによりシリコン酸化膜を堆積する。その後、化学機械研磨（ＣＭＰ；chemical mechanical polishing)を行い、溝内のみシリコン酸化膜が残るように、シリコン活性層５上のシリコン酸化膜を除去する。あるいは、シリコン活性層５にＬＯＣＯＳ法（local oxidation of silicon）により素子分離領域２を形成することもできる。シリコン活性層５の表面に、例えば熱酸化等によりゲート酸化膜６を形成する。
【００３０】
次に、図１（ｂ）に示すように、ゲート酸化膜６上にゲート電極７を形成する。ゲート電極７を形成するには、まず、全面にＣＶＤによりポリシリコン膜を例えば厚さ１５０ｎｍで形成する。ポリシリコン膜にｎ型不純物としてリン（Ｐ）をイオン注入してから、リソグラフィ工程によりポリシリコン膜上にゲート電極パターンでレジストを形成する。
【００３１】
レジストをマスクとしてポリシリコン膜にドライエッチングを行うことにより、ゲート電極７が形成される。このドライエッチングは、例えばＥＣＲ（electron cyclotron resonance）型エッチング装置を用いて行う。エッチング条件は例えば、マイクロ波出力を４００Ｗ、高周波出力を２５Ｗ、ＨＢｒガス流量を９５ｓｃｃｍ、Ｃｌ2 ガス流量を１５ｓｃｃｍ、温度を２０℃、圧力を０．５Ｐａとする。
【００３２】
次に、図１（ｃ）に示すように、ＡＬＤ法によりシリコン窒化膜８を、例えば厚さ０．４ｎｍ（２分子層程度）堆積する。このＡＬＤでは、温度３７５℃でＳｉＣｌ4 を３０秒供給してから（exposure）、６０秒排気（evacuate）し、次に、温度５５０℃でＮＨ3 を３０秒供給してから、６０秒排気する。上記のＳｉＣｌ4 の供給および排気と、ＮＨ3 の供給および排気を合わせて１サイクルとし、これを５サイクル繰り返す。
【００３３】
さらに、シリコン窒化膜８上にチャネリング防止用の薄膜のシリコン酸化膜９を、例えば厚さ１０ｎｍ堆積する。シリコン酸化膜９は、従来のチャネリング防止用の酸化膜と同様に、例えばＴＥＯＳ（tetra ethyl ortho silicate）を原料に用いたＣＶＤにより形成できる。
【００３４】
次に、図２（ｄ）に示すように、ゲート電極７に対して自己整合的にｎ型不純物をイオン注入する。これにより、ソース／ドレインのエクステンション部１０が形成される。このイオン注入の条件は、例えばｎ型不純物のイオン種をＡｓ+、加速電圧を２．５ｋｅＶ、ドーズ量を１．８×１０15ａｔｏｍｓ／ｃｍ2 、注入角を０°とする。
【００３５】
次に、図２（ｅ）に示すように、ゲート電極７の側面にシリコン窒化膜８およびシリコン酸化膜９を介して、ゲートサイドウォールスペーサー１１を形成する。ゲートサイドウォールスペーサー１１は、全面にシリコン窒化膜を堆積してから、異方性加工のエッチバックを行って形成する。シリコン窒化膜のエッチバックにおいては、シリコン酸化膜９がエッチングストッパー層となり、エッチングによる下地の損傷が防止される。
【００３６】
シリコン窒化膜の堆積は、例えば縦型ＣＶＤ装置を用いて、温度７６０℃、圧力５３Ｐａ、ＳｉＨ2 Ｃｌ2 ガス流量９０ｓｃｃｍ、ＮＨ3 ガス流量６００ｓｃｃｍ、Ｎ2 ガス流量５００ｓｃｃｍの条件で行う。
シリコン窒化膜のエッチバックには、例えばマグネトロン型エッチング装置を用い、エッチングの条件は高周波出力を１０００Ｗ、ＣＨＦ3 ガス流量を４５ｓｃｃｍ、温度を２０℃、圧力を２．７Ｐａとする。
【００３７】
次に、図３（ｆ）に示すように、ゲートサイドウォールスペーサー１１に対して自己整合的に、ｎ型不純物として例えばリン（Ｐ）をイオン注入する。これにより、ソース／ドレイン拡散層１２が形成される。
続いて、ゲート電極７、エクステンション部１０およびソース／ドレイン拡散層１２に導入された不純物を拡散させ、これらの部分を活性化するための熱処理を行う。この熱処理は例えば１０００℃、１０秒のＮ2 ガス雰囲気中でのＲＴＡ（rapid thermal annealing)処理とする。
【００３８】
熱処理後、ゲート電極７上およびソース／ドレイン拡散層１２上のシリコン酸化膜９を、フッ酸を用いたウェットエッチングにより除去する。また、ゲート電極７上およびソース／ドレイン拡散層１２上のシリコン窒化膜８は、ＡＬＤ法により形成された非常に薄い膜であるため、フッ酸を用いたウェットエッチングで除去できる。シリコン酸化膜のエッチングを抑え、シリコン窒化膜８を選択的に除去する場合には、例えばリン酸を用いたウェットエッチングを行う。
【００３９】
次に、図３（ｇ）に示すように、ゲート電極７上およびソース／ドレイン拡散層１２上に自己整合的に、高融点金属シリサイド層として例えばコバルトシリサイド層（ＣｏＳｉ2 層）１３を形成する。コバルトシリサイド層１３は、全面に例えばスパッタリングによりコバルト層を形成してから、熱処理を行ってゲート電極のポリシリコンおよびソース／ドレイン拡散層１２のシリコンと反応させることにより形成される。その後、未反応のコバルト層を除去する。
【００４０】
次に、図４（ｈ）に示すように、全面に層間絶縁膜１４として例えばシリコン酸化膜を、ＣＶＤにより形成する。ソース／ドレイン拡散層１２上の層間絶縁膜１４にコンタクトホール１５を形成し、コンタクトホール１５内に例えばタングステン等のメタルからなるプラグ１６を形成する。その後、プラグ１６に接続するように、層間絶縁膜１４上に配線１７を形成する。以上の工程により、ｎＭＯＳが形成される。
【００４１】
上記の本発明の実施形態の半導体装置の製造方法によれば、ゲート電極を極めて薄いＡＬＤ膜（シリコン窒化膜８）で被覆してから、チャネリング防止用の薄膜のシリコン酸化膜９を形成する。これにより、ゲート電極からの不純物の外方拡散が抑制され、ゲート電極７と層間絶縁膜１４との界面近傍でゲート電極７の不純物濃度が局所的に低下するのが防止される。
【００４２】
また、ゲート電極のキャッピング層として比較的厚膜のシリコン窒化膜をＣＶＤにより形成する場合（従来の方法）に比較して、シリコン窒化膜の応力がゲート電極に与える影響を大幅に低減できる。したがって、ゲート電極を微細化しても、スケーリング則に従ってデバイス性能を向上させることができる。
【００４３】
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。上記の実施形態では、ＡＬＤ法によりシリコン窒化膜８を形成するが、シリコン窒化膜以外の絶縁膜、例えばシリコン酸化窒化膜（ＳｉＯＮ膜）をＡＬＤ法により形成してもよい。あるいは、ＡＬＤ法により多層構造の絶縁膜、例えばシリコン酸化膜とシリコン窒化膜の積層膜を形成してもよい。
【００４４】
また、コバルトシリサイド層１３はタングステンシリサイド層やチタンシリサイド層等、他の高融点金属シリサイド層に変更できる。上記の実施形態では、ポリシリコン膜上にコバルトシリサイド層１３を形成し、２層構造のポリサイドゲート電極を形成するが、例えばタングステンシリサイド層等のシリサイド単層のゲート電極を形成してもよい。
【００４５】
あるいは、タングステン等のメタル層がポリシリコン膜上にバリアメタルを介して形成された、ポリメタル構造のゲート電極を形成してもよい。これらの構造のゲート電極をＡＬＤ膜（シリコン窒化膜）により被覆した場合も、ゲート電極からの不純物の外方拡散が防止される。
【００４６】
また、上記の実施形態ではＳＯＩ基板にトランジスタを形成するが、バルクのシリコン基板に形成されるデバイスに本発明を適用することもできる。上記の実施形態ではｎＭＯＳの形成例を示したが、ｐＭＯＳに本発明を適用することもできる。
【００４７】
ゲート電極となるポリシリコン膜に不純物をイオン注入する工程において、レジストをマスクとしてｐＭＯＳ形成領域にｐ型不純物を、ｎＭＯＳ形成領域にｎ型不純物を、それぞれ打ち分けて導入すれば、本発明をＣＭＯＳの形成に適用することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４８】
【発明の効果】
本発明の半導体装置の製造方法によれば、ゲート電極を被覆する絶縁膜の応力を低減し、ゲート電極からの不純物の外方拡散を抑制し、かつ下地の半導体層の消失を防止して、デバイス性能を向上させることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図２】図２（ｄ）および（ｅ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図１（ｃ）に続く工程を示す。
【図３】図３（ｆ）および（ｇ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図２（ｅ）に続く工程を示す。
【図４】図４（ｈ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図３（ｇ）に続く工程を示す。
【図５】図５は従来の半導体装置の断面図である。
【図６】図６は図５のゲート電極部分の拡大図であり、熱処理による不純物の外方拡散を示す。
【図７】図７は従来の半導体装置の断面図である。
【符号の説明】
１…ＳＯＩ基板、２…素子分離領域、３…シリコン基板、４…埋め込み酸化膜、５…シリコン活性層、６…ゲート酸化膜、７…ゲート電極、８…シリコン窒化膜、９…シリコン酸化膜、１０…エクステンション部、１１…ゲートサイドウォールスペーサー、１２…ソース／ドレイン拡散層、１３…コバルトシリサイド層、１４…層間絶縁膜、１５…コンタクトホール、１６…プラグ、１７…配線、２１…シリコン基板、２２…素子分離領域、２３…ゲート絶縁膜、２４…ゲート電極、２５…層間絶縁膜、２６…ホウ素析出部分、２７…ホウ素拡散径路、２８…シリコン窒化膜、２９…サイドウォールスペーサー。

Claims (5)

  1. シリコンである基板上にシリコン酸化膜であるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にポリシリコンである半導体層または前記半導体層と導体層の積層体を形成する工程と、
    前記半導体層に不純物を拡散させる工程と、
    前記半導体層または前記半導体層と導体層の積層体をエッチングにより加工して、所定のパターンのゲート電極を形成する工程と、
    前記ゲート電極の上面と側面および前記基板を被覆し、前記ゲート電極からの前記不純物の外方拡散を前記ゲート電極が空乏化しない程度に抑制し、ＣＶＤ（化学気相成長）法により形成したシリコン窒化膜より応力が小さく、２分子層の膜厚のシリコン窒化膜、シリコン酸窒化膜、または、シリコン酸化膜とシリコン窒化膜の積層膜である第１の絶縁膜を、原子層レベルで膜厚が制御される堆積手法により形成する工程と、
    前記第１の絶縁膜上にシリコン酸化膜である第２の絶縁膜を形成する工程と、
    前記第１および第２の絶縁膜を介して前記基板に不純物を導入し、前記ゲート電極に自己整合的にソース／ドレイン拡散層を形成する工程と、
    前記第２の絶縁膜上に、前記ゲート電極と前記基板との段差を解消する層間絶縁膜を形成する工程とを有する
    半導体装置の製造方法。
  2. 前記堆積手法としてＡＬＤ法（atomic layer deposition)を用いる
    請求項１記載の半導体装置の製造方法。
  3. 前記第２の絶縁膜の形成後、前記ソース／ドレイン拡散層を形成する工程において、ソース／ドレイン拡散層のエクステンション部を形成し、
    前記エクステンション部の形成後、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
    前記第３の絶縁膜のエッチバックを行い、前記ゲート電極の側面のみに前記第３の絶縁膜を残し、前記第３の絶縁膜からなるゲートサイドウォールスペーサーを形成する工程と、
    前記第１および第２の絶縁膜を介して前記半導体基板に不純物を導入し、前記ゲートサイドウォールスペーサーに自己整合的にソース／ドレイン拡散層を形成する工程とをさらに有する
    請求項１記載の半導体装置の製造方法。
  4. 前記半導体層としてシリコン含有層を形成し、
    前記ソース／ドレイン拡散層を形成後、前記ソース／ドレイン拡散層上および前記ゲート電極上の前記第１および第２の絶縁膜を除去する工程と、
    前記ソース／ドレイン拡散層上および前記ゲート電極上に金属シリサイド層を形成する工程とを有する
    請求項１記載の半導体装置の製造方法。
  5. 前記基板として、シリコン基板上にシリコン酸化膜を介してシリコン活性層が形成されたＳＯＩ（silicon on insulatorまたはsemiconductor on insulator）基板を用い、前記ソース／ドレイン拡散層を前記シリコン活性層に形成する
    請求項１記載の半導体装置の製造方法。
JP2002046393A 2002-02-22 2002-02-22 半導体装置の製造方法 Expired - Fee Related JP3873771B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002046393A JP3873771B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法
US10/368,994 US6773970B2 (en) 2002-02-22 2003-02-19 Method of producing a semiconductor device having improved gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046393A JP3873771B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003249657A JP2003249657A (ja) 2003-09-05
JP3873771B2 true JP3873771B2 (ja) 2007-01-24

Family

ID=28034779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046393A Expired - Fee Related JP3873771B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6773970B2 (ja)
JP (1) JP3873771B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580657B2 (ja) * 2004-01-30 2010-11-17 株式会社東芝 半導体装置およびその製造方法
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
US7157341B2 (en) * 2004-10-01 2007-01-02 International Business Machines Corporation Gate stacks
JP2006120814A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
KR100683766B1 (ko) 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7704878B2 (en) * 2005-10-03 2010-04-27 Advanced Micro Devices, Inc, Contact spacer formation using atomic layer deposition
CN100434952C (zh) * 2006-04-13 2008-11-19 中国科学院半导体研究所 一种适用于台阶结构的自对准掺杂工艺
JP2008192686A (ja) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101878307B (zh) 2007-09-27 2017-07-28 陶氏益农公司 以5‑烯醇式丙酮酰莽草酸‑3‑磷酸合酶基因为靶的改造锌指蛋白
DE102008016437B3 (de) * 2008-03-31 2009-09-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Einkapselung eines Gatestapels mit großem ε durch Bilden einer Beschichtung bei zwei unterschiedlichen Prozesstemperaturen
US7759205B1 (en) * 2009-01-16 2010-07-20 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices minimizing under-oxide regrowth
DE102010028466B4 (de) * 2010-04-30 2012-02-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bewahren der Integrität eines Gatestapels mit großem ε nach Einbettung in ein Verspannungsmaterial unter Anwendung einer Beschichtung
JP5487140B2 (ja) * 2011-02-21 2014-05-07 株式会社東芝 半導体装置の製造方法
US8916950B2 (en) * 2011-10-18 2014-12-23 International Business Machines Corporation Shallow trench isolation structure having a nitride plug
US20140353733A1 (en) * 2013-06-04 2014-12-04 Global Foundries Inc. Protection of the gate stack encapsulation
US9064891B2 (en) * 2013-07-16 2015-06-23 Globalfoundries Inc. Gate encapsulation achieved by single-step deposition
CN105097512B (zh) * 2014-04-22 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9893060B2 (en) 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN113506720B (zh) * 2021-06-21 2024-04-26 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200840B1 (en) * 1999-06-25 2001-03-13 United Microelectronics Corp. Method for producing PMOS devices
KR100363100B1 (en) * 2001-05-24 2002-12-05 Samsung Electronics Co Ltd Semiconductor device including transistor and fabricating method thereof
US6465847B1 (en) * 2001-06-11 2002-10-15 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions

Also Published As

Publication number Publication date
JP2003249657A (ja) 2003-09-05
US6773970B2 (en) 2004-08-10
US20030181015A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
JP3873771B2 (ja) 半導体装置の製造方法
US7220630B2 (en) Method for selectively forming strained etch stop layers to improve FET charge carrier mobility
US7459752B2 (en) Ultra thin body fully-depleted SOI MOSFETs
US7482243B2 (en) Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique
KR100354119B1 (ko) 0.05마이크로미터 모스 디바이스용 처치가능-스페이서대머신-게이트 공정
US7602031B2 (en) Method of fabricating semiconductor device, and semiconductor device
US20070228473A1 (en) ULTRA-THIN Si MOSFET DEVICE STRUCTURE AND METHOD OF MANUFACTURE
US20080217665A1 (en) Semiconductor device structure having enhanced performance fet device
US7960286B2 (en) Narrow channel width effect modification in a shallow trench isolation device
JP2003037115A (ja) 半導体装置の製造方法
US20090289285A1 (en) Semiconductor device and method of fabricating the same
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
US6184114B1 (en) MOS transistor formation
US6326272B1 (en) Method for forming self-aligned elevated transistor
JP2003282879A (ja) 半導体装置の製造方法
JP2010177265A (ja) 半導体装置の製造方法
US6511890B2 (en) Method of fabricating a semiconductor device
US20100123200A1 (en) Semiconductor device and method of manufacturing the same
JPH09246206A (ja) ゲート電極の形成方法
JP4532857B2 (ja) シャロートレンチ分離構造を有する半導体装置の製造方法
JP4041676B2 (ja) 半導体装置の製造方法
JP2003229577A (ja) 半導体装置の製造方法。
JP2008258354A (ja) 半導体装置及びその製造方法
JP3966102B2 (ja) 半導体装置の製造方法
US8008216B2 (en) Nitrogen profile in high-K dielectrics using ultrathin disposable capping layers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees