KR20040005575A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040005575A
KR20040005575A KR1020030015979A KR20030015979A KR20040005575A KR 20040005575 A KR20040005575 A KR 20040005575A KR 1020030015979 A KR1020030015979 A KR 1020030015979A KR 20030015979 A KR20030015979 A KR 20030015979A KR 20040005575 A KR20040005575 A KR 20040005575A
Authority
KR
South Korea
Prior art keywords
oxide film
trench
wall
nitride
oxide layer
Prior art date
Application number
KR1020030015979A
Other languages
English (en)
Inventor
니시야마마사또
우메다히로시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040005575A publication Critical patent/KR20040005575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 반도체 장치는, 주 표면을 갖는 p형 실리콘 기판(1)과, p형 실리콘 기판(1)의 주 표면에서의 소자 분리 영역에 형성된 트렌치(2)와, 트렌치(2)의 내벽 위에 형성된 내벽 산화막(3)과, 내벽 산화막(3)의 표면에 형성된 질화 산화층(4)과, 트렌치(2) 내에 매립된 분리 산화막(5)을 포함한다. 소자 분리 영역 위에는 게이트 산화막(6)을 개재하여 게이트 전극(7)이 형성된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREFOR}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 반도체 장치에서 소자 사이를 분리하는 소자 분리 영역의 구조 및 그 제조 방법에 관한 것이다.
반도체 장치의 소자 사이를 분리하는 소자 분리 구조로서, 트렌치 분리 구조가 알려져 있다. 이 트렌치 분리 구조는 실리콘 기판을 에칭하여 트렌치를 형성하고, 그 트렌치의 내벽을 산화시켜 내벽 산화막을 형성하고, 그 후 트렌치 내에 산화막을 매립함으로써 분리 산화막을 형성한다.
또한, 트렌치 내에의 산화막의 매립 특성을 향상시키기 위해, 산화막에 불순물을 첨가하는 것도 이루어지고 있다. 이 경우, 분리 산화막으로부터 실리콘 기판으로 불순물이 확산되는 것을 억제할 필요가 있다.
반도체 장치의 제조 프로세스에서, 트렌치 분리 형성 후에 산화 프로세스는 필수이다. 예를 들면, 실리콘 기판의 주 표면 위에 MOS(Metal Oxide Semiconductor) 트랜지스터를 형성할 때에는 트렌치 분리 형성 후에 실리콘 기판의 주 표면을 열 산화시켜 게이트 산화막을 형성한다.
이 때, 산화제가 트렌치 내의 실리콘 산화막 내로 확산하여, 트렌치 내벽의 실리콘과 반응하여, 트렌치 내벽이 산화된다. 이에 의해, 트렌치 내벽의 실리콘이 실리콘 산화막으로 변화한다.
실리콘이 실리콘 산화막으로 변화하면, 실리콘 산화막의 체적은 산화된 실리콘의 체적보다도 증가하므로, 트렌치 내에 매립된 실리콘 산화막이 팽창한 것과 등가의 상태로 된다. 그 때문에, 트렌치 주위의 소자 형성 영역이 압축 응력을 받아, 실리콘 기판에 결정 결함이 발생한다. 이러한 결함이 발생함으로써, 접합 누설 전류가 증대하여, 반도체 장치의 소비 전력이 증대하는 문제가 발생한다.
한편, 분리 산화막으로부터 실리콘 기판으로 불순물이 확산되는 것을 억제하기 위한 방법으로는 내벽 산화막 형성 후에 NO/O2가스나 NH3가스 등을 이용하여 열 질화를 행하거나, 내벽 산화막 형성 후에 CVD(Chemical Vapor Deposition)법에 의해 실리콘 질화막을 퇴적하는 방법을 예로 들 수 있다. 이들 방법에 따르면, 트렌치 내벽을 따라 실리콘 질화층을 형성할 수 있으므로, 분리 산화막으로부터 실리콘 기판으로 불순물이 확산되는 것을 억제할 수 있다.
그러나, 상기한 열 질화를 행하면, 실리콘 기판과 내벽 산화막과의 계면에실리콘 질화층이 형성되고, 소자 형성 영역의 일부인 트렌치의 상단부 근방에 위치하는 실리콘의 주 표면도 질화된다. 그 때문에, 그 주 표면 위에 게이트 산화막을 형성한 경우에 게이트 산화막이 국소적으로 박막화되어, 절연 내압이 저하하는 등의 문제가 발생한다.
또한, 내벽 산화막 위에 CVD법으로 실리콘 질화막을 형성하여 상술한 불순물 확산을 효과적으로 억제하기 위해서는, 실리콘 질화막의 두께는 5㎚ 정도 이상 필요하다. 그러나, 이러한 실리콘 질화막을 트렌치 내에 형성함으로써, 트렌치의 개구 폭이 작아져, 트렌치 내에 산화막을 매립했을 때에 매립 불량이 생기기 쉬워진다는 문제가 발생한다. 이 문제는 소자의 미세화가 진행됨에 따라 현저해진다.
본 발명은, 이상과 같은 과제를 해결하기 위해 이루어진 것으로, 트렌치 내벽의 산화에 의한 결정 결함의 발생을 억제할 수 있으며, 또한 게이트 산화막의 국소적인 박막화도 억제할 수 있고, 게다가 분리 산화막의 매립 불량도 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 일 실시예에서의 반도체 장치의 단면도로서, 도 3의 I-I 선을 따라 자른 단면도.
도 2는 본 발명의 일 실시예에서의 반도체 장치의 단면도로서, 도 3의 II-II 선을 따라 자른 단면도.
도 3은 본 발명의 반도체 장치의 평면도.
도 4는 내벽 산화막 표면으로부터 실리콘 기판까지의 질소량 분포를 도시한 도면.
도 5∼도 15는 본 발명의 반도체 장치의 제조 공정의 제1∼제11 공정을 도시한 단면도.
도 16은 본 발명에서 사용 가능한 래디컬 질화 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : p형 실리콘 기판
2 : 트렌치
3 : 내벽 산화막
4 : 질화 산화층
5 : 분리 산화막
6 : 게이트 산화막
7 : 게이트 전극
7a : 폴리실리콘층
8, 9 : n형 불순물 영역
10, 11 : 영역
본 발명에 따른 반도체 장치는, 주 표면을 갖는 반도체 기판과, 반도체 기판의 주 표면에서의 소자 분리 영역에 형성된 트렌치와, 트렌치의 내벽 위에 형성된 내벽 산화막과, 내벽 산화막의 표면에 형성된 질화 산화층과, 트렌치 내에 매립된 분리 산화막을 포함한다.
상기한 질화 산화층은, 전형적으로는 Si-O 결합의 O(산소 원자)를 N(질소 원자)으로 치환함으로써 얻어진 Si-N 결합을 주로 갖는 층이며, Si-H 결합을 포함하지 않는 층이다. 이러한 질화 산화층을 형성함으로써, 후속 공정의 산화 시에 산화제가 트렌치 내의 산화막 내를 통과하여 트렌치 내벽에 도달하는 것을 억제할 수 있다. 또한, 질화 산화층의 두께를 아주 얇게 해도 불순물 확산을 억제할 수 있다. 따라서, 분리 산화막에 불순물이 첨가되어 있는 경우라도, 분리 산화막으로부터 반도체 기판으로 불순물이 확산되는 것을 억제하고, 또한 분리 산화막의 매립 불량도 효과적으로 억제할 수 있다.
상기 질화 산화층은 트렌치 내에서 트렌치 내벽으로부터 이격하여 트렌치 내벽을 따라 연장한다. 또한, 질화 산화층의 두께는 0.2㎚ 이상 4㎚ 이하가 바람직하다. 상기 분리 산화막은 불순물을 포함하는 것이 바람직하다.
본 발명에 따른 반도체 장치의 제조 방법은, 다음 각 공정을 포함한다. 반도체 기판의 소자 분리 영역에 트렌치를 형성한다. 트렌치의 내벽을 산화시켜 내벽 산화막을 형성한다. 내벽 산화막의 표면을 래디컬 질화법으로 질화시켜 질화 산화층을 형성한다. 트렌치 내에 분리 산화막을 매립한다.
이와 같이 래디컬 질화법에 의해 내벽 산화막의 표면을 질화시켜 질화 산화층을 형성함으로써, 내벽 산화막의 표면에서의 Si-O 결합의 O(산화 원자)를 N(질소 원자)으로 치환하고, Si-N 결합을 주로 갖는 질화 산화층을 내벽 산화막의 표면 위에 형성할 수 있다. 그 결과, 상술한 효과가 얻어진다. 그 외에 이 질화 산화층은 상기한 바와 같은 치환 반응에 의해 형성되므로, 질화 산화층의 두께의 제어를 용이하게 행할 수 있고, 질화 산화층의 두께를 매우 얇게 할 수 있다.
상기한 래디컬 질화법을 행할 때, 질소 래디컬을 발생시키는 플라즈마의 전자 온도를 예를 들면 1eV 이상 1.5eV 이하로 낮추면서 상기 질화 산화층을 형성하는 것이 바람직하다.
이하, 도 1∼도 16을 이용하여, 본 발명의 실시예에 대하여 설명한다.
도 1 및 도 2는 본 발명의 1개의 실시예에서의 반도체 장치의 단면도로서, 각각 도 3의 I-I 선을 따라 자른 단면, II-II 선을 따라 자른 단면을 도시한 도면이다.
도 1∼도 3에 도시한 바와 같이, p형 실리콘 기판(반도체 기판 : 1)의 주 표면에서의 소자 분리 영역에 트렌치 분리 영역을 형성하고, 이 트렌치 분리 영역에 둘러싸인 소자 형성 영역 위에 MOS 트랜지스터 등의 소자를 형성한다. MOS 트랜지스터는 소스/드레인으로 되는 n형 불순물 영역(8, 9)과, 게이트 산화막(6)과, 게이트 전극(7)을 갖는다. 또, 게이트 전극(7)의 측벽 위에 도시하지 않은 측벽 절연막을 형성해도 된다.
트렌치 분리 영역은 트렌치(2)와, 트렌치(2)의 내벽 위에 형성된 내벽 산화막(3)과, 내벽 산화막(3)의 표면 위에 형성된 질화 산화층(래디컬 질화층 : 4)과, 트렌치(2) 내에 매립된 분리 산화막(5)을 갖는다.
질화 산화층(4)은 내벽 산화막(3)의 표면을 래디컬 질화함으로써 형성된다. 특히, 예를 들면 Ar 가스와 N2가스의 혼합 가스 분위기 내에서 질소 래디컬을 발생시키고, 내벽 산화막(3)의 표면에서의 Si-O 결합의 O(산소 원자)를 N(질소 원자)으로 치환함으로써 질화 산화층(4)을 형성할 수 있으며, 이 질화 산화층(4)은 Si-N결합을 주로 갖는다.
질화 산화층(4)은 내벽 산화막(3)의 표면 위에만 형성되고, 내벽 산화막(3)의 심부(深部) 혹은 실리콘 기판(1)은 질화되지 않는다. 도 4에, 내벽 산화막(3)을 래디컬 질화한 경우의 내벽 산화막(3)의 표면 및 내부에서의 질소량의 분포를 도시한다. 도 4에서, 0㎚의 위치가 p형 실리콘 기판(1)과 내벽 산화막(3)과의 계면에 상당하며, 8㎚의 위치가 질화 산화층(4)의 표면에 상당한다. 도 4에 도시한 바와 같이, 내벽 산화막(3) 표면의 1∼2㎚의 범위 내에만 질소가 존재하고, 내벽 산화막(3) 내의 깊은 위치 및 p형 실리콘 기판(1)과 내벽 산화막(3)과의 계면에는 질소가 존재하지 않는 것을 알 수 있다.
상기한 바와 같이 질화 산화층(4)은 내벽 산화막(3)의 표면만을 질화함으로써 형성되므로, 질화 산화층(4)의 두께를 매우 얇게 할 수 있다. 구체적으로는 질화 산화층(4)의 두께를 예를 들면 0.2㎚ 이상 4㎚ 이하, 바람직하게는 2㎚ 정도로 할 수 있다. 이와 같이 질화 산화층(4)의 두께를 얇게 해도, 후속 공정의 산화 시에 산화제가 트렌치(2)의 내벽에 도달하는 것을 억제할 수 있다.
또한, 상술한 바와 같은 Ar 가스와 N2가스의 혼합 가스 분위기 내에서 질화 산화층(4)을 형성함으로써, 질화 산화층(4)은 Si-H 결합을 포함하지 않게 된다. 따라서, 질화 산화층(4) 내로부터 MOS 트랜지스터 등의 소자 내로 수소 원자가 확산되는 것에 기인하는 문제는 발생하지 않는다.
도 1 및 도 2에 도시한 바와 같이, 질화 산화층(4)은 트렌치(2) 내에서 트렌치(2) 내벽으로부터 이격하여 트렌치(2) 내벽을 따라 연장하고, 내벽 산화막(3)의 내표면을 피복하도록 형성된다.
이와 같이 질화 산화층(4)이 트렌치(2) 내벽으로부터 이격되어 있으며, 또한 상술한 바와 같이 실리콘 기판(1)이 질화되지 않으므로, 트렌치(2)의 내벽 상단부 근방에 위치하는 소자 형성 영역이 질화되지는 않는다. 따라서, 소자 형성 영역 위에 게이트 산화막(6)을 형성한 경우에도, 게이트 산화막(6)이 트렌치(2)의 내벽 상단부 근방에서 국소적으로 박막화되는 것을 저지할 수 있다. 구체적으로는, 도 3의 영역(10, 11) 내에서의 게이트 산화막(6)의 박막화를 억제할 수 있다.
분리 산화막(5)은 트렌치(2)에의 매립 특성을 향상시키는 인(P), 붕소(B), 불소(F) 등의 불순물을 포함하는 것이 바람직하다. 이에 의해, 트렌치(2)의 개구 폭이 축소된 경우라도, 트렌치(2) 내에 분리 산화막(5)을 매립할 수 있으며, 분리 산화막(5)의 매립 불량도 효과적으로 억제할 수 있다.
또한, 분리 산화막(5)에 상술한 바와 같은 불순물이 첨가되어 있는 경우라도, 질화 산화층(4)을 형성함으로써, 분리 산화막(5)으로부터 실리콘 기판(1)으로 불순물이 확산되는 것을 억제할 수 있다. 즉, 본 발명의 질화 산화층(4)은 불순물 확산을 억제하는 배리어층으로서 기능한다.
이어서, 본 발명에 따른 반도체 장치의 제조 방법에 대하여 도 5∼도 16을 이용하여 설명한다.
예를 들면 비저항이 8.5∼11.5Ω·㎝, 면방위가 (100), 두께 725㎛의 p형 실리콘 기판(1)을 750℃에서 O2가스와 H2가스의 혼합 가스 내에서 열 산화한다. 이에 의해, 도 5에 도시한 바와 같이 p형 실리콘 기판(1)의 주 표면 위에 150㎚ 두께의 산화막(실리콘 산화막 : 12)을 형성한다. 이 산화막(12) 위에, 예를 들면 열 CVD법에 의해, 두께 100㎚∼200㎚의 실리콘 질화막(13)을 퇴적한다.
이어서, 실리콘 질화막(13) 위에 레지스트(도시하지 않음)를 도포하고, 포토리소그래피 기술에 의해 노광, 현상하여 레지스트를 패터닝하고, 소자 분리 영역 패턴에 대응한 개구를 갖는 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여 이방성 에칭을 행하고, 도 6에 도시한 바와 같이 실리콘 질화막(13)에 개구(14)를 형성한다. 그 후, 레지스트 패턴을 제거한다.
이어서, 실리콘 질화막(13)을 마스크로 하여, 예를 들면 염화 탄소계의 가스를 이용한 RIE(Reactive Ion Etching)에 의해 산화막(12) 및 p형 실리콘 기판(1)을 에칭하고, 도 7에 도시한 바와 같이 깊이 약 0.6㎛의 트렌치(2)를 형성한다.
그 후, 예를 들면 램프 어닐링 장치에 의해 드라이 O2가스를 이용하여, 1000℃, 30초 동안의 산화 처리를 행하고, 트렌치(2)의 내벽을 산화한다. 이에 의해, 도 8에 도시한 바와 같이, 1㎚∼50㎚ 정도 두께의 내벽 산화막(3)을 형성한다.
그 후, 예를 들면 도 16에 도시한 래디컬 질화 장치를 이용하여, 내벽 산화막(3)의 표면 위에 2㎚ 정도 두께의 질화 산화층(4)을 형성한다.
여기서, 래디컬 질화 장치의 구성 예에 대하여 설명한다. 도 16에 도시한 바와 같이, 래디컬 질화 장치는 챔버(15)와, 히터(17)와, 석영 플레이트(20)와, 슬롯 플레인 안테나(21)를 포함한다.
챔버(15) 내벽에는 석영 라이너(16)가 설치된다. 챔버(15) 근방에는, 마이크로 펄스 제너레이터(도시하지 않음)가 배치되고, 이 마이크로 펄스 제너레이터에 의해 2.45㎓, 5㎾의 마이크로파가 생성된다. 마이크로 펄스 제너레이터와 챔버(15)는 도파관을 통해 접속된다.
히터(17)는 예를 들면 AlN 히터이고, 400℃ 정도의 가열이 가능하다. 이 히터(17) 위에 웨이퍼(실리콘 웨이퍼 : 18)가 배치되어 가열된다. 슬롯 플레인 안테나(21)는 챔버(15)의 상단에 배치되고, 원 형상의 구리판에 다수의 홀이 형성된 것으로 구성된다. 석영 플레이트(20)는 슬롯 플레인 안테나(21) 아래에 설치된다.
이어서, 상술한 래디컬 질화 장치를 이용한 질화법(래디컬 질화법)에 대하여 설명한다. 우선 마이크로 펄스 제너레이터에 의해 생성된 마이크로파는, 도파관 내를 전파하여 챔버(15) 상단에 도달한다. 이 마이크로파는 슬롯 플레인 안테나(21)를 통과하여, 챔버(15) 내로 들어간다.
챔버(15) 내부에는 Ar 가스와 N2가스의 혼합 가스가 도입되어 있고, 챔버 (15) 내의 압력은, 예를 들면 66.5Pa(500mTorr)∼133Pa(1000mTorr)로 된다. 상기한 마이크로파에 의해 질소가 여기되어, 챔버(15) 내에는 플라즈마(19)와 함께 질소 래디컬이 발생한다. 이 때, 질소 래디컬을 발생시키는 플라즈마의 전자 온도를 예를 들면 1eV 이상 1.5eV 이하로 한다.
그리고, p형 실리콘 기판(1)을 히터(17)에 의해 소정 온도로 가열하면서 상술한 질소 래디컬에 의해 내벽 산화막(3)의 표면을 질화시켜, 본 발명의 질화 산화층(4)을 형성한다.
이와 같이 래디컬 질화법을 행한 경우, 상술한 바와 같이 내벽 산화막(3)의 표면에서의 Si-O 결합의 O(산화 원자)가 N(질소 원자)으로 치환되어 Si-N 결합을 주로 갖는 질화 산화층(4)이 얻어지므로, 이론적으로는 내벽 산화막(3)의 표면에 존재하는 Si-O 결합만을 N(질소 원자)으로 치환할 수 있다고 생각되어진다. 따라서, 질화 산화층(4)을 매우 얇게 형성할 수 있다. 또한, 질화 산화층(4) 두께의 제어를 용이하게 행할 수 있다.
또한, 질소 래디컬을 발생시키는 플라즈마의 전자 온도를 1eV 이상 1.5eV 이하로 낮춤으로써, 플라즈마에 의한 p형 실리콘 기판(1)에 대한 손상을 저감시킬 수 있다.
이상과 같이 하여 질화 산화층(4)을 형성한 후, 도 10에 도시한 바와 같이, CVD법에 의해 예를 들면 8% 불소를 포함하는 산화막(F-SiO2)을 형성하고, 이 산화막을 트렌치(2) 내에 매립한다. 그 후, CMP(Chemical Mechanical Polishing) 처리를 행하여, 도 11에 도시한 바와 같이, 산화막을 연마한다. 이 때, 스토퍼로서 실리콘 질화막(13)을 이용하여, 실리콘 질화막(13)이 10㎚ 정도 남을 때까지 연마한다.
이어서, 상기한 실리콘 질화막(13)을 예를 들면 160℃의 인산에 의한 웨트 에칭에 의해 제거하고, 도 12에 도시한 바와 같이 산화막(12)을 노출시킨다. 그 후 이온 주입기를 이용하여, 예를 들면 250keV, 1×1013/㎠, 140keV, 3×1012/㎠,50keV, 2×1012/㎠와 같은 에너지와 도우즈량으로 붕소 주입을 3회 행하고, p형 실리콘 기판(1) 내에 p 웰을 형성한다.
이어서, 10 : 1의 불산(HF)에 의해 35초동안 웨트 에칭을 행하여, 산화막(12)을 제거하고, 도 13에 도시한 바와 같이 p형 실리콘 기판(1)의 주 표면(소자 형성 영역)을 노출시킨다.
그 후, 예를 들면 황산 처리, 암모니아 가수(加水), 염산 처리를 순차적으로 행하고, p형 실리콘 기판(1)의 주 표면 위에 케미컬옥사이드를 형성하며, 50 : 1의 불산(HF)에 의해 에칭을 행함으로써 자연 산화막을 제거한다.
이어서, 예를 들면 램프 어닐링 장치로, 드라이 O2가스를 이용하여 1000℃에서 30초의 조건으로 p형 실리콘 기판(1)의 주 표면(소자 형성 영역)을 열 산화시키고, 도 14에 도시한 바와 같이 10㎚∼100㎚의 게이트 산화막(6)을 형성한다.
그 후, 도 15에 도시한 바와 같이 CVD법에 의해, 650℃의 온도에서 200㎚ 두께의 폴리실리콘막(7a)을 퇴적시킨다. 이 폴리실리콘막(7a)에, 예를 들면 30keV, 4×1015/㎠의 조건으로 인을 주입한다.
이 후, 폴리실리콘막(7a) 위에 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 700㎚ 퇴적한다. 이 TEOS 산화막을 소정 형상으로 패터닝하고, 이 패터닝된 TEOS 산화막을 마스크로 하여 폴리실리콘막(7a)을 패터닝한다. 이에 의해, 게이트 전극(7)을 형성한다.
그 후, 비소를 50keV, 5×1014/㎠의 조건으로 p형 실리콘 기판(1)의 주 표면(소자 형성 영역)에 주입하고, 소스/드레인 영역으로 되는 n형 불순물 영역(8, 9)을 형성한다. 그 결과, 도 1, 도 2에 도시한 구조가 얻어진다. 그 후, 게이트 전극(7) 위에 층간 절연막을 형성하고, AlCu 등의 배선 공정을 거쳐 트랜지스터가 완성된다. 또, 게이트 전극(7)의 측벽 위에 측벽 절연막을 형성하고, n형 불순물 영역(8, 9)을 LDD(Lightly Doped Drain) 구조로 해도 된다.
또, 상술한 실시예에서는, 트렌치(2)에 매립되는 산화막의 일례로서 F 첨가 산화막을 예로 들었지만, PSG(Phospho Silicate Glass), BPSG(Boro Phospho Silicate Glass), TEOS, HDP(High Density Plasma) 산화막 등도 사용 가능하다.
또한, 실리콘 질화막(13) 대신에 폴리실리콘막이나 실리콘 산화막을 사용할 수도 있다. 또한, 상술한 예에서는 내벽 산화막(3)을 드라이 O2산화에 의해 형성했지만, RTO(H2/O2) 산화, WET 산화, 래디컬 산화, 플라즈마 산화로 형성할 수도 있다.
본 발명의 반도체 장치에 따르면, 트렌치 내에 질화 산화층을 형성하고 있으므로, 후속 공정의 산화 시에 산화제가 트렌치 내벽에 도달하는 것을 억제할 수 있으며, 산화제에 의해 트렌치 내벽이 산화되는 것에 기인하는 산화막의 체적 증가를 억제할 수 있다. 따라서, 체적 증가에 기인하여 발생하는 접합 누설 전류의 발생을 효과적으로 억제할 수 있다. 또한, 분리 산화막에 불순물이 첨가되어 있는 경우라도, 질화 산화층에 의해 분리 산화막으로부터 반도체 기판으로 불순물이 확산되는 것을 억제할 수 있으므로, 불순물 확산에 의해 소자 형성 영역에서의 불순물 프로파일이 변화하는 것을 억제할 수 있다. 또한, 상기 질화 산화층의 두께를 얇게 할 수 있으므로, 분리 산화막의 매립 불량도 효과적으로 억제할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
질화 산화층 형성시에는 내벽 산화막의 표면만이 질화되므로, 상기 질화 산화층은 트렌치 내에서 트렌치 내벽으로부터 이격하여 트렌치 내벽을 따라 연장하고, 소자 형성 영역의 표면의 일부가 질화되는 것을 회피할 수 있다. 따라서, 소자 형성 영역 위에 게이트 산화막을 형성한 경우에도 게이트 산화막이 트렌치 근방에서 국소적으로 박막화되는 것을 저지할 수 있다.
상기 질화 산화층의 두께가 얇은 경우라도, 산화제나 불순물이 분리 산화막으로부터 반도체 기판으로 확산되는 것을 억제할 수 있다. 구체적으로는, 질화 산화층의 두께가 0.2㎚ 이상 4㎚ 이하이면 상기 효과를 얻을 수 있다.
분리 산화막이 예를 들면 인이나 붕소 등의 불순물을 포함하는 경우에는, 트렌치에의 매립 특성을 향상시킬 수 있다. 이 경우에는, 매립 특성을 향상시키면서 상술한 효과를 얻을 수 있다.
본 발명의 반도체 장치의 제조 방법에 의하면, 래디컬 질화법에 의해 내벽 산화막의 표면을 질화시켜 질화 산화층을 형성하고 있으므로, 내벽 산화막의 표면에 매우 얇은 질화 산화층을 정밀도 좋게 형성할 수 있다. 또한, 질화 산화층을 내벽 산화막의 표면에 형성함으로써, 상술한 바와 같이 신뢰성이 높은 반도체 장치를 제조할 수 있다.
질소 래디컬을 발생시키는 플라즈마의 전자 온도를 1eV 이상 1.5eV 이하로 낮게 제어하면서 상기 질화 산화층을 형성한 경우에는 플라즈마에 의한 반도체 기판에 대한 손상을 저감시킬 수 있다.

Claims (3)

  1. 주 표면을 갖는 반도체 기판과,
    상기 반도체 기판의 주 표면에 있어서의 소자 분리 영역에 형성된 트렌치와,
    상기 트렌치의 내벽 위에 형성된 내벽 산화막과,
    상기 내벽 산화막의 표면에 형성된 질화 산화층과,
    상기 트렌치 내에 매립된 분리 산화막
    을 포함한 반도체 장치.
  2. 제1항에 있어서,
    상기 질화 산화층은, 상기 트렌치 내에서 상기 트렌치 내벽으로부터 이격하여 상기 트렌치 내벽을 따라 연장하는 반도체 장치.
  3. 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 공정과,
    상기 트렌치의 내벽을 산화시켜 내벽 산화막을 형성하는 공정과,
    상기 내벽 산화막의 표면을 래디컬 질화법으로 질화시켜 질화 산화층을 형성하는 공정과,
    상기 트렌치 내에 분리 산화막을 매립하는 공정
    을 포함한 반도체 장치의 제조 방법.
KR1020030015979A 2002-07-10 2003-03-14 반도체 장치 및 그 제조 방법 KR20040005575A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002200882A JP2004047599A (ja) 2002-07-10 2002-07-10 半導体装置およびその製造方法
JPJP-P-2002-00200882 2002-07-10

Publications (1)

Publication Number Publication Date
KR20040005575A true KR20040005575A (ko) 2004-01-16

Family

ID=29997134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015979A KR20040005575A (ko) 2002-07-10 2003-03-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20040007756A1 (ko)
JP (1) JP2004047599A (ko)
KR (1) KR20040005575A (ko)
CN (1) CN1467813A (ko)
TW (1) TW200401394A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
JP2007508329A (ja) * 2003-10-17 2007-04-05 ダイエット・フォーミュレイションズ・リミテッド 体重減少用サプリメント
US20050093103A1 (en) * 2003-10-29 2005-05-05 Yoyi Gong Shallow trench isolation and fabricating method thereof
JP2006024895A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2008098420A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体記憶装置およびその製造方法
US7964913B2 (en) 2007-01-09 2011-06-21 Maxpower Semiconductor, Inc. Power MOS transistor incorporating fixed charges that balance the charge in the drift region
CN103594820A (zh) * 2013-11-11 2014-02-19 天津工业大学 一种基于共振隧穿机制的锥形缝隙天线

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JP3583583B2 (ja) * 1997-07-08 2004-11-04 株式会社東芝 半導体装置及びその製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6727569B1 (en) * 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
US6165854A (en) * 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6153480A (en) * 1998-05-08 2000-11-28 Intel Coroporation Advanced trench sidewall oxide for shallow trench technology
US5976951A (en) * 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346844B1 (ko) * 2000-12-09 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100382728B1 (ko) * 2000-12-09 2003-05-09 삼성전자주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
US20030129839A1 (en) * 2002-01-04 2003-07-10 Shyh-Dar Lee Method of forming a liner in shallow trench isolation

Also Published As

Publication number Publication date
US20040007756A1 (en) 2004-01-15
TW200401394A (en) 2004-01-16
JP2004047599A (ja) 2004-02-12
CN1467813A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
JP4984558B2 (ja) 半導体装置の製造方法
US6383882B1 (en) Method for fabricating MOS transistor using selective silicide process
JP5841306B2 (ja) 半導体装置およびその製造方法
US6265302B1 (en) Partially recessed shallow trench isolation method for fabricating borderless contacts
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US7682927B2 (en) Method of manufacturing semiconductor device
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
KR20090008004A (ko) Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2005251973A (ja) 半導体装置の製造方法と半導体装置
JP2000332237A (ja) 半導体装置の製造方法
KR100571405B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US6589854B2 (en) Method of forming shallow trench isolation
US20080268589A1 (en) Shallow trench divot control post
KR20040005575A (ko) 반도체 장치 및 그 제조 방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US6211021B1 (en) Method for forming a borderless contact
JP2007019191A (ja) 半導体装置とその製造方法
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
US20020197821A1 (en) Method of forming shallow trench isolation
JP2003229577A (ja) 半導体装置の製造方法。
JP2006216815A (ja) フィールド酸化膜形成法
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
US20080227266A1 (en) Method of STI corner rounding using nitridation and high temperature thermal processing
KR100558032B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR20010019185A (ko) 트렌치 격리 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application