JP2009021569A - Ｓｔｉ構造を有する半導体素子及びその製造方法 - Google Patents

Ｓｔｉ構造を有する半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2009021569A
JP2009021569A JP2008149396A JP2008149396A JP2009021569A JP 2009021569 A JP2009021569 A JP 2009021569A JP 2008149396 A JP2008149396 A JP 2008149396A JP 2008149396 A JP2008149396 A JP 2008149396A JP 2009021569 A JP2009021569 A JP 2009021569A
Authority
JP
Japan
Prior art keywords
liner
oxide film
semiconductor device
trench
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008149396A
Other languages
English (en)
Inventor
Dong Suk Shin
東 石 申
Moon-Han Park
文 漢 朴
Lee Joo Won
周 遠 李
Saijun Ryu
載 潤 柳
Tae Kyun Kim
泰 均 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009021569A publication Critical patent/JP2009021569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

【課題】トレンチ内に不純物ドーピング酸化膜ライナが形成されているＳＴＩ構造を有する半導体素子及びその製造方法を提供する。
【解決手段】活性領域１０２に接するようにトレンチの内壁を覆う側壁ライナ１３０と、側壁ライナ１３０上に形成された不純物ドーピング酸化膜ライナ１４０ａと、トレンチを埋め込むギャップフィル絶縁膜１５０とを備える半導体素子である。不純物ドーピング酸化膜ライナ１４０ａを形成するために、側壁ライナ１３０上に酸化膜ライナを形成した後、プラズマ雰囲気下で酸化膜ライナに不純物をドーピングする。
【選択図】図１Ｊ

Description

本発明は、半導体集積回路素子及びその製造方法に係り、特にトレンチ内に形成された窒化膜ライナを含むＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する半導体素子及びその製造方法に関する。
半導体素子の集積度が高まるにつれて、互いに隣接した素子を電気的に隔離させるための素子分離技術の重要性がさらに増大している。高集積半導体素子の製造工程で、素子分離技術としてＳＴＩ形成工程が広く採用されている。高集積化された半導体素子製造のための多様なスケーリング技術が開発され、ＣＭＯＳ素子フィーチャサイズ（ｆｅａｔｕｒｅ ｓｉｚｅ）が４５ｎｍまたはそれ以下に小さくなりつつ、素子分離のためのＳＴＩ構造を形成することにおいて困難さが加重している。
これまでＳＴＩを利用した多様な素子分離工程が提案された。そのうちの一例による通常の工程では、基板上に形成された窒化膜パターンをエッチングマスクとして利用し、前記基板にトレンチを形成し、前記トレンチ内に窒化膜ライナを形成した後、その上に絶縁物質を充填して素子分離膜を形成する。その後、前記基板上の窒化膜パターンを除去するためにウェットエッチング工程を行う。このとき、前記トレンチ上部のエッジ付近で露出されている窒化膜ライナも基板上面から所定深さほど消耗され、トレンチ上部のエッジ付近にデント（ｄｅｎｔ）が形成される場合が多く、これによって、素子特性を劣化させる多様な問題が引き起こされる。
前記トレンチ内でデント形成を引き起こす窒化膜ライナを形成しない場合にも、半導体素子製造工程に必要な洗浄工程または酸化膜エッチング工程を経つつ、前記トレンチの入口側エッジ近辺で、活性領域の側壁を露出させるリセスが形成されうる。このように、活性領域の側壁を露出させるリセスが形成された状態で半導体素子を製造する場合、前記活性領域での接合漏れ電流を増加させることによって、素子の電気的特性が劣化するという問題がある。
韓国特許出願公開第２００４−５８９６５号公報 韓国特許出願公開第２００５ー７８８９７号公報 韓国特許出願公開第２００５−５２８７３号公報
本発明の目的は、前記の従来技術での問題点を解決しようとものであり、ＳＴＩ構造のうち、基板上面に隣接したトレンチの入口側エッジ部分で、活性領域の側壁を露出させるリセスが形成されることによって引き起こされる素子不良または電気的特性劣化を防止できる新しいＳＴＩ構造を有する半導体素子を提供することである。
本発明の他の目的は、ＳＴＩ構造を利用した素子分離工程を実行するにあたり、ＳＴＩ構造のうち基板上面に隣接したトレンチの入口側エッジ部分で、活性領域の側壁を露出させるリセスが形成されることを抑制できる半導体素子の製造方法を提供することである。
前記目的を達成するために、本発明による半導体素子は、活性領域を定義するために素子分離領域にトレンチが形成されている基板と、前記活性領域に接するように、前記トレンチの内壁を覆う側壁ライナと、前記トレンチ内で前記側壁ライナ上に形成された不純物ドーピング酸化膜ライナと、前記不純物ドーピング酸化膜ライナ上で、前記トレンチを埋め込むギャップフィル絶縁膜とを備える。
本発明の一例による半導体素子で、前記不純物ドーピング酸化膜ライナは、Ｎ原子がドーピングされている酸化膜からなりうる。
前記他の目的を達成するために、本発明による半導体素子の製造方法では、基板に活性領域を定義する素子分離用トレンチを形成する。前記活性領域に接するように、前記トレンチの内壁を覆う側壁ライナを形成する。前記トレンチ内で、前記側壁ライナ上に不純物ドーピング酸化膜ライナを形成する。前記不純物ドーピング酸化膜ライナ上に、前記トレンチを埋め込むギャップフィル絶縁膜を形成する。
本発明の一例による半導体素子の製造方法で、前記側壁ライナとしてＳｉＯＮライナを形成する場合、前記ＳｉＯＮライナを形成するために、前記トレンチの内壁で露出される前記基板の表面を窒化させ、窒化された表面を形成する段階と、前記トレンチの内壁で露出される前記窒化された表面を酸化させる段階とを含むことができる。
本発明の他の例による半導体素子の製造方法で、前記不純物ドーピング酸化膜ライナを形成する段階は、前記側壁ライナ上に酸化膜ライナを形成する段階と、前記酸化膜ライナを、Ｎ２ガスを含む雰囲気下でプラズマ処理する段階とを含むことができる。
本発明のさらに他の例による半導体素子の製造方法で、前記酸化膜ライナが形成された後、前記酸化膜ライナを酸化ガス雰囲気に露出させ、前記酸化膜ライナを稠密化させる段階をさらに含むことができる。
本発明のさらに他の例による半導体素子の製造方法で、前記不純物ドーピング酸化膜ライナが形成された後、前記不純物ドーピング酸化膜ライナを酸化ガス雰囲気に露出させ、前記不純物ドーピング酸化膜ライナを稠密化させる段階をさらに含むことができる。
本発明による半導体素子は、トレンチ内に不純物ドーピング酸化膜ライナが形成されたＳＴＩ構造を有する。前記不純物ドーピング酸化膜ライナは、酸化膜除去のためのエッチング液または洗浄液に対して優秀なエッチング耐性を提供する。従って、前記ＳＴＩ構造が形成された後、半導体素子製造工程、例えばトランジスタ形成のためのゲート及びソース／ドレイン形成のための一連の工程を経つつ、多数の洗浄及びエッチング工程に露出されても、前記不純物ドーピング酸化膜のエッチング耐性によって、トレンチの入口側エッジ付近での素子分離膜が消耗することが抑制され、トレンチの入口側エッジ付近で活性領域の側壁を露出させるリセスが形成される心配がない。従って、本発明によれば、ＳＴＩ構造で、トレンチの入口側エッジ部分のリセスによる素子不良または電気的特性劣化を効果的に防止できる。
以下、発明の望ましい実施形態について、添付図面を参照しつつ詳細に説明する。以下で説明する本発明の実施形態はさまざまな異なる形態に変形され、本発明の範囲が後述の実施形態によって限定されるものと解釈されることがあってはならない。本発明の実施形態は、当業界で当業者に本発明についてさらに完全に説明するために提供されるものである。従って、図面での要素の形状は、さらに明確な説明を強調するために誇張され、図面上で同じ符号で表示された要素は、同じ要素を意味する。
図１Ａないし図１Ｊは、本発明の望ましい実施形態による半導体素子の製造方法について説明するために、工程順序によって図示した断面図である。
図１Ａを参照すれば、半導体基板１００、例えばシリコン基板の上面に、パッド酸化膜及び窒化膜を順に形成する。例えば、前記パッド酸化膜は、熱酸化工程を利用し、約５０〜１５０Åの厚さに形成できる。そして、前記窒化膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を利用し、約１，２００〜１，６００Åの厚さに形成されたシリコン窒化膜からなりうる。その後、前記窒化膜及びパッド酸化膜をフォトリソグラフィ工程によってパターニングし、前記半導体基板１００の素子分離領域を露出させるパッド酸化膜パターン１１０及び窒化膜パターン１１４を形成する。
その後、前記パッド酸化膜パターン１１０及び窒化膜パターン１１４をエッチングマスクとして使用し、露出された半導体基板１００を所定深さほどドライエッチングし、前記半導体基板１００に活性領域１０２を定義するトレンチ１２０を形成する。前記トレンチ１２０は、約２５０〜３５０ｎｍの深さを有するように形成されうる。
図１Ｂを参照すれば、前記窒化膜パターン１１４の側壁が前記トレンチ１２０の入口を覆わないように、前記窒化膜パターン１１４を等方性エッチング工程によって所定厚さほど除去するために、前記窒化膜パターン１１４のプルバック（ｐｕｌｌ ｂａｃｋ）工程を行う。前記プルバック工程を行うために、前記窒化膜パターン１１４に対してリン酸溶液を利用したストリップ工程を行うことができる。前記プルバック工程によって、前記窒化膜パターン１１４の側壁エッジ（ｅｄｇｅ）が前記トレンチ１２０の入口から所定距離ｄ１ほど離隔されうる。
図１Ｃを参照すれば、前記トレンチ１２０の内壁に、側壁ライナ１３０を形成する。前記側壁ライナ１３０は、前記活性領域１０２に接する状態で、前記トレンチ１２０の内壁を覆うように形成される。前記側壁ライナ１３０は、例えばＳｉＯＮからなりうる。しかし、本発明はこれに限定されるものではなく、本発明の思想の範囲内で酸化膜、窒化膜など多種の絶縁膜からなりうる。
前記側壁ライナ１３０をＳｉＯＮで形成する場合、前記側壁ライナ１３０、すなわちＳｉＯＮライナを形成するために、例えば前記トレンチ１２０の内壁で露出されるシリコン基板表面をＮＨ３ガス雰囲気で窒化させた後、連続してＯ２ガス雰囲気で酸化させる工程を利用できる。前記ＳｉＯＮライナは、前記トレンチ１２０の内壁で露出されるシリコン基板表面の一部が窒化及び酸化されつつ形成される。前記側壁ライナ１３０は、例えば約１〜１０ｎｍの厚さに形成されうる。
前記側壁ライナ１３０を形成することによって、前記トレンチ１２０を形成するためのドライエッチング最中に損傷された前記半導体基板１００の表面が硬化（ｃｕｒｉｎｇ）され、損傷された基板によって引き起こされうる漏れ電流発生を防止できる。また、前記側壁ライナ１３０の厚さが増大するにつれて、前記トレンチ１２０のコーナー部分が面取り（ｒｏｕｎｄｉｎｇ）されうる。
図１Ｄを参照すれば、前記側壁ライナ１３０上に酸化膜ライナ１４０を形成する。前記酸化膜ライナ１４０は、シリコン酸化膜からなりうる。前記酸化膜ライナ１４０を形成するために、例えば約６００〜８００℃の工程温度下で行うＭＴＯ（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）蒸着工程を行うことができる。前記酸化膜ライナ１４０は、約５〜２０ｎｍの厚さに形成されうる。
図１Ｅを参照すれば、前記酸化膜ライナ１４０を約８００〜１，０００℃の温度下で、酸化ガス１４２雰囲気、例えばＯ２ガス雰囲気に露出させ、前記酸化膜ライナ１４０を稠密化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）させる。
図１Ｅを参照して説明する前記酸化ガス１４２を利用した酸化膜ライナ１４０の稠密化工程は、本発明を実施するための必須工程ではなく、場合によって省略可能である。
図１Ｆを参照すれば、前記酸化膜ライナ１４０に不純物１４４をドーピングし、不純物ドーピング酸化膜ライナ１４０ａを形成する。
前記不純物ドーピング酸化膜ライナ１４０ａは、酸化膜除去用エッチング液または洗浄液に対してすぐれたエッチング耐性を提供する。従って、前記トレンチ１２０内に形成されるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造が後続工程で多様な洗浄工程を経ることになっても、前記不純物ドーピング酸化膜ライナ１４０ａ及びこの不純物ドーピング酸化膜ライナ１４０ａが覆っている下部膜、すなわち前記側壁ライナ１３０がエッチング液または洗浄液によって消耗されることを防止できる。また、後続工程で、トレンチ１２０によって限定される半導体基板１００の活性領域にドーパントがイオン注入されてウェルが形成されたとき、前記ウェルからボロン（Ｂ）のようなドーパントが前記トレンチ１２０内の素子分離膜に広がることを、前記不純物ドーピング酸化膜ライナ１４０ａによって食い止めることができる。
前記不純物ドーピング酸化膜ライナ１４０ａを形成するために、例えば前記酸化膜ライナ１４０の露出された表面を窒素雰囲気下でプラズマ処理できる。この場合、前記酸化膜ライナ１４０の露出表面にＮ原子がドーピングされ、Ｎ−ドーピングにされた酸化膜からなる前記不純物ドーピング酸化膜ライナ１４０ａが得られる。
前記不純物ドーピング酸化膜ライナ１４０ａを形成するためのプラズマ処理は、例えばＮ２ガスを含む雰囲気下で約４００〜８００℃の温度で行われうる。前記プラズマ処理は、Ｎ２ガスのみからなる雰囲気、またはＮ２ガスと；Ｈ２、Ｏ２、Ｈｅ及びＡｒのうちから選択される少なくとも１つの添加ガスとが混合された混合ガス雰囲気下で行われうる。前記添加ガスの含まれた混合ガスを使用する場合、前記添加ガスは前記混合ガスの総量を基準に約５０体積％以内の範囲で選択される量で添加できる。本発明の特定の実施形態において、前記プラズマ処理時のＲＦパワーは、約４００〜１，２００Ｗの範囲内で選択されるように調節できるが、これは、制限的なものではなく、多様な工程条件によって最適のＲＦパワーを印加できる。場合によっては、リモートプラズマ（ｒｅｍｏｔｅ ｐｌａｓｍａ）方式を利用し、前記プラズマ処理工程を行うこともできる。または、前記ＲＦパワーと共に、約１００〜５００Ｗのバイアスパワー（ｂｉａｓ ｐｏｗｅｒ）を印加することもできる。
前記不純物ドーピング酸化膜ライナ１４０ａ内での不純物、例えばＮ原子の濃度は、約１Ｅ１４〜１Ｅ１６ｃｍ−３の範囲からまたは、１×１０１９ｃｍ−３〜１×１０１６ｃｍ−３から選択されうる。
前記と同じ方法で形成された前記不純物ドーピング酸化膜ライナ１４０ａは、酸化膜除去のためのエッチング液に露出されたとき、通常の酸化膜に比べてすぐれたエッチング耐性を提供する。
図示していないが、図１Ｆを参照しつつ説明した工程によって、前記不純物ドーピング酸化膜ライナ１４０ａが形成された後、前記不純物ドーピング酸化膜ライナ１４０ａを約８００〜１，０００℃の温度下で、図１Ｅを参照して説明したような酸化ガス１４２雰囲気に露出させ、前記不純物ドーピング酸化膜ライナ１４０ａを稠密化させる工程をさらに行うことができる。このように、前記不純物ドーピング酸化膜ライナ１４０ａを稠密化させることによって、前記不純物ドーピング酸化膜ライナ１４０ａの酸化膜エッチング液または洗浄液に対するエッチング耐性をさらに向上させることができる。
図１Ｇを参照すれば、前記トレンチ１２０内部が完全に充填されるように、前記不純物ドーピング酸化膜ライナ１４０ａ上に酸化膜を蒸着した後、熱処理して稠密化させ、前記窒化膜パターン１１４が露出されるまでＣＭＰまたはエッチバック工程を行って、前記トレンチ１２０内にギャップフィル絶縁膜１５０を形成する。前記酸化膜の稠密化のために、例えば約９００〜１，０５０℃の比較的高温下でＮ２雰囲気を維持しつつ約１時間アニーリングできる。または、前記酸化膜の稠密化のために、例えば約７００℃の比較的低温下でスチーム（ｓｔｅａｍ）雰囲気を維持しつつ約３０分間アニーリングした後、次に約９００〜１，０５０℃の比較的高温下で、Ｎ２雰囲気を維持しつつ約１時間アニーリングできる。
前記ギャップフィル絶縁膜１５０は、例えばＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜からなりうる。または、前記ギャップフィル絶縁膜１５０は、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、Ｏ３−ＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌ ＯｒｔｈｏＳｉｌｉｃａｔｅ）のようなＣＶＤ酸化膜からなりうる。特に、前記Ｏ３−ＴＥＯＳ膜を形成する場合、ＳＡＣＶＤ（Ｓｅｍｉ−Ａｔｍｏｓｐｈｅｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を利用できる。
図１Ｈを参照すれば、前記窒化膜パターン１１４の上面に、酸化膜残留物が存在する可能性を排除するために、酸化膜を選択的に除去できるエッチング液を利用し、前記ギャップフィル絶縁膜１５０の形成された結果物を洗浄する。その結果、前記ギャップフィル絶縁膜１５０の上面レベルが前記窒化膜パターン１１４の上面レベルより低くなる。
図１Ｉを参照すれば、前記リン酸溶液を利用する湿式洗浄工程によって、前記トレンチ１２０形成時にエッチングマスクとして使われた前記窒化膜パターン１１４を除去する。
前記不純物ドーピング酸化膜ライナ１４０ａは、前記窒化膜パターン１１４除去用のエッチング液に対する耐性にすぐれるので、前記湿式洗浄工程によって、前記窒化膜パターン１１４が除去された後にも、前記不純物ドーピング酸化膜ライナ１４０ａのうち、前記窒化膜パターン１１４と前記ギャップフィル絶縁膜１５０との間にあった部分が除去されずに、前記ギャップフィル絶縁膜１５０の側壁を覆う状態として残るようになる。前記不純物ドーピング酸化膜ライナ１４０ａのうち、前記ギャップフィル絶縁膜１５０の側壁を覆う部分によって、前記トレンチ１２０の入口側エッジ部分が保護され、前記トレンチ１２０の入口側エッジ部分で、前記トレンチ１２０内に形成された素子分離用絶縁膜が洗浄液またはエッチング液によって消耗されることを防止できる。
もし図１Ｆを参照しつつ説明した工程での同じように、前記不純物ドーピング酸化膜ライナ１４０ａを形成せずに、酸化膜ライナ１４０上に前記ギャップフィル絶縁膜１５０を形成する場合には、前記窒化膜パターン１１４を除去した後、後続する通常の工程を進めれば、洗浄工程を反復的に経つつ、前記パッド酸化膜パターン１１０の除去と共に前記ギャップフィル絶縁膜１５０も一部除去されてその上面の高さが低くなりうる。特に、前記素子分離膜の形成のために、前記トレンチ１２０内に絶縁物質を蒸着した後で熱処理する間に発生する物理的ストレスによって、前記トレンチ１２０の内壁、すなわち前記トレンチ１２０によって限定される前記半導体基板１００の活性領域１０２のエッジ部分に近接した膜質の側壁ライナ１３０及び酸化膜ライナ１４０が物理的に劣化されうる。このように物理的に劣化された前記側壁ライナ１３０及び酸化膜ライナ１４０の上面が後続の多様な洗浄またはウェットエッチング工程に露出されつつ、それら側壁ライナ１３０及び酸化膜ライナ１４０の消耗量が増加し、トレンチ１２０の入口側エッジ部分では、前記ギャップフィル絶縁膜１５０の上面の高さより低いレベルまでリセス（ｒｅｃｅｓｓ）される現象が発生しうる。このように、前記側壁ライナ１３０及び酸化膜ライナ１４０の上面がリセスされている場合、後続工程で、前記トレンチ１２０によって限定される活性領域１０２上のソース／ドレイン領域（図示省略）に金属シリサイド膜を形成するとき、前記トレンチ１２０内のリセスを介して露出する活性領域１０２の側壁まで金属シリサイド膜が形成されて接合漏れ電流が増大するという問題が発生しうる。
本発明による半導体素子の製造方法によれば、図１Ｆを参照して説明した工程でのように、前記不純物ドーピング酸化膜ライナ１４０ａを含むＳＴＩ構造１７０を形成するので、後続工程で一連の洗浄工程または酸化膜除去のためのウェットエッチング工程を経るようになっても、前記トレンチ１２０の入口側エッジ部分、特に前記側壁ライナ１３０及び不純物ドーピング酸化膜ライナ１４０ａが洗浄液またはエッチング液によって消耗されることを抑制できる。従って、前記トレンチ１２０内で、その入口側エッジ部分に願わないリセスが形成されることを抑制することによって、半導体基板１００の活性領域１０２で接合漏れ電流が増大することを防止できる。
図１Ｊは、前記半導体基板１００の上面を覆っているパッド酸化膜パターン１１０を除去した後の結果物を図示したものである。
前記パッド酸化膜パターン１１０が除去された後、通常のトランジスタ形成工程によって、前記半導体基板１００の活性領域１０２にソース／ドレイン領域（図示せず）を形成し、ゲート絶縁膜（図示せず）及びゲート（図示せず）を形成する。このように、前記活性領域１０２にトランジスタ形成のための一連の工程を経つつ、複数回の酸化膜ウェットエッチングまたは洗浄工程が行われうる。このとき、前記半導体基板１００上に露出されたＳＴＩ構造１７０では、活性領域１０２のエッジ周囲で前記トレンチ１２０の入口側エッジ部分に、前記不純物ドーピング酸化膜ライナ１４０ａが形成されている。従って、図１Ｊに図示されているように、前記ギャップフィル絶縁膜１５０がその上面から所定厚さほど消耗され、前記不純物ドーピング酸化膜ライナ１４０ａが露出されても、前記不純物ドーピング酸化膜ライナ１４０ａが洗浄液または酸化膜エッチング液に対してすぐれた耐性を有しているので、前記不純物ドーピング酸化膜ライナ１４０ａ及び側壁ライナ１３０が消耗されることを抑制できる。従って、前記トレンチ１２０入口のエッジ近辺で、リセスが形成されることはない。
以上、本発明について、望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で、当分野で当業者によってさまざまな変形及び変更が可能である。
本発明のＳＴＩ構造を有する半導体素子及びその製造方法は、例えば、半導体関連の技術分野に効果的に適用可能である。
本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。 本発明の望ましい実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
符号の説明
１００ 半導体基板、
１０２ 活性領域、
１１０ パッド酸化膜パターン、
１１４ 窒化膜パターン、
１２０ トレンチ、
１３０ 側壁ライナ、
１４０ 酸化膜ライナ、
１４０ａ 不純物ドーピング酸化膜ライナ、
１４２ 酸化ガス、
１４４ 不純物、
１５０ ギャップフィル絶縁膜、
１７０ ＳＴＩ構造、
ｄ１ 所定距離。

Claims (22)

  1. 活性領域を定義するために素子分離領域にトレンチが形成されている基板と、
    前記活性領域に接するように、前記トレンチの内壁を覆う側壁ライナと、
    前記トレンチ内で前記側壁ライナ上に形成された不純物ドーピング酸化膜ライナと、
    前記不純物ドーピング酸化膜ライナ上で、前記トレンチを埋め込むギャップフィル絶縁膜と、
    を備えることを特徴とする半導体素子。
  2. 前記不純物ドーピング酸化膜ライナは、Ｎ原子がドーピングされている酸化膜からなることを特徴とする請求項１に記載の半導体素子。
  3. 前記不純物ドーピング酸化膜ライナで、前記Ｎ原子のドーピング濃度は、１Ｅ１４〜１Ｅ１６ｃｍ−３であることを特徴とする請求項２に記載の半導体素子。
  4. 前記側壁ライナは、ＳｉＯＮからなることを特徴とする請求項１に記載の半導体素子。
  5. 前記側壁ライナは、１〜１０ｎｍの厚さを有することを特徴とする請求項１に記載の半導体素子。
  6. 前記不純物ドーピング酸化膜ライナは、５〜２０ｎｍの厚さを有することを特徴とする請求項１に記載の半導体素子。
  7. 基板に活性領域を定義する素子分離用トレンチを形成する段階と、
    前記活性領域に接するように、前記トレンチの内壁を覆う側壁ライナを形成する段階と、
    前記トレンチ内で前記側壁ライナ上に不純物ドーピング酸化膜ライナを形成する段階と、
    前記不純物ドーピング酸化膜ライナ上に、前記トレンチを埋め込むギャップフィル絶縁膜を形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  8. 前記側壁ライナは、ＳｉＯＮからなることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記側壁ライナを形成する段階は、
    前記トレンチの内壁で露出される前記基板の表面を窒化させ、窒化された表面を形成する段階と、
    前記トレンチの内壁で露出される前記窒化された表面を酸化させてＳｉＯＮライナを形成する段階と、
    を含むことを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記不純物ドーピング酸化膜ライナは、Ｎ原子がドーピングされている酸化膜からなることを特徴とする請求項７に記載の半導体素子の製造方法。
  11. 前記Ｎ原子がドーピングされている酸化膜でＮ原子のドーピング濃度は、１Ｅ１４〜１Ｅ１６ｃｍ−３であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記不純物ドーピング酸化膜ライナを形成する段階は、
    前記側壁ライナ上に酸化膜ライナを形成する段階と、
    前記酸化膜ライナを、Ｎ２ガスを含む雰囲気下でプラズマ処理する段階と、
    を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  13. 前記Ｎ２ガスを含む雰囲気は、Ｎ２ガスのみを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記Ｎ２ガスを含む雰囲気は、Ｎ２ガスと；Ｈ２、Ｏ２、Ｈｅ及びＡｒのうちから選択される少なくとも１つの添加ガスとが混合された混合ガスを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
  15. 前記プラズマ処理は、４００〜８００℃の温度で行われることを特徴とする請求項１２に記載の半導体素子の製造方法。
  16. 前記酸化膜ライナは、６００〜８００℃の工程温度下で、ＭＴＯ（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）蒸着工程によって形成されることを特徴とする請求項１２に記載の半導体素子の製造方法。
  17. 前記酸化膜ライナは、シリコン酸化膜からなることを特徴とする請求項１２に記載の半導体素子の製造方法。
  18. 前記酸化膜ライナが形成された後、前記酸化膜ライナを酸化ガス雰囲気に露出させ、前記酸化膜ライナを稠密化させる段階をさらに含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
  19. 前記酸化膜ライナを稠密化させる段階は、８００〜１，０００℃の温度下で行われることを特徴とする請求項１８に記載の半導体素子の製造方法。
  20. 前記不純物ドーピング酸化膜ライナが形成された後、前記不純物ドーピング酸化膜ライナを酸化ガス雰囲気に露出させ、前記不純物ドーピング酸化膜ライナを稠密化させる段階をさらに含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  21. 前記不純物ドーピング酸化膜ライナを稠密化させる段階は、８００〜１，０００℃の温度下で行われることを特徴とする請求項２０に記載の半導体素子の製造方法。
  22. 前記ギャップフィル絶縁膜は、ＳＡＣＶＤ（Ｓｅｍｉ−Ａｔｍｏｓｐｈｅｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程によって形成されたＯ３−ＴＥＯＳ膜で形成されることを特徴とする請求項７に記載の半導体素子の製造方法。
JP2008149396A 2007-07-16 2008-06-06 Ｓｔｉ構造を有する半導体素子及びその製造方法 Pending JP2009021569A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071277A KR20090008004A (ko) 2007-07-16 2007-07-16 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2009021569A true JP2009021569A (ja) 2009-01-29

Family

ID=40264152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149396A Pending JP2009021569A (ja) 2007-07-16 2008-06-06 Ｓｔｉ構造を有する半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US20090020845A1 (ja)
JP (1) JP2009021569A (ja)
KR (1) KR20090008004A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611963B1 (en) * 2008-04-29 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a multi-layer shallow trench isolation structure in a semiconductor device
CN102117761B (zh) * 2010-01-05 2013-07-24 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
CN102117763A (zh) * 2010-01-06 2011-07-06 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法
CN102122628B (zh) * 2010-01-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制作方法
US8390089B2 (en) * 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
US20120187522A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Structure and method for reduction of vt-w effect in high-k metal gate devices
US20120309166A1 (en) * 2011-05-31 2012-12-06 United Microelectronics Corp. Process for forming shallow trench isolation structure
CN102956535B (zh) * 2011-08-24 2015-05-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US8916950B2 (en) * 2011-10-18 2014-12-23 International Business Machines Corporation Shallow trench isolation structure having a nitride plug
CN103137541B (zh) * 2011-12-05 2015-02-04 上海华虹宏力半导体制造有限公司 具有内侧墙的浅槽填充方法
US8889523B2 (en) * 2012-01-02 2014-11-18 United Microelectronics Corp. Semiconductor process
CN103633008B (zh) * 2012-08-20 2018-03-30 中国科学院微电子研究所 浅沟槽隔离制造方法
KR102052936B1 (ko) * 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
CN104157602B (zh) * 2014-08-27 2019-11-22 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
KR102202603B1 (ko) 2014-09-19 2021-01-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9847363B2 (en) 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
CN107403752A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法
KR20180068229A (ko) 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI755545B (zh) * 2017-11-09 2022-02-21 台灣積體電路製造股份有限公司 包含隔離結構之半導體結構及其製作方法
US10515845B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including isolations and method for manufacturing the same
US10410928B2 (en) * 2017-11-28 2019-09-10 International Business Machines Corporation Homogeneous densification of fill layers for controlled reveal of vertical fins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
KR100386946B1 (ko) * 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
KR100672753B1 (ko) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7491964B2 (en) * 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process

Also Published As

Publication number Publication date
KR20090008004A (ko) 2009-01-21
US20090020845A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
JP2009021569A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
US6261921B1 (en) Method of forming shallow trench isolation structure
TWI405298B (zh) 在包含ｓｏｉ及矽塊區域的半導體元件中形成ｓｔｉ的方法
US7902628B2 (en) Semiconductor device with trench isolation structure
US20040021197A1 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween
US20060141731A1 (en) Method for forming shallow trench isolation in semiconductor device
US20090191688A1 (en) Shallow Trench Isolation Process Using Two Liners
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JP5121102B2 (ja) 半導体装置の製造方法
KR100764742B1 (ko) 반도체 소자 및 그 제조 방법
KR100843246B1 (ko) Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2007019191A (ja) 半導体装置とその製造方法
JP2005353892A (ja) 半導体基板、半導体装置及びその製造方法
JP2007134559A (ja) 半導体装置およびその製造方法
JP5130677B2 (ja) 半導体装置の製法
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
WO2008112859A1 (en) Method of sti corner rounding using nitridation and high temperature thermal processing
KR20090128914A (ko) 반도체장치의 트렌치 갭필 방법
JP2006216815A (ja) フィールド酸化膜形成法
JP4549039B2 (ja) 半導体集積回路の製造方法
KR20070001740A (ko) 반도체소자의 트랜치 소자분리막 형성방법
JP4165126B2 (ja) 半導体装置の製造方法
CN117693184A (zh) 半导体结构的制作方法及半导体结构
JP2006222418A (ja) 半導体装置の製造方法
KR20050118489A (ko) 반도체 소자의 소자분리 방법