CN102956535B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102956535B CN102956535B CN201110243428.5A CN201110243428A CN102956535B CN 102956535 B CN102956535 B CN 102956535B CN 201110243428 A CN201110243428 A CN 201110243428A CN 102956535 B CN102956535 B CN 102956535B
- Authority
- CN
- China
- Prior art keywords
- xian district
- kuan
- insulating barrier
- groove
- xian
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Abstract
本公开实施例提供了一种半导体器件及其制造方法。所述方法包括：在衬底上形成氮化物层，以及形成宽线区沟槽和密线区沟槽；在所形成的宽线区沟槽和密线区沟槽的底部和侧壁上形成第一绝缘层；去除仅所述宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层；淀积第二绝缘层以填充所述宽线区沟槽和密线区沟槽；以及利用化学机械平坦工艺，以所述氮化物层为阻挡层，整平所述宽线区沟槽和密线区沟槽外的第二绝缘层。本公开实施例的方法通过去除宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层，来提高宽线区沟槽内第二绝缘层的淀积率，由此减小了淀积的第二绝缘层在宽线区与密线区上的差异，从而减轻或者消除化学机械平坦工艺中出现的碟形缺陷。
Description
技术领域
本公开涉及半导体器件制造领域，特别是涉及具有浅沟槽隔离结构的半导体器件及其制造方法。
背景技术
随着半导体器件集成度的不断增加，用于电隔离相邻器件的隔离技术变得越来越重要。浅沟槽隔离工艺是目前在制造高集成度的半导体器件中广泛采用的隔离技术。
浅沟槽隔离工艺通过在半导体衬底上形成限定有源区的隔离沟槽，并用绝缘材料填充隔离沟槽以实现对有源区的有效隔离。通常情况下，半导体器件中有些区域的有源区密度较高，实现有源区隔离的沟槽宽度较小，这种区域称为“密线区”；有些区域的有源区密度较低，隔离用的沟槽宽度相对较宽，这种区域称为“宽线区”。
图1A至1D示出了现有技术的形成具有浅沟槽隔离结构的半导体器件的方法。首先，在半导体衬底100中形成衬垫氧化物层103和氮化物层104，并通过例如光刻工艺形成宽线区的隔离沟槽101和密线区的隔离沟槽102，如图1A所示。
之后，参照图1B，在沟槽101和102的侧壁和底部形成诸如衬里氧化物层105的第一绝缘层。接着，利用诸如高深宽比工艺(HARP)在沟槽中淀积诸如填充氧化物层106的第二绝缘层，如图1C所示。最后，利用化学机械平坦工艺整平沟槽表面外的填充氧化物，如图1D所示。
然而，由于淀积工艺的保形特性，因此在相同的淀积工艺条件下，相对于氮化物层104的表面而言，宽线区的淀积氧化物层106的厚度H1明显小于密线区的淀积氧化物层106的厚度H2，参见图1C。因此，在图1D的化学机械平坦工艺中，去除宽线区的淀积氧化物层要比去除密线区的淀积氧化物层容易。这会导致宽线区出现较明显的碟形缺陷，甚至于损伤宽线区中的部分氮化物层(如图1E所示)。在宽线区沟槽的宽度较大的情况下，例如大于或等于1微米，图1E中示出的缺陷尤为明显。
为了避免出现上述缺陷，现有技术中通常采用较少的化学机械平坦去除量。然而，这会造成在器件的表面上残留有部分淀积的绝缘层没有被去除。
因此，需要一种能够有效地解决密线区与宽线区的淀积厚度差异由此克服化学机械平坦工艺时的缺陷的方法。
发明内容
为了消除或者至少部分地减轻现有技术中的一些或全部上述问题，提出了本发明。
本申请的发明人实验发现，填充氧化物层的淀积率与沟槽底部形成的衬里氧化物层的厚度密切相关。具体而言，沟槽底部的衬里氧化物层越薄，随后填充氧化物层的淀积率就越高，即相同时间内淀积的填充氧化物层的厚度越大。基于这种发现，本公开的实施例通过去除宽线区沟槽底部上的部分厚度或全部厚度的衬里氧化物层，由此减小密线区与宽线区的淀积的填充氧化物层的厚度差异，从而减轻或消除碟形缺陷以及对氮化物层的损伤。
一方面，本公开的实施例提供了一种制造半导体器件的方法，包括以下步骤：在衬底上形成氮化物层，以及形成宽线区沟槽和密线区沟槽；在所形成的宽线区沟槽和密线区沟槽的底部和侧壁上形成第一绝缘层；去除仅所述宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层；淀积第二绝缘层以填充所述宽线区沟槽和密线区沟槽；以及利用化学机械平坦工艺，以所述氮化物层为阻挡层，整平所述宽线区沟槽和密线区沟槽外的第二绝缘层。
在一个实施例中，去除所述宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层包括：形成覆盖所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的第一绝缘层的间隔体层；以所述间隔体层作为掩模，对所述宽线区沟槽底部的第一绝缘层进行刻蚀；以及去除所述间隔体层。
在一个实施例中，形成覆盖所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的第一绝缘层的间隔体层包括：在所述宽线区沟槽和密线区沟槽中涂覆光刻胶；和通过光刻工艺，去除仅所述宽线区沟槽底部的光刻胶，而所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的光刻胶被保留作为所述间隔体层。
在一个实施例中，对所述宽线区沟槽底部的第一绝缘层进行刻蚀包括：通过湿法刻蚀工艺或干法刻蚀工艺，来去除所述宽线区沟槽底部的部分厚度或全部厚度的第一绝缘层。
在一个实施例中，所述第一绝缘层包括氧化物层。
在一个实施例中，所述第一绝缘层由氧化物中温淀积(MTO)形成。
在一个实施例中，在所述宽线区沟槽和密线区沟槽的底部和侧壁上形成的第一绝缘层的厚度为10埃至100埃。
在一个实施例中，所述第二绝缘层包括氧化物层。
在一个实施例中，所述第二绝缘层由高密度等离子体(HDP)氧化物，高深宽比(HARP)氧化物和基于旋涂玻璃(SOG)的氧化物中的一种形成。
在一个实施例中，所述宽线区沟槽的宽度大于或等于1微米。
在一个实施例中，覆盖所述宽线区沟槽侧壁的第一绝缘层的所述间隔体层的厚度为0.1微米至0.5微米。
在一个实施例中，所述湿法刻蚀工艺中采用的刻蚀剂包括氢氟酸。
在一个实施例中，在所述化学机械平坦工艺中，第二绝缘层相对于氮化物层的选择率大于5。
在一个实施例中，在所述化学机械平坦工艺中，第二绝缘层相对于氮化物层的选择率大于9。
在一个实施例中，所述方法还包括在淀积第二绝缘层以填充所述宽线区沟槽和密线区沟槽之后进行退火的步骤。
在一个实施例中，所述方法还包括在形成氮化物层之前，在衬底上形成衬垫氧化物层的步骤。
另一方面，本公开的实施例提供了一种半导体器件，该半导体器件包括：形成在衬底上的宽线区沟槽和密线区沟槽；和形成在所述密线区沟槽的底部和侧壁上以及仅在所述宽线区沟槽的侧壁上的绝缘层。
在一个实施例中，所述绝缘层的厚度为10埃至100埃。
在一个实施例中，所述宽线区沟槽的宽度大于或等于1微米。
本公开实施例的方法通过去除宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层，来提高宽线区沟槽的淀积率，由此减小了淀积的第二绝缘层在宽线区与密线区上的差异，从而减轻或者消除化学机械平坦工艺中出现的碟形缺陷。
通过以下参照附图对本公开的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
附图作为说明书的一部分例示了本公开的实施例，并且连同说明书一起用于解释本发明的原理。各附图中相同的附图标记将指代相同的部件或步骤。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A至1D示出了现有技术的形成具有浅沟槽隔离结构的半导体器件的方法。其中，图1A示出了在衬底中形成衬垫氧化物层和氮化物层，以及密线区和宽线区的隔离沟槽；图1B示出了在沟槽的侧壁和底部形成衬里氧化物层；图1C示出了利用在沟槽中淀积填充氧化物层；以及图1D示出了利用化学机械平坦工艺整平沟槽表面外的填充氧化物层。
图1E示出了现有技术的浅沟槽隔离工艺造成的碟形缺陷和对氮化物层的损伤。
图2的曲线图示出了淀积率随衬里氧化物层厚度变化的实验结果。
图3示意性地示出了根据本公开实施例的形成具有浅沟槽隔离结构的半导体器件的方法的流程图。
图4A至4E是示意性地示出在图3中的形成具有浅沟槽隔离结构的半导体器件的方法中的各步骤的截面图。其中，图4A示出了在衬底上形成的衬垫氧化物层和氮化物层以及宽线区沟槽和密线区沟槽；图4B示出了在所形成的宽线区沟槽和密线区沟槽的底部和侧壁上形成的第一绝缘层；图4C示出了仅宽线区沟槽底部上的部分厚度或全部厚度的第一绝缘层被去除；图4D示出了淀积第二绝缘层以填充宽线区沟槽和密线区沟槽；以及图4E示出了利用化学机械平坦工艺以氮化物层为阻挡层，整平宽线区沟槽和密线区沟槽外的第二绝缘层。
图5A至5D是示意性地示出了根据一个实施例的形成图4C所示结构的半导体器件的各步骤的截面图。其中，图5A示出了用光刻胶涂覆宽线区沟槽和密线区沟槽；图5B示出了通过光刻工艺，去除仅宽线区沟槽底部的光刻胶，而宽线区沟槽侧壁以及密线区沟槽侧壁和底部的光刻胶被保留作为阻挡刻蚀的间隔体层；图5C示出了以间隔体层作为掩模，对宽线区沟槽底部的第一绝缘层进行刻蚀，右侧的放大图示出了所得宽线区沟槽的进一步的细节；以及图5D示出了去除作为间隔体层的光刻胶。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本申请的发明人经过多次实验发现，在形成沟槽及其内壁上的诸如衬里氧化物层的第一绝缘层之后，在沟槽内淀积诸如填充氧化物层的第二绝缘层时，第二绝缘层的淀积率与沟槽底部形成的第一绝缘层的厚度密切相关。本文中所称的“淀积率”是指在单位时间内淀积的层厚度。
图2的曲线图示出了淀积率随第一绝缘层(在本例中为衬里氧化物层，更具体地为二氧化硅)厚度变化的实验结果。在图2中，横轴表示沟槽底部生长的衬里氧化物层的厚度(单位为埃)，而纵轴表示在相同的化学气相淀积工艺条件下淀积且随后经退火处理的填充氧化物层(在本例中也为二氧化硅)的厚度(单位为埃)。上述实验结果是针对硅衬底中宽约50μm且深约0.3μm的沟槽获得的。
由图2的曲线可见，沟槽底部的衬里氧化物层越薄，淀积率就越高，即，在相同的淀积时间下所获得的填充氧化物层就越厚。本申请的发明人还发现，直接在硅衬底上淀积填充氧化物层所得的淀积率高于在衬里氧化物层上进行淀积的淀积率。
基于沟槽底部的衬里氧化物层越薄则后续淀积率就越高的发现，本公开的实施例在形成沟槽及衬里氧化物层之后且在沟槽中淀积填充氧化物层之前，添加了去除宽线区沟槽底部上的部分厚度或全部厚度的衬里氧化物层的工艺步骤。
本公开实施例的方法通过去除宽线区沟槽底部上的部分厚度或全部厚度的衬里氧化物层，提高了宽线区沟槽内填充氧化物层的淀积率，由此减小了淀积的填充氧化物层在宽线区与密线区上的差异，从而能够减轻或者消除化学机械平坦工艺中出现的碟形缺陷。
图3示意性地示出了根据本公开实施例的形成具有浅沟槽隔离结构的半导体器件的方法的流程图。图4A至4E是示意性地示出在图3中的形成具有浅沟槽隔离结构的半导体器件的方法中的各步骤的截面图。图5A至5D是示意性地示出了根据一个实施例的形成图4C所示结构的半导体器件的各步骤的截面图。下面将参照图3、图4A至4E以及图5A至5D来详细描述本公开的实施例。
首先，在图3的步骤S310中，提供半导体衬底400并在衬底400上形成宽线区沟槽401和密线区沟槽402(参见图4A)。一般来说，如图所示，宽线区沟槽401的宽度明显大于密线区沟槽402的宽度。例如，宽线区沟槽401的宽度可以大于或等于1微米。半导体衬底例如可以由硅制成。
在一些实施例中，在宽线区沟槽401和密线区沟槽402的岸上还形成有氮化物层404。氮化物层404可以用于在后续的填充氧化物层淀积工艺中保护有源区，并在化学机械平坦工艺中用作阻挡层。在一些实施例中，在氮化物层404之下还形成有衬垫氧化物层403。衬垫氧化物层403可以在后续去除氮化物层404的工艺中保护有源区免受化学沾污。沟槽401和402、衬垫氧化物层403以及氮化物层404的形成可以利用本领域技术人员公知的工艺实现，在此不再赘述。
接下来，在图3的步骤S320中，在所形成的宽线区沟槽401和密线区沟槽402的底部和侧壁上形成诸如衬里氧化物层405的绝缘层，如图4B所示。例如，衬里氧化物层405可以在约800℃下使用低压化学气相淀积(LPCVD)方法，由中温氧化物淀积(MTO)层构成。例如，可以将衬里氧化物层405形成为约10埃至100埃。
然后，在图3的步骤S330中，基于以上结合图2描述的沟槽底部的衬里氧化物层越薄则后续淀积率就越高的发现，去除仅宽线区沟槽401底部上的部分厚度或全部厚度的衬里氧化物层405，参见图4C。
需要说明的是，在去除宽线区沟槽底部的衬里氧化物层的同时，需要确保侧壁的衬里氧化物层不受损伤。宽线区沟槽侧壁的衬里氧化物层可以用于在后续的退火和氧化物层淀积工艺中阻止氧分子向有源区的扩散，同时改善硅衬底与淀积的填充氧化物层之间的界面特性。如果宽线区沟槽侧壁的衬里氧化物层受损，则可能无法提供良好的隔离效果，由此甚至会出现半导体器件漏电的现象。
为了实现仅去除宽线区沟槽底部的衬里氧化物层而保护侧壁上的衬里氧化物层不受影响从而获得如图4C所示的结构，在一个实施例中，可以首先形成覆盖宽线区沟槽401的侧壁以及整个密线区沟槽402(包括侧壁和底部)的衬里氧化物层405的间隔体层。
例如，如图5A所示，在宽线区沟槽401和密线区沟槽402中涂覆光刻胶501。接着，通过光刻工艺，去除仅宽线区沟槽401底部的光刻胶，而宽线区沟槽401侧壁以及密线区沟槽402的侧壁和底部的光刻胶501被保留作为间隔体层，参见图5B。为了确保侧壁衬里氧化物层不会被损伤，覆盖宽线区沟槽401的侧壁的间隔体层501的厚度a优选地为0.1微米至0.5微米，参见图5C中右侧放大图。
然后，以间隔体层501作为掩模，对宽线区沟槽401底部的衬里氧化物层405进行刻蚀，如图5C所示。例如，可以采用湿法刻蚀工艺或干法刻蚀工艺，去除宽线区沟槽401底部的部分厚度或全部厚度的衬里氧化物层405。在宽线区沟槽宽度较大的情况下，优选地刻蚀掉宽线区沟槽401底部的全部衬里氧化物层，直至露出衬底400。
在本例中，可以选择适当的湿法刻蚀剂和光刻胶的材料，以保证在蚀刻掉沟槽底部的衬里氧化物层时不会腐蚀作为间隔体层的光刻胶。例如，湿法刻蚀工艺中采用的刻蚀剂可以包括氢氟酸，或视具体情况而定其它合适的刻蚀剂。最后，如图5D所示，去除作为间隔体层的光刻胶501，由此得到图4C中示出的半导体器件结构。
尽管以上参照图5A至5D描述了通过光刻与蚀刻工艺的结合来去除宽线区沟槽底部的部分厚度或全部厚度的衬里氧化物层，但是本领域技术人员应当理解，还可以采用本领域公知的其他方法来获得图4C中所示的结构。
再返回到图3，在步骤S340中，在所得半导体器件结构上淀积诸如填充氧化物层407的绝缘层来填充宽线区沟槽401和密线区沟槽402，参见图4D。例如可以采用化学气相淀积(CVD)方法由高密度等离子体(HDP)氧化物，采用高深宽比工艺(HARP)形成的氧化物，或者采用等离子体增强化学气相淀积(PECVD)方法形成的基于旋涂玻璃(SOG)的氧化物(例如，正硅酸四乙酯玻璃(TEOS))和未掺杂的硅酸盐玻璃(USG)，来形成填充氧化物层407。优选地，在淀积填充氧化物层407之后对所得半导体器件结构进行退火，以优化器件性能。
结合以上关于图2描述的淀积率与沟槽底部的衬里氧化物层厚度的关系，由于在步骤S330中去除了部分厚度或全部厚度的宽线区沟槽401底部的衬里氧化物层405，因此在步骤S340中淀积的填充氧化物层407在宽线区沟槽中的淀积率提高，使得相比于图1C中现有技术的厚度H1来说，图4D中示出的宽线区沟槽中的淀积厚度H3更大。由此，与现有技术的密线区与宽线区沟槽的淀积厚度差(H2-H1)相比，本公开实施例的密线区和宽线区上淀积的填充氧化物层的厚度差(H2-H3)减小。
最后，在图3的步骤S350中，参照图4E，利用化学机械平坦工艺，以氮化物层404为阻挡层，去除宽线区沟槽401和密线区沟槽402外的填充氧化物层407，使得所得器件结构的表面平整。在一个实施例中，在化学机械平坦工艺中，填充氧化物层407相对于氮化物层404的选择率大于5，优选地该选择率大于9。
如图4D所示，在本公开实施例中，由于宽线区和密线区沟槽中淀积的填充氧化物层的厚度更趋于一致，因此在步骤S350中的化学机械平坦工艺中，抛光密线区和宽线区的工艺性也更趋于一致，从而能够得到图4E所示的平坦表面的结构。
根据本公开实施例的方法通过去除宽线区沟槽底部上的部分厚度或全部厚度的衬里氧化物层，提高了宽线区沟槽内填充氧化物层的淀积率，由此减小了淀积的填充氧化物层在宽线区与密线区上的差异，从而能够减轻或者消除化学机械平坦工艺中出现的碟形缺陷。
至此，已经详细描述了根据本发明的制造半导体器件的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (14)
1.一种制造半导体器件的方法，包括以下步骤：
在衬底上形成氮化物层，以及形成宽线区沟槽和密线区沟槽；
在所形成的宽线区沟槽和密线区沟槽的底部和侧壁上形成第一绝缘层；
在保护所述宽线区沟槽的侧壁上的第一绝缘层不受影响的情况下仅仅去除所述宽线区沟槽的底部上的部分厚度或全部厚度的第一绝缘层；
淀积第二绝缘层以填充所述宽线区沟槽和密线区沟槽；以及
利用化学机械平坦工艺，以所述氮化物层为阻挡层，整平所述宽线区沟槽和密线区沟槽外的第二绝缘层；
其中所述第一绝缘层是第一氧化物层，并且所述第二绝缘层是第二氧化物层。
2.根据权利要求1所述的方法，其中，仅仅去除所述宽线区沟槽的底部上的部分厚度或全部厚度的第一绝缘层包括：
形成覆盖所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的第一绝缘层的间隔体层；
以所述间隔体层作为掩模，对所述宽线区沟槽底部的第一绝缘层进行刻蚀；以及
去除所述间隔体层。
3.根据权利要求2所述的方法，其中，形成覆盖所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的第一绝缘层的间隔体层包括：
在所述宽线区沟槽和密线区沟槽中涂覆光刻胶；和
通过光刻工艺，去除仅所述宽线区沟槽底部的光刻胶，而所述宽线区沟槽侧壁以及所述密线区沟槽侧壁和底部的光刻胶被保留作为所述间隔体层。
4.根据权利要求2或3所述的方法，其中，对所述宽线区沟槽底部的第一绝缘层进行刻蚀包括：通过湿法刻蚀工艺或干法刻蚀工艺，来去除所述宽线区沟槽底部的部分厚度或全部厚度的第一绝缘层。
5.根据权利要求1所述的方法，其中，所述第一绝缘层由氧化物中温淀积(MTO)形成。
6.根据权利要求5所述的方法，其中，在所述宽线区沟槽和密线区沟槽的底部和侧壁上形成的第一绝缘层的厚度为10埃至100埃。
7.根据权利要求1所述的方法，其中，所述第二绝缘层由高密度等离子体(HDP)氧化物，高深宽比(HARP)氧化物和基于旋涂玻璃(SOG)的氧化物中的一种形成。
8.根据权利要求1至3中任一项所述的方法，其中，所述宽线区沟槽的宽度大于或等于1微米。
9.根据权利要求2至3中任一项所述的方法，其中，覆盖所述宽线区沟槽侧壁的第一绝缘层的所述间隔体层的厚度为0.1微米至0.5微米。
10.根据权利要求4所述的方法，其中，所述湿法刻蚀工艺中采用的刻蚀剂包括氢氟酸。
11.根据权利要求1至3中任一项所述的方法，其中，在所述化学机械平坦工艺中，第二绝缘层相对于氮化物层的选择率大于5。
12.根据权利要求11所述的方法，其中，在所述化学机械平坦工艺中，第二绝缘层相对于氮化物层的选择率大于9。
13.根据权利要求1至3中任一项所述的方法，还包括在淀积第二绝缘层以填充所述宽线区沟槽和密线区沟槽之后进行退火的步骤。
14.根据权利要求1至3中任一项所述的方法，还包括在形成氮化物层之前，在衬底上形成衬垫氧化物层的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110243428.5A CN102956535B (zh) | 2011-08-24 | 2011-08-24 | 半导体器件及其制造方法 |
| US13/345,409 US8951883B2 (en) | 2011-08-24 | 2012-01-06 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110243428.5A CN102956535B (zh) | 2011-08-24 | 2011-08-24 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956535A CN102956535A (zh) | 2013-03-06 |
| CN102956535B true CN102956535B (zh) | 2015-05-13 |
Family
ID=47742449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110243428.5A Active CN102956535B (zh) | 2011-08-24 | 2011-08-24 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8951883B2 (zh) |
| CN (1) | CN102956535B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241355B (zh) * | 2013-06-09 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN103413762B (zh) * | 2013-07-23 | 2016-08-10 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其相应的制造方法 |
| CN105789053A (zh) * | 2016-03-16 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管的制造方法 |
| CN115799160A (zh) * | 2023-01-09 | 2023-03-14 | 广州粤芯半导体技术有限公司 | 半导体结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290903A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102693932A (zh) * | 2011-03-23 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759917A (en) * | 1996-12-30 | 1998-06-02 | Cabot Corporation | Composition for oxide CMP |
| TW478099B (en) * | 2000-11-03 | 2002-03-01 | Applied Materials Inc | Shallow trench isolation manufacture method |
| JP2003332416A (ja) * | 2002-05-10 | 2003-11-21 | Nec Electronics Corp | 半導体集積回路及びその製造方法 |
| TW556316B (en) * | 2002-09-25 | 2003-10-01 | Nanya Technology Corp | A method of fabricating a shallow trench isolation with high aspect ratio |
| TWI316282B (en) * | 2003-07-23 | 2009-10-21 | Nanya Technology Corp | A method of fabricating a trench isolation with high aspect ratio |
| KR100677766B1 (ko) * | 2003-11-28 | 2007-02-05 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법 |
| FR2880191B1 (fr) * | 2004-12-23 | 2007-03-16 | St Microelectronics Sa | Realisation de tranchees ou puits ayant des destinations differentes dans un substrat semiconducteur |
| KR20090008004A (ko) * | 2007-07-16 | 2009-01-21 | 삼성전자주식회사 | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 |
-
2011
- 2011-08-24 CN CN201110243428.5A patent/CN102956535B/zh active Active
-
2012
- 2012-01-06 US US13/345,409 patent/US8951883B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290903A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102693932A (zh) * | 2011-03-23 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130049162A1 (en) | 2013-02-28 |
| US8951883B2 (en) | 2015-02-10 |
| CN102956535A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100780643B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| WO2014115600A1 (ja) | 半導体装置の製造方法 | |
| US20080081434A1 (en) | Method for forming isolation structure in semiconductor device | |
| TWI579905B (zh) | 半導體結構及其製造方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| CN102956535B (zh) | 半导体器件及其制造方法 | |
| KR100772554B1 (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| JP2011171638A (ja) | 半導体装置の製造方法 | |
| US20150102456A1 (en) | Amorphorus silicon insertion for sti-cmp planarity improvement | |
| KR20070109676A (ko) | 반도체 소자의 제조방법 | |
| CN104716029B (zh) | 半导体器件的制作方法 | |
| CN103594412A (zh) | 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 | |
| KR100731090B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060038620A (ko) | 반도체소자의 제조 방법 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20100074668A (ko) | 반도체 소자의 소자 분리 구조 형성방법 | |
| KR100804155B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080001279A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100634003B1 (ko) | 반도체 소자의 트렌치 소자 분리막 형성 방법 | |
| KR100875670B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100905781B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080001340A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060079323A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20150093877A1 (en) | Method for manufacturing a semiconductor device by stopping planarization of insulating material on fins |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |