JP2011171638A

JP2011171638A - 半導体装置の製造方法

Info

Publication number: JP2011171638A
Application number: JP2010035921A
Authority: JP
Inventors: Hidetomo Nishimura; 英知西村
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-02-22
Filing date: 2010-02-22
Publication date: 2011-09-01
Also published as: US20110207290A1

Abstract

【課題】半導体基板に結晶欠陥が発生することを抑制することができ、素子分離性能を十分に発揮する素子分離構造を形成できる半導体装置の製造方法を提供する。
【解決手段】この製造方法は、半導体基板１０の溝の壁面に第１の応力を発生させる熱酸化膜４１〜４５を形成する工程と、熱酸化膜４１〜４５に接し且つ第１の応力を打ち消す第２の応力を発生させる絶縁膜を形成する工程と、絶縁膜の一部をエッチングして下地絶縁膜５１ｂ〜５５ｂと上部絶縁膜６１〜６５とを形成するとともに、上部絶縁膜６１〜６５及び下地絶縁膜５１ｂ〜５５ｂを被覆する埋め込み絶縁膜７０を形成する工程とを含む。
【選択図】図１１

Description

本発明は、素子分離構造を形成するための半導体装置の製造方法に関する。

近年の半導体デバイスの微細化の進展に伴い、半導体デバイスが形成される活性領域を非活性領域から電気的に分離する構造（素子分離構造）を形成する技術として、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）が使用されている。ＳＴＩ技術では、シリコン基板などの半導体基板に素子分離用の溝が形成され、この溝に絶縁体が埋め込まれる。ＳＴＩに関する先行技術文献としては、たとえば、特開２００８−８４８９９号公報（特許文献１）、特開２００５−３２８０４９号公報（特許文献２）及び米国特許第６，４８６，５１７号明細書（特許文献３）が挙げられる。

特開２００８−８４８９９号公報特開２００５−３２８０４９号公報米国特許第６，４８６，５１７号明細書（特許文献２で引用されている特許文献）

図１〜図５は、典型的な素子分離構造の製造工程を概略的に示す断面図である。以下、図１〜図５を参照しつつ、素子分離構造の製造工程を概説する。先ず、シリコン基板２０１Ｂを用意し、このシリコン基板２０１Ｂ上にシリコン酸化膜２２０とシリコン窒化膜２３０とを順次成膜する（図１）。次に、フォトリソグラフィ工程を用いてこのシリコン窒化膜２３０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン窒化膜２３０、シリコン酸化膜２２０及びシリコン基板２０１Ｂを順次エッチングして素子分離用の溝（トレンチ）２０１ａ，２０１ｂ，２０１ｃ，２０１ｄのパターンを形成する（図２）。次に、これら溝２０１ａ〜２０１ｄの内壁を熱酸化して薄い熱酸化膜２４１，２４２，２４３，２４４を成膜する（図３）。これら熱酸化膜２４１〜２４４は、溝２０１ａ〜２０１ｄの内壁がエッチングにより受けたダメージを回復させるためのものである。

次に、ＣＶＤ法により、溝２０１ａ〜２０１ｄの内部を含む構造全体の上にシリコン酸化物などの絶縁膜を堆積する。さらに、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法あるいは化学機械平坦化（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｌａｎａｒｉｚａｔｉｏｎ）法により、上面が平坦化された絶縁膜２５１Ａ，２５２Ａ，２５３Ａ，２５４Ａを形成してシリコン窒化膜２３１〜２３５を露出させる（図４）。なお、シリコン窒化膜２３１〜２３５はＣＭＰに対するストッパ膜として機能している。そして、シリコン窒化膜２３１〜２３５及びシリコン酸化膜２２１〜２２５を個別にウェットエッチングで除去することにより素子分離構造が完成する（図５）。

しかしながら、熱酸化膜２４１〜２４４は、後工程で行われる熱処理の際に、シリコン基板２０１に対して強い圧縮応力を発生させることがある。これにより、図６に示されるようにシリコン基板２０１と熱酸化膜２４１〜２４４との界面を基点とする結晶欠陥２６１，２６２，２６３が生じるという問題がある。この種の結晶欠陥２６１，２６２，２６３は、電流のリークパスとなり得、半導体デバイスの性能劣化や歩留まり低下の原因となり得る。

上記に鑑みて本発明の目的は、半導体基板に結晶欠陥が発生することを抑制することができ、素子分離性能を十分に発揮する素子分離構造を形成することができる半導体装置の製造方法を提供することである。

本発明によれば、半導体基板に素子分離構造を形成するための半導体装置の製造方法であって、前記半導体基板の主面に酸化膜を形成する工程と、前記酸化膜及び前記半導体基板をパターニングして前記半導体基板に素子分離用の溝を形成する工程と、前記溝の壁面に、前記半導体基板に対して第１の応力を発生させる熱酸化膜を形成する工程と、前記酸化膜及び熱酸化膜の上部に、前記熱酸化膜に接し且つ前記第１の応力を打ち消す方向の第２の応力を発生させる絶縁膜を形成する工程と、前記絶縁膜の一部をエッチングすることにより前記溝内に残留する下地絶縁膜と前記溝の外部に残留する上部絶縁膜とを形成するとともに、前記上部絶縁膜及び前記下地絶縁膜を被覆する埋め込み絶縁膜を形成する工程と、前記埋め込み絶縁膜の上部を除去して前記上部絶縁膜を露出させる工程と、前記上部絶縁膜を露出させた後、前記埋め込み絶縁膜をエッチングマスクとして前記上部絶縁膜を選択的にエッチングして除去する工程と、を備えることを特徴とする。

本発明によれば、素子分離用の溝を起点とする結晶欠陥の発生を抑制しつつ、素子分離性能を十分に発揮する素子分離構造を形成することができる。

典型的な素子分離構造の製造工程（第１工程）を概略的に示す断面図である。典型的な素子分離構造の製造工程（第２工程）を概略的に示す断面図である。典型的な素子分離構造の製造工程（第３工程）を概略的に示す断面図である。典型的な素子分離構造の製造工程（第４工程）を概略的に示す断面図である。典型的な素子分離構造の製造工程（第５工程）を概略的に示す断面図である。典型的な素子分離構造を示す概略断面図である。本発明に係る実施の形態１の素子分離構造の製造工程（第１工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第２工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第３工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第４工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第５工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第６工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第７工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第８工程）を概略的に示す断面図である。実施の形態１の素子分離構造の製造工程（第９工程）を概略的に示す断面図である。比較例の素子分離構造の製造工程（第１工程）を概略的に示す断面図である。比較例の素子分離構造の製造工程（第２工程）を概略的に示す断面図である。比較例の素子分離構造の製造工程（第３工程）を概略的に示す断面図である。比較例の素子分離構造の製造工程（第４工程）を概略的に示す断面図である。比較例の素子分離構造の製造工程（第５工程）を概略的に示す断面図である。本発明に係る実施の形態２の素子分離構造の製造工程（第１工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第２工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第３工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第４工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第５工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第６工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第７工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第８工程）を概略的に示す断面図である。実施の形態２の素子分離構造の製造工程（第９工程）を概略的に示す断面図である。

以下、本発明に係る実施の形態について図面を参照しつつ説明する。

実施の形態１．
以下、図７〜図１５を参照しつつ、本発明に係る実施の形態１の半導体装置の製造方法を説明する。図７〜図１５は、実施の形態１の素子分離構造を形成するための一連の工程を概略的に示す断面図である。

先ず、半導体基板１０Ｂの主面上に酸化膜２０及び中間絶縁膜３０を順次成膜する（図７）。半導体基板１０Ｂとしてシリコン基板が使用されるが、これに限定されるものではない。シリコン基板に代えて、たとえば、シリコン以外の単結晶半導体、多結晶半導体あるいは化合物半導体からなる構造を含むバルク基板やＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を使用してもよい。酸化膜２０は、たとえば公知の熱酸化法を用いて半導体基板１０Ｂの主面を酸化することで形成することができる。中間絶縁膜３０としては、たとえばＬＰ−ＣＶＤ（ＬｏｗＰｒｅｓｓｕｒｅＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によりシリコン窒化膜を成膜することができる。中間絶縁膜３０の厚みは、約５０ｎｍ〜２００ｎｍの範囲内にすればよい。

次に、半導体リソグラフィ（たとえば、フォトリソグラフィや紫外線リソグラフィ）を用いて中間絶縁膜３０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして中間絶縁膜３０、酸化膜２０及び半導体基板１０Ｂをドライエッチングによりパターニングする（図８）。この結果、図８に示されるように、パターニングされた中間絶縁膜３１〜３５と酸化膜２１〜２５とが形成されるとともに、トレンチパターンをなす素子分離用の溝１０ａ〜１０ｅが半導体基板１０Ｂに形成される。

次に、熱酸化法を用いて溝１０ａ〜１０ｅの内壁（露出面）を酸化することにより溝１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅの内壁にそれぞれ熱酸化膜４１，４２，４３，４４，４５を形成する（図９）。これら熱酸化膜４１〜４５は、溝１０ａ〜１０ｅの内壁がドライエッチングにより受けたダメージを回復させるためのものであるが、素子分離構造の形成後の後工程で加熱処理が施されたとき、シリコン基板と熱酸化膜４１〜４５との間の熱膨張係数の差に起因して、両者の界面で強い熱応力が発生することがある。たとえば、９００℃以上の加熱処理が施されたとき、熱酸化膜４１〜４５は、シリコン基板に対して約２００ＭＰａ〜３００ＭＰａ程度の圧縮応力を生じさせることがある。

次に、たとえばＬＰ−ＣＶＤ法を用いて、中間絶縁膜３１〜３５及び熱酸化膜４１〜４５の上に、２０ｎｍ〜１００ｎｍ程度の厚みの窒化膜（絶縁膜）５０を全面に亘って堆積させる（図１０）。窒化膜５０は、熱酸化膜４１〜４５と接するように成膜されており、半導体基板１０に対する熱酸化膜４１〜４５の圧縮応力を打ち消す方向の引張り応力を生じさせるものである。窒化膜５０としてシリコン窒化膜をＬＰ−ＣＶＤ法を用いて成膜した場合、後工程で熱処理が施されたとき、窒化膜５０はシリコン基板に対して約５００ＭＰａ〜１ＧＰａの引張り応力を発生させることができる。このため、後工程で熱処理が施されても、熱酸化膜４１〜４５と半導体基板１０との界面を基点として結晶欠陥が発生することを抑制することができる。

その後、高密度プラズマ化学気相成長（ＨＤＰ−ＣＶＤ：ＨｉｇｈＤｅｎｓｉｔｙＰｌａｓｍａＣＶＤ）法を用いて、図１０の溝１０ａ〜１０ｅの内部を含む全面に高誘電体材料からなる埋め込み絶縁膜（プラズマ酸化膜）７０を堆積しつつ、窒化膜５０及び中間絶縁膜３１〜３５を半導体基板１０の主面にほぼ垂直な方向にドライエッチングすることにより、溝１０ａ〜１０ｅの内部に残留する下地絶縁膜５１ｂ，５２ｂ，５３ｂ，５４ｂ，５５ｂと、溝１０ａ〜１０ｅの外部に残留する絶縁膜５１ｔ，５２ｔ，５３ｔ，５４ｔ，５５ｔとを形成する（図１１）。このとき、図１１に示されるように、両側面が傾斜する中間絶縁膜３１Ｐ〜３５Ｐが形成されることとなる。これら絶縁膜５１ｔ〜５５ｔと中間絶縁膜３１Ｐ〜３５Ｐとで上部絶縁膜６１〜６５が構成される。ＨＤＰ−ＣＶＤ法は、埋め込み絶縁膜７０の堆積（デポジション）とスパッタリングによるドライエッチングとを同時並行に行う技術である。他のＣＶＤ法と比べると、ＨＤＰ−ＣＶＤ法は、溝１０ａ〜１０ｅにおけるボイド（絶縁材料が未充填となる領域）の発生を抑制し、緻密な埋め込み絶縁膜７０を溝１０ａ〜１０ｅ内に形成することができるという利点がある。たとえば、埋め込み絶縁膜７０としてシリコン酸化膜を形成する場合には、埋め込み絶縁膜７０の原料ガス種として、シラン（ＳｉＨ_４）と酸素（Ｏ_２）の混合ガスを使用し、スパッタリング用のガス種としてアルゴン（Ａｒ）ガスを使用することができるが、これに限定されるものではない。

ＨＤＰ−ＣＶＤ法においては、埋め込み絶縁膜７０の成膜速度（ｄｅｐｏｓｉｔｉｏｎｒａｔｅ）と、スパッタ速度（ｓｐｕｔｔｅｒｉｎｇ−ｒａｔｅ）とで規定される比率すなわちＤ／Ｓ比（ｄｅｐｏｓｉｔｉｏｎ／ｓｐｕｔｔｅｒｉｎｇ−ｒａｔｅｒａｔｉｏ）を調整することにより、図１０の窒化膜５０のエッチング量と埋め込み絶縁膜７０の成膜速度とのバランスを制御することができる。Ｄ／Ｓ比は、次式（１）で定義される比率である。
Ｄ／Ｓ比＝（Ｓ＋Ｄ）／Ｓ＝１＋Ｄ／Ｓ（１）

上式（１）において、Ｄは、埋め込み絶縁膜７０の成膜速度（単位：ｎｍ／秒）を、Ｓは、スパッタ速度（単位：ｎｍ／秒）をそれぞれ示している。

Ｄ／Ｓ比の値が大きすぎると、図１０の窒化膜５０の角部が十分にエッチングされず、窒化膜５０が絶縁膜５１ｔ〜５５ｔと下地絶縁膜５１ｂ〜５５ｂとに分離されない。後述するように、窒化膜５０の角部をエッチングして溝１０ａ〜１０ｅの内部に残留する下地絶縁膜５１ｂ〜５５ｂを形成することが、素子分離性能を確保するために重要である。かかる観点から、Ｄ／Ｓ比の下限を１よりも大きい値とし、且つ、Ｄ／Ｓ比の上限を４以下の値、特に３とすることが好ましい。たとえば、シラン（ＳｉＨ_４）ガスを６０ｓｃｃｍ、酸素（Ｏ_２）ガスを１００ｓｃｃｍ、アルゴン（Ａｒ）ガスを１００ｓｃｃｍの流量でＨＤＰ−ＣＶＤ装置の反応室内に導入し、ソース用ＲＦ電力を３０００Ｗ、バイアス用ＲＦ電力を４０００ＷでＨＤＰ−ＣＶＤ装置に供給することで、Ｄ／Ｓ比を３以下にすることができる。

なお、ＨＤＰ−ＣＶＤ法を使用して埋め込み絶縁膜７０の成膜と窒化膜５０に対するドライエッチングとを同時並行に実行することが好適であるが、この方法に限定されるものではない。たとえば、窒化膜５０に対するドライエッチングを実行して下地絶縁膜５１ｂ〜５５ｂと絶縁膜５１ｔ〜５５ｔとを形成した後に、ＣＶＤ法を用いて埋め込み絶縁膜７０を成膜することも可能である。

埋め込み絶縁膜７０を形成した後は、たとえばＣＭＰ法を用いて図１１の埋め込み絶縁膜７０の上面を研磨し平坦化することにより、埋め込み絶縁膜７０の上部を除去して絶縁膜５１ｔ〜５５ｔを露出させる（図１２）。このとき、上部絶縁膜６１〜６５は、ＣＭＰに対するストッパ膜として機能する。この結果、図１２に示されるように、上面が平坦化された埋め込み絶縁膜７１Ａ〜７６Ａが形成される。さらに、これら埋め込み絶縁膜７１Ａ〜７６Ａを選択的にウェットエッチングすることにより、埋め込み絶縁膜７１Ａ〜７６Ａの上面を後退させる（図１３）。このとき、下地絶縁膜５１ｂ〜５５ｂが表面に露出しないようにエッチング処理時間が調整される。この結果、図１３に示されるように、上部絶縁膜６１〜６５のほとんどが露出することとなる。同時に、下地絶縁膜５１ｂ〜５５ｂを完全に被覆する埋め込み絶縁膜７２Ｂ〜７６Ｂが形成される。埋め込み絶縁膜７１Ａ〜７６Ａがシリコン酸化物からなるとき、たとえばＨＦ（フッ酸）溶液を用いたウェットエッチングにより埋め込み絶縁膜７２Ｂ〜７６Ｂを形成することができる。

次に、埋め込み絶縁膜７２Ｂ〜７６Ｂをエッチングマスクとするウェットエッチングを実行して上部絶縁膜６１〜６５を除去する（図１４）。上部絶縁膜６１〜６５がシリコン窒化物からなるとき、たとえば燐酸溶液を用いたウェットエッチングにより上部絶縁膜６１〜６５を除去することができる。その後、埋め込み絶縁膜７２Ｂ〜７６Ｂの上部と酸化膜２１〜２５とをウェットエッチングで除去することで、素子分離構造が完成する（図１５）。図１５に示されるように、素子分離用の溝の内部に、熱酸化膜４１〜４５及び下地絶縁膜５１ｂ〜５５ｂを介して素子分離膜７２〜７６が充填されている。

上記したように、下地絶縁膜５１ｂ〜５５ｂは、後工程における熱処理の際に、下地絶縁膜５１ｂ〜５５ｂと半導体基板１０との界面で生ずる応力を打ち消す応力を発生させるので、当該界面を基点とする結晶欠陥が発生することを抑制することができる。また、下地絶縁膜５１ｂ〜５５ｂは、図１３の埋め込み絶縁膜７２Ｂ〜７６Ｂにより完全に被覆されているので上部絶縁膜６１〜６５を除去する工程でエッチングにより浸食されることがない。したがって、素子分離能力を十分に発揮し得る素子分離構造を形成することができる。これを実現するためには、上記ＨＤＰ−ＣＶＤ法による工程において、窒化膜５０のエッチング量を調整して溝１０ａ〜１０ｅの内部に下地絶縁膜５１ｂ〜５５ｂを形成する必要がある。

仮に、ＨＤＰ−ＣＶＤ法による工程で、Ｄ／Ｓ比が大きすぎて、図１０の中間絶縁膜３１〜３５及び窒化膜５０に対するエッチングがほとんど進行しない場合、溝１０ａ〜１０ｅの内部に下地絶縁膜５１ｂ〜５５ｂを形成することができない。このことを図１６〜図２０を参照しつつ以下に説明する。図１６〜図２０は、実施の形態１の製造工程と対比するための比較例の製造工程を概略的に示す断面図である。

この比較例の製造工程では、先ず、上記した図１〜図１０の工程と同様の工程が実行される。次に、ＨＤＰ−ＣＶＤ法により、図１０の溝１０ａ〜１０ｅの内部を含む全面にシリコン酸化物からなる埋め込み絶縁膜８０を堆積する（図１６）。ここでは、Ｄ／Ｓ比が大きく、窒化膜５０及び中間絶縁膜３１〜３５はほとんどエッチングされない。次に、ＣＭＰ法を用いて、埋め込み絶縁膜８０の上面を研磨する（図１７）。このとき、窒化膜５０はＣＭＰに対するストッパ膜として機能する。この結果、上面が平坦化された埋め込み絶縁膜８２Ａ〜８６Ａが形成される。さらに、埋め込み絶縁膜８２Ａ〜８６Ａを選択的にウェットエッチングすることにより、埋め込み絶縁膜８２Ａ〜８６Ａの上面を後退させる（図１８）。この結果、図１８に示す埋め込み絶縁膜８２Ｂ〜８５Ｂが形成される。

次に、燐酸溶液などのエッチャントを用いたウェットエッチングにより中間絶縁膜３１〜３５及び窒化膜５０を選択的に除去する（図１９）。このとき、埋め込み絶縁膜８２Ｂ〜８５Ｂは、溝内にある窒化膜５０を完全に被覆していないため、熱酸化膜４１に接する窒化膜５０をエッチャントから保護することができず、溝の内部にある窒化膜５０の一部が浸食される。この結果、図１９に示されるように、下地絶縁膜５６〜５９が形成されるが、埋め込み絶縁膜８２Ｂ〜８５Ｂと熱酸化膜４１〜４４との間に空隙が生じてしまう。その後、埋め込み絶縁膜８２Ｂ〜８５Ｂの上部と酸化膜２１〜２５とをウェットエッチングで除去することで、素子分離構造が完成する（図２０）。しかしながら、このとき、エッチャントが埋め込み絶縁膜８２Ｂ〜８５Ｂと熱酸化膜４１〜４４との間の空隙に侵入するので、埋め込み絶縁膜８２Ｂ〜８５Ｂの側面がエッチングされる。結果として、図２０に示されるように、素子分離用の溝の内部に熱酸化膜４１〜４５及び下地絶縁膜５６〜５９を介して素子分離膜８２〜８５が充填されるが、素子分離膜８２〜８６は、溝の内部に完全に充填されていないので、後工程で形成されるゲート配線の電気的短絡などの不具合を引き起こすおそれがある。

以上に説明したように、実施の形態１の半導体装置の製造方法は、半導体基板１０に結晶欠陥が発生することを抑制することができ、素子分離性能を十分に発揮し得る素子分離構造を形成することができる。

なお、上記ＨＤＰ−ＣＶＤ法による工程において、図１０の窒化膜５０の上部がエッチングにより削除されてしまい、絶縁膜５１ｔ〜５５ｔが形成されない場合が起こり得る。この場合でも、中間絶縁膜３１Ｐ〜３５Ｐが上部絶縁膜として存在し得、これら中間絶縁膜３１Ｐ〜３５Ｐを窒化膜５０と同じ材料で成膜すれば、ＣＭＰを用いた平坦化工程（図１２）において、中間絶縁膜３１Ｐ〜３５Ｐの上面をＣＭＰに対するストッパ膜として機能させることができる。

実施の形態２．
次に、本発明に係る実施の形態２の半導体装置の製造方法について説明する。図２１〜図２９は、実施の形態２の素子分離構造の製造工程を概略的に示す断面図である。

先ず、上記実施の形態１の製造工程と同様に、半導体基板１０Ｂの主面上に酸化膜２０を成膜する（図２１）。次に、半導体リソグラフィ（たとえば、フォトリソグラフィや紫外線リソグラフィ）を用いて酸化膜２０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして酸化膜２０及び半導体基板１０Ｂをドライエッチングによりパターニングする（図２２）。この結果、図２２に示されるように、パターニングされた酸化膜２１〜２５が形成されるとともに、トレンチパターンをなす素子分離用の溝１０ａ〜１０ｅが半導体基板１０Ｂに形成される。

次に、熱酸化法を用いて溝１０ａ〜１０ｅの内壁（露出面）を酸化することにより溝１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅの内壁にそれぞれ熱酸化膜４１，４２，４３，４４，４５を形成する（図２３）。これら熱酸化膜４１〜４５は、溝１０ａ〜１０ｅの内壁がドライエッチングにより受けたダメージを回復させるためのものである。

次に、たとえばＬＰ−ＣＶＤ法を用いて、酸化膜２１〜２５及び熱酸化膜４１〜４５の上に２０ｎｍ〜１００ｎｍ程度の厚みの窒化膜（絶縁膜）９０を堆積させる（図２４）。窒化膜９０は、熱酸化膜４１〜４５と接するように成膜されており、半導体基板１０に対する熱酸化膜４１〜４５の圧縮応力を打ち消す方向の引張り応力を生じさせるものである。窒化膜９０は、上記窒化膜５０と同じ材料からなり、約５０ｎｍ〜２００ｎｍの範囲内の膜厚を有するようにすればよい。

その後、ＨＤＰ−ＣＶＤ法を用いて、図２４の溝１０ａ〜１０ｅの内部を含む全面に高誘電体材料からなる埋め込み絶縁膜（プラズマ酸化膜）１１０を堆積しつつ、窒化膜５０の一部を半導体基板１０の主面にほぼ垂直な方向にドライエッチングすることにより、溝１０ａ〜１０ｅの内部に残留する下地絶縁膜９１ｂ，９２ｂ，９３ｂ，９４ｂ，９５ｂと、溝１０ａ〜１０ｅの外部に残留する上部絶縁膜９１ｔ，９２ｔ，９３ｔ，９４ｔ，９５ｔとを形成する（図２５）。ここで、窒化膜９０の角部をエッチングして窒化膜９０を上部絶縁膜９１ｔ〜９５ｔと下地絶縁膜９１ｂ〜９５ｂとに分離するためには、Ｄ／Ｓ比の下限を１よりも大きい値とし、且つ、Ｄ／Ｓ比の上限を４以下の値、特に３とすることが好ましい。たとえば、上記実施の形態１と同様に、シラン（ＳｉＨ_４）ガスを６０ｓｃｃｍ、酸素（Ｏ_２）ガスを１００ｓｃｃｍ、アルゴン（Ａｒ）ガスを１００ｓｃｃｍの流量でＨＤＰ−ＣＶＤ装置の反応室内に導入し、ソース用ＲＦ電力を３０００Ｗ、バイアス用ＲＦ電力を４０００ＷでＨＤＰ−ＣＶＤ装置に供給することで、Ｄ／Ｓ比を３以下の値にすることができる。

なお、ＨＤＰ−ＣＶＤ法を使用して埋め込み絶縁膜１１０の成膜と窒化膜９０に対するドライエッチングとを同時並行に実行することが好適であるが、これに限定されるものではない。たとえば、窒化膜９０に対するドライエッチングを実行して下地絶縁膜９１ｂ〜９５ｂと上部絶縁膜９１ｔ〜９５ｔとを形成した後に、ＣＶＤ法を用いて埋め込み絶縁膜１１０を成膜することも可能である。

埋め込み絶縁膜１１０を形成した後は、たとえばＣＭＰ法を用いて図１１の埋め込み絶縁膜７０の上面を研磨し平坦化することにより、埋め込み絶縁膜１１０の上部を除去して上部絶縁膜９１ｔ〜９５ｔを露出させる（図２６）。このとき、上部絶縁膜９１ｔ〜９５ｔは、ＣＭＰに対するストッパ膜として機能する。この結果、図２６に示されるように、上面が平坦化された埋め込み絶縁膜１１２Ａ〜１１６Ａが形成される。さらに、これら埋め込み絶縁膜１１２Ａ〜１１６Ａを選択的にウェットエッチングすることにより、埋め込み絶縁膜１１２Ａ〜１１６Ａの上面を後退させる（図２７）。このとき、下地絶縁膜９１ｂ〜９５ｂが表面に露出しないようにエッチング処理時間が調整される。この結果、図２７に示されるような埋め込み絶縁膜１１２Ｂ〜１１６Ｂが形成される。埋め込み絶縁膜１１２Ａ〜１１６Ａがシリコン酸化物からなるとき、たとえばＨＦ（フッ酸）溶液を用いたウェットエッチングにより埋め込み絶縁膜１１２Ｂ〜１１６Ｂを形成することができる。

次に、埋め込み絶縁膜１１２Ｂ〜１１６Ｂをエッチングマスクとするウェットエッチングを実行して、上部絶縁膜９１ｔ〜９５ｔを除去する（図２８）。上部絶縁膜９１ｔ〜９５ｔがシリコン窒化物からなるとき、たとえば燐酸溶液を用いたウェットエッチングにより上部絶縁膜９１ｔ〜９５ｔを除去することができる。その後、埋め込み絶縁膜１１２Ｂ〜１１６Ｂの上部と半導体基板１０の主面上の酸化膜２１〜２５とをウェットエッチングで除去することで、素子分離構造が完成する（図２９）。図２９に示されるように、素子分離用の溝の内部に、熱酸化膜４１〜４５及び下地絶縁膜５１ｂ〜５５ｂを介して素子分離膜１１２〜１１６が充填されている。

上記したように、下地絶縁膜９１ｂ〜９５ｂは、後工程における熱処理の際に、下地絶縁膜９１ｂ〜９５ｂと半導体基板１０との界面で生ずる応力を打ち消す応力を発生させるので、当該界面を基点とする結晶欠陥が発生することを抑制することができる。また、下地絶縁膜９１ｂ〜９５ｂは、図２７の埋め込み絶縁膜１１２Ｂ〜１１６Ｂにより完全に被覆されているので、上部絶縁膜９１ｔ〜９５ｔを除去する工程でエッチングにより浸食されることがない。したがって、素子分離能力を十分に発揮し得る素子分離構造を形成することができる。

さらに、実施の形態２の製造方法では、酸化膜２０の形成（図２１）とパターニングされた酸化膜２１〜２５の形成（図２２）とが連続的に実行されるので、図７の中間絶縁膜３０は形成されない。したがって、実施の形態１と比べると、製造コストを削減することができる。一方、実施の形態１の製造方法では、図７の中間絶縁膜３０を形成することにより、絶縁膜５１ｔ〜５５ｔ（図１２）の半導体基板１０からの高さを十分に確保することができる。絶縁膜５１ｔ〜５５ｔは、ＣＭＰを用いた平坦化工程でストッパ膜として使用される。それ故、ＣＭＰにより下地絶縁膜５１ｂ〜５５ｂが露出することを確実に防ぐことができる。

１０，１０Ｂ半導体基板、１０ａ〜１０ｅ溝、２０〜２５酸化膜、３０〜３５中間絶縁膜、４１〜４５熱酸化膜、５０窒化膜、５１ｔ〜５５ｔ絶縁膜、５１ｂ〜５６ｂ下地絶縁膜、６１〜６５上部絶縁膜、７０埋め込み絶縁膜、７１〜７６素子分離膜、７１Ａ〜７６Ａ，７２Ｂ〜７６Ｂ，８０埋め込み絶縁膜、８２〜８６素子分離膜、８２Ａ〜８６Ａ，８２Ｂ〜８５Ｂ埋め込み絶縁膜、９０窒化膜、９１ｔ〜９５ｔ上部絶縁膜、９１ｂ〜９５ｂ下地絶縁膜、１１０，１１２Ａ〜１１６Ａ，１１２Ｂ〜１１６Ｂ埋め込み絶縁膜，１１２〜１１６素子絶縁膜。

Claims

半導体基板に素子分離構造を形成するための半導体装置の製造方法であって、
前記半導体基板の主面に酸化膜を形成する工程と、
前記酸化膜及び前記半導体基板をパターニングして前記半導体基板に素子分離用の溝を形成する工程と、
前記溝の壁面に、前記半導体基板に対して第１の応力を発生させる熱酸化膜を形成する工程と、
前記酸化膜及び熱酸化膜の上部に、前記熱酸化膜に接し且つ前記第１の応力を打ち消す方向の第２の応力を発生させる絶縁膜を堆積させる工程と、
前記絶縁膜の一部をエッチングすることにより前記溝内に残留する下地絶縁膜と前記溝の外部に残留する上部絶縁膜とを形成するとともに、前記上部絶縁膜及び前記下地絶縁膜を被覆する埋め込み絶縁膜を堆積させる工程と、
前記埋め込み絶縁膜の上部を除去して前記上部絶縁膜を露出させる工程と、
前記上部絶縁膜を露出させた後、前記埋め込み絶縁膜をエッチングマスクとして前記上部絶縁膜を選択的にエッチングして除去する工程と、
を備えることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、前記上部絶縁膜と前記下地絶縁膜とは、前記絶縁膜を前記半導体基板の主面に垂直な方向にドライエッチングすることにより形成されることを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法であって、前記絶縁膜に対するドライエッチングと前記埋め込み絶縁膜の堆積とは、高密度プラズマ化学気相成長法を用いて実行されることを特徴とする半導体装置の製造方法。
請求項３に記載の半導体装置の製造方法であって、高密度プラズマ化学気相成長法で規定されるＤ／Ｓ比の上限は４であることを特徴とする半導体装置の製造方法。
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法であって、前記埋め込み絶縁膜の上部は、前記上部絶縁膜をストッパ膜として前記埋め込み絶縁膜の上面を化学機械研磨法により平坦化することにより除去されることを特徴とする半導体装置の製造方法。
請求項５に記載の半導体装置の製造方法であって、
前記溝を形成する前に、前記酸化膜上に中間絶縁膜を形成する工程をさらに備え、
前記酸化膜及び前記半導体基板をパターニングする工程では、前記酸化膜及び前記半導体基板とともに前記中間絶縁膜がパターニングされ、
前記絶縁膜は、前記熱酸化膜及び前記中間絶縁膜の上に形成され、
前記中間絶縁膜が前記絶縁膜の一部とともにエッチングされることにより前記上部絶縁膜が形成される、
ことを特徴とする半導体装置の製造方法。
請求項５に記載の半導体装置の製造方法であって、前記酸化膜の形成と前記酸化膜のパターニングとは連続的に実行されることを特徴とする半導体装置の製造方法。
請求項１から７のうちのいずれか１項に記載の半導体装置の製造方法であって、前記絶縁膜は窒化膜であることを特徴とする半導体装置の製造方法。