JP7145313B2 - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP7145313B2 JP7145313B2 JP2021504447A JP2021504447A JP7145313B2 JP 7145313 B2 JP7145313 B2 JP 7145313B2 JP 2021504447 A JP2021504447 A JP 2021504447A JP 2021504447 A JP2021504447 A JP 2021504447A JP 7145313 B2 JP7145313 B2 JP 7145313B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- isolation
- hole
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 118
- 238000002955 isolation Methods 0.000 claims description 106
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- -1 nitrogen containing compound Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本願は半導体製造の分野、とりわけ半導体デバイスに関し、更にはその半導体デバイスの製造方法に関する。
高めな絶縁破壊電圧（ＢＶ）が必要とされる半導体デバイス、例えば電力デバイスでは、それらの絶縁破壊電圧を高めるため、フィールドプレート構造が用いられることがある。フィールドプレートの構造及び製造プロセスをより一層改善することで、より良好な絶縁破壊電圧向上効果を得ることができる。
このように、半導体デバイス及びその製造方法を提供することが求められている。
半導体デバイスであって、ドリフト領域と、そのドリフト領域に接しており第１アイソレーション層、第１アイソレーション層上に形成された孔エッチング停止層、並びに孔エッチング停止層上に形成された第２アイソレーション層を有するアイソレーション構造と、孔エッチング停止層の上方に配置されその孔エッチング停止層に接している孔フィールドプレートと、を有するものである。
半導体デバイス製造方法であって、基板の表面上にトレンチを形成し、そのトレンチの内表面上に第１アイソレーション層を形成し、第１アイソレーション層上に孔エッチング停止層を形成し、そのトレンチ内の残余領域に第２アイソレーション層を形成し、これら第１アイソレーション層、孔エッチング停止層及び第２アイソレーション層を有するアイソレーション構造と接するドリフト領域を形成し、第２アイソレーション層を縦貫し孔エッチング停止層へと延びるフィールドプレート孔をエッチングによって形成し、そしてフィールドプレート孔内に素材を充填することで孔フィールドプレートを形成する方法である。
上掲の半導体デバイス及び半導体デバイス製造方法では、アイソレーション構造に接続された孔フィールドプレートを形成し、それを助力としてドリフト領域を欠乏させることができるので、そのデバイスの絶縁破壊電圧を効果的に改善することができる。孔エッチング停止層がアイソレーション構造内に形成されるので、孔フィールドプレートが下方に延びて到達する孔エッチング停止層の位置を正確に制御すること並びに孔フィールドプレートの下方にあるアイソレーション構造の厚みを第１アイソレーション層の厚みとなるよう制御することで、ドリフト領域を欠乏させるのを助けるという孔フィールドプレートの効果が孔フィールドプレートの深過ぎ又は浅過ぎにより期待から外れないようにすることができる。そのため、デバイスの安定性及び均一性を確保することができる。
本件開示についての理解を容易化するため、以下、関連する添付図面を参照して本件開示をより全面的に記述する。本件開示の好適諸実施形態をそれら図面にて描出する。とはいえ、本件開示は多様な形態で実施しうるので、本願記載の諸実施形態には限定されない。逆に、それら実施形態の提示は、本件開示により開示されるコンテンツのより全面的且つ徹底的な理解を支援するためのものである。
別様に定義されていない限り、本願にて用いられている技術用語及び科学用語は全て、本件開示の技術分野に習熟した者（いわゆる当業者）が一般に了解しているそれと同じ意味とする。本件開示の明細書にて用いられている語は、専ら具体的諸実施形態を記述することを目的としており、本件開示を限定することを意図していない。本願にて用いられている語「及び／又は」は、列記されている1個又は複数個の関連項目の組合せをもれなく全て包含するものである。
本願にて用いられている半導体分野関連語は、いわゆる当業者が常用している技術用語である。例えば、Ｐ型及びＮ型不純物に関しては、ドーピング濃度を区別するため、ドーピング濃度がヘビーなＰ型を専らＰ＋型と表し、ドーピング濃度が中庸なＰ型をＰ型と表し、ドーピング濃度がライトなＰ型をＰ－型と表し、ドーピング濃度がヘビーなＮ型をＮ＋型と表し、ドーピング濃度が中庸なＮ型をＮ型と表し、ドーピング濃度がライトなＮ型をＮ－型と表している。
図１は実施形態に係る半導体デバイスの断面構造模式図である。本半導体デバイスはドリフト領域１２０、アイソレーション構造１３０及び孔フィールドプレート１８０を有している。アイソレーション構造１３０はドリフト領域１２０に接している。アイソレーション構造１３０は第１アイソレーション層１３２、第１アイソレーション層１３２上に形成された孔エッチング停止層１３４、並びに孔エッチング停止層１３４上に形成された第２アイソレーション層１３６を有している。孔フィールドプレート１８０は、孔エッチング停止層１３４の上方に配置され且つ孔エッチング停止層１３４に接している。図１に示す実施形態では、断面に沿いドリフト領域１２０がアイソレーション構造１３０を取り巻いており、孔フィールドプレート１８０が下方に延び孔エッチング停止層１３４に至っている。
上掲の半導体デバイスは、アイソレーション構造１３０に接続された孔フィールドプレート１８０を有している。アイソレーション構造１３０がドリフト領域１２０に接しているため、孔フィールドプレート１８０を助力としてドリフト領域１２０を欠乏させることができ、それにより同デバイスの絶縁破壊電圧を効果的に改善することができる。孔エッチング停止層１３４がアイソレーション構造１３０内に形成されているので、孔フィールドプレート１８０が孔エッチング停止層１３４の位置まで下方に延びるよう正確に制御すること、並びに孔フィールドプレート１８０の下方にあるアイソレーション構造１３０の厚みが第１アイソレーション層１３２の厚みとなるよう制御することで、ドリフト領域１２０の欠乏を助けるという孔フィールドプレート１８０の効果が孔フィールドプレート１８０の深過ぎや浅過ぎにより期待から外れる（即ち孔の深さが設計値から逸れる）ことがないようにすることができる。そのため、本デバイスの安定性及び均一性を保証することができる。
アイソレーション構造１３０は、従来のアイソレーション構造内に、別素材で作成された孔エッチング停止層１３４を付加したものである。即ち、絶縁素材Ａ製のアイソレーション構造内に素材Ｂ製の孔エッチング停止層を付加したものである。必須とされるのは素材Ｂ・絶縁素材Ａ間エッチング選択性を高めにすることであり、そうすることで、エッチングによる孔フィールドプレート１８０（向けの孔）の形成時に、第２アイソレーション層１３６がエッチングされた後で孔エッチング停止層１３４にてエッチングを停止させることができる。
孔エッチング停止層１３４がアイソレーション構造１３０自体の性能に影響を及ぼさないようにするため、孔エッチング停止層１３４を比較的薄く作成すべきである。無論、エッチングによる孔フィールドプレート１８０の形成時に、合理的なエッチング時間の範囲内ではそのエッチングにより孔エッチング停止層１３４が縦貫エッチングされないようにすることが前提である。
ある実施形態によれば、アイソレーション構造１３０がシャロウトレンチアイソレーション構造（ＳＴＩ）とされる。第１アイソレーション層１３２及び第２アイソレーション層１３６は酸化シリコン、例えば二酸化シリコンで作成する。
ある実施形態によれば、孔エッチング停止層１３４が窒素含有化合物、例えば窒化シリコンで作成される。
ある実施形態によれば、孔フィールドプレート１８０が絶縁素材で作成される。即ち、孔内に充填される素材が絶縁素材とされる。
ある実施形態によれば、本半導体デバイス内に更に金属層（図１には示さず）が設けられる。孔フィールドプレート１８０の頂部がその金属層に接続される。ある実施形態によれば、本半導体デバイスに、更に層間誘電体（ＩＬＤ）１９０が設けられ、アイソレーション構造１３０・上記金属層間に配置される。孔フィールドプレート１８０が層間誘電体１９０を貫いて延びその金属層とアイソレーション構造１３０とを接続する。
層間誘電体１９０は、本件技術分野にて既知であり層間誘電体として用いられる素材、例えばリンケイ酸ガラス（ＰＳＧ）やホウリンケイ酸ガラス（ＢＰＳＧ）により作成することができる。
ある実施形態によれば、本半導体デバイス内に更にポリシリコン構造１７４が設けられる。ポリシリコン構造１７４は、ゲート酸化物層１７２上に所在するポリシリコンゲートと、アイソレーション構造１３０まで延びるポリシリコンフィールドプレートとを有する。
ある実施形態によれば、本半導体デバイスが横拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）とされる。
図１に示す実施形態では、半導体デバイスがドレイン領域１４２及びソース領域１６２を有している。ポリシリコンゲートはドレイン領域１４２・ソース領域１６２間領域の上方に所在している。ドレイン領域１４２はドリフト領域１２０内に所在しており、ドレイン領域１４２はアイソレーション構造１３０から見てポリシリコンゲートとは逆側に所在している（図１ではドレイン領域１４２がアイソレーション構造１３０の右側、ポリシリコンゲートがアイソレーション構造１３０の左側に所在している）。
図１に示す実施形態では、第１導電型のドリフト領域１２０が第２導電型の基板１１０内に所在している。本半導体デバイスは、更に、基板１１０内に形成された第２導電型のウェル領域１５０を有している。ポリシリコンゲートのうちアイソレーション構造１３０とは逆側の部分が、第２導電型のウェル領域１５０上まで延びている。
図１に示す実施形態では、半導体デバイスが更に、第２導電型のウェル領域１５０内に所在する第２導電型のドープト領域１６４を有している。第２導電型のドープト領域１６４は、ソース領域１６２から見てポリシリコンゲートから離れた側に所在している。
図１に示す実施形態にて、孔フィールドプレート１８０がある孔は、コンタクトホール（ＣＴ）である。
ある実施形態によれば、第１導電型がＮ型、第２導電型がＰ型とされる。図１に示す実施形態では基板１１０がＰ型基板（Ｐ＿Ｓｕｂ）、ドリフト領域１２０がＮ型ドリフト領域（Ｎ＿Ｄｒｉｆｔ）とされている。第２導電型のウェル領域１５０はＰウェル（ＰＷ）である。ドレイン領域１４２はＮ＋ドレイン領域である。ソース領域１６２はＮ＋ソース領域である。第２導電型のドープト領域１６４はＰ＋領域である。
他の諸実施形態では第１導電型がＰ型、第２導電型がＮ型とされうる。
本願では、上掲の諸実施形態のうち何れかの半導体デバイスの製造に用いうる半導体デバイス製造方法も提供される。図２は実施形態に係る半導体デバイス製造方法のフローチャートである。本方法は以下の諸工程を有している。
Ｓ２１０では基板の表面上にトレンチを形成する。
トレンチは、そのトレンチ内にアイソレーション構造を形成しうるように形成する。ある実施形態によれば、トレンチをエッチングプロセスにより形成することができる。
図３ａに示すように、ある実施形態によれば、ハードマスク１１２をマスクとして用いトレンチ１３１のエッチングが行われる。例えば、窒化シリコンをハードマスク１１２として用いエッチング窓、即ちトレンチ１３１が形成されるべき窓を、フォトリソグラフィにより露出させた上で、そのエッチング窓にある窒化シリコンをエッチングにより除去し、そして下方へのエッチングによりトレンチ１３１を形成する。
Ｓ２２０では、そのトレンチの内表面上に第１アイソレーション層を形成する。
図３ａに示すように、本実施形態では第１アイソレーション層１３２を酸化シリコン、例えば二酸化シリコンで作成している。図３ａに示す実施形態では、本工程にて、熱酸化により基板１１０上に酸化物層を成長させている。図３ａに示す実施形態では、更に、第１アイソレーション層１３２をハードマスク１１２の下方にも成長させている。
Ｓ２３０では、その第１アイソレーション層上に孔エッチング停止層を形成する。
図３ｂに示すように、ある実施形態によれば、孔エッチング停止層１３４が堆積プロセスにより形成される。操作の容易さに鑑み、図３ｂに示す実施形態では、堆積による孔エッチング停止層１３４がハードマスク１１２上にも形成されている。
Ｓ２４０では、そのトレンチ内の残余領域に第２アイソレーション層を形成する。
トレンチが完全に満たされるようにするため、図３ｃに示す実施形態では第２アイソレーション層１３６を過堆積させている。即ち、第２アイソレーション層１３６の堆積厚を、トレンチ充填に必要な厚みより大きくしてある。形成された第２アイソレーション層１３６により、トレンチ内の孔エッチング停止層１３４に加え、トレンチ外の孔エッチング停止層１３４が覆われている。これら第１アイソレーション層１３２、孔エッチング停止層１３４及び第２アイソレーション層１３６の協働によりアイソレーション構造が形成されている。
図３ｄに示す実施形態では、工程Ｓ２４０完遂後に基板の表面を平坦化している。例えば、第１アイソレーション層１３２のうち一部分を、化学機械研磨（ＣＭＰ）を用い除去する。その上で、基板１１０上のハードマスク１１２、第２アイソレーション層１３６、孔エッチング停止層１３４及び第１アイソレーション層１３２を（トレンチ内のアイソレーション構造がエッチング除去されないようエッチングプロセスにより）剥離させる。最終的には、図３ｄに示す構造が得られる。
Ｓ２５０ではドリフト領域を形成する。
ドリフト領域はアイソレーション構造に接触させる。本実施形態では、アイソレーション構造が形成された後（即ち第１アイソレーション層１３２、孔エッチング停止層１３４及び第２アイソレーション層１３６が形成された後）にドリフト領域を形成している。他の諸実施形態では、ドリフト領域をまず形成してからアイソレーション構造を形成することもある。
Ｓ２６０ではエッチングによりフィールドプレート孔を形成する。
フィールドプレート孔のエッチング時には、その孔の深さを孔エッチング停止層１３４によって制御する。そのために必須なのは、孔エッチング停止層１３４を形成する素材と第２アイソレーション層１３６を形成する素材との間のエッチング選択性を高めにすることで、第２アイソレーション層１３６の縦貫エッチング後に孔エッチング停止層１３４にてそのエッチングが止まるようにすることである。ある実施形態によれば、第２アイソレーション層１３６が酸化シリコン、例えば二酸化シリコンで作成される。孔エッチング停止層１３４は窒素含有化合物、例えば窒化シリコンで作成される。
Ｓ２７０では、そのフィールドプレート孔内に素材を充填することで孔フィールドプレートを形成する。
上掲の半導体デバイスは、孔フィールドプレートをアイソレーション構造に接続することで形成されている。そのアイソレーション構造がドリフト領域に接しているので、孔フィールドプレートを助力にしてドリフト領域を欠乏させることができ、それにより同デバイスの絶縁破壊電圧を効果的に改善することができる。孔エッチング停止層１３４がアイソレーション構造内に形成されているので、孔フィールドプレートが下方に延びて達する位置を正確に制御すること、並びに孔フィールドプレートの下方にあるアイソレーション構造の厚みを第１アイソレーション層１３２の厚みとなるよう制御することで、ドリフト領域の欠乏を助けるという孔フィールドプレートの効果がその孔フィールドプレートの深過ぎや浅過ぎにより期待から外れる（即ち孔の深さが設計値から逸れる）ことがないようにすることができる。そのため、同デバイスの安定性及び均一性を保証することができる。
孔フィールドプレートがドリフト領域に及ぼす欠乏効果が、孔フィールドプレートより下方にあるアイソレーション構造の厚みと関連しているので、そのデバイスの所要絶縁破壊電圧に従い第１アイソレーション層１３２の所要厚を事前計算（或いは他手段により第１アイソレーション層１３２の所要厚を事前計算）することができる。工程Ｓ２２０では酸化シリコンをその所要厚に従い成長させる。加えて、工程Ｓ２３０にて形成された孔エッチング停止層１３４を用い第１アイソレーション層１３２が第２アイソレーション層１３６から分離されるので、第１アイソレーション層１３２の所要厚を事前制定することができ、ひいては第１アイソレーション層１３２の厚みを効果的に制御することができる。
ある実施形態によれば、その半導体デバイスが横拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）とされる。
ある実施形態によれば、工程Ｓ２４０の後に、ウェルインプランテーション、ゲート酸化、ポリシリコン堆積、ソース／ドレインインプランテーション等のプロセスも組み込まれる。ご理解頂くべきことに、これらの工程は本件技術分野で既知な諸方法により実行することができる。
ある実施形態によれば、アイソレーション構造上に層間誘電体を形成する工程も組み込まれる。工程Ｓ２６０では、層間誘電体縦貫エッチングの後に、続いて第２アイソレーション層１３６を下方に向かい孔エッチング停止層１３４までエッチングする。ある実施形態によれば、アイソレーション構造上に層間誘電体を形成した後、その層間誘電体上に金属層を形成する工程も組み込まれる。孔フィールドプレートの頂部をその金属層に接続する。
その層間誘電体は、本件技術分野で既知であり層間誘電体として用いられる素材、例えばリンケイ酸ガラス（ＰＳＧ）やホウリンケイ酸ガラス（ＢＰＳＧ）で作成することができる。
孔エッチング停止層１３４がアイソレーション構造自体の性能に影響を及ぼさないようにするには、工程Ｓ２３０にて孔エッチング停止層１３４を比較的薄く作成すべきである。無論、工程Ｓ２３０でのエッチング時間が合理的な範囲内であるときに孔エッチング停止層１３４が縦貫エッチングされないようにすることが前提である。
上述の諸実施形態では本件開示の実現形態を数個しか描いておらず、またそれについての記述が割合に具体的且つ詳細なものであったが、それを以て本件開示の技術的範囲に対する制限として解すべきではない。注記すべきことに、いわゆる当業者であれば、本件開示の概念から離隔することなく、幾通りかの修正及び改善をなすことができ、そうしたものが全て本件開示の保護範囲内に入ってくる。従って、本件開示の保護範囲は添付する特許請求の範囲に従うものとする。
Claims (13)
- ドリフト領域と、
上記ドリフト領域に接しており、第１アイソレーション層、その第１アイソレーション層上に形成された孔エッチング停止層、並びにその孔エッチング停止層上に形成された第２アイソレーション層を備えるアイソレーション構造と、
上記孔エッチング停止層の上方に配置されその孔エッチング停止層に接している孔フィールドプレートと、
ポリシリコンゲート及びポリシリコンフィールドプレートが備わるポリシリコン構造と、を備え、
上記孔フィールドプレートは、上記ポリシリコン構造と直接接触しておらず、
上記第１アイソレーション層の厚さは、半導体デバイスに要求される耐圧に応じて設定されている、
半導体デバイス。 - 請求項１に係る半導体デバイスであって、上記アイソレーション構造がシャロウトレンチアイソレーション構造であり、上記第１アイソレーション層及び上記第２アイソレーション層が酸化シリコンで作成されている半導体デバイス。
- 請求項２に係る半導体デバイスであって、上記孔エッチング停止層が窒素含有化合物で作成されている半導体デバイス。
- 請求項１に係る半導体デバイスであって、更に金属層を備え、上記孔フィールドプレートの頂部がその金属層に接続されている半導体デバイス。
- 請求項４に係る半導体デバイスであって、更に、上記アイソレーション構造・上記金属層間に配置された層間誘電体を備え、上記孔フィールドプレートがその層間誘電体を縦貫して延びそれら金属層及びアイソレーション構造を接続している半導体デバイス。
- 請求項１に係る半導体デバイスであって、横拡散金属酸化物半導体電界効果トランジスタである半導体デバイス。
- 請求項６に係る半導体デバイスであって、更にドレイン領域及びソース領域を備え、上記ポリシリコンゲートがドレイン領域・ソース領域間領域の上方に所在しており、そのドレイン領域が上記ドリフト領域内に所在しており、そのドレイン領域が上記アイソレーション構造からみて当該ポリシリコンゲートとは逆側に所在している半導体デバイス。
- 請求項７に係る半導体デバイスであって、更に、第２導電型の基板と、その基板内に形成された第２導電型のウェル領域と、を備え、上記ポリシリコンゲートから見て上記アイソレーション構造とは逆の側が当該第２導電型のウェル領域上まで延びており、上記ドリフト領域が第１導電型であり、そのドリフト領域が当該基板内に所在している半導体デバイス。
- 請求項８に係る半導体デバイスであって、更に、第２導電型の上記ウェル領域内に所在する第２導電型のドープト領域を備え、その第２導電型のドープト領域が、上記ソース領域を挟み上記ポリシリコンゲートから離れた側に所在している半導体デバイス。
- 請求項８に係る半導体デバイスであって、第１導電型がＮ型、第２導電型がＰ型である半導体デバイス。
- 半導体デバイスを製造する方法であって、
基板の表面上にトレンチを形成し、
そのトレンチの内表面上に第１アイソレーション層を形成し、
その第１アイソレーション層上に孔エッチング停止層を形成し、
上記トレンチ内の残余領域に第２アイソレーション層を形成し、
これら第１アイソレーション層、孔エッチング停止層及び第２アイソレーション層が備わるアイソレーション構造と接するドリフト領域を形成し、
上記第２アイソレーション層を貫き上記孔エッチング停止層まで延びるフィールドプレート孔をエッチングによって形成し、
上記フィールドプレート孔内に素材を充填することで孔フィールドプレートを形成し、
ポリシリコンを堆積して、ポリシリコンゲート及びポリシリコンフィールドプレートを含むポリシリコン構造を形成し、
上記フィールドプレート孔は、上記ポリシリコン構造と直接接触しておらず、
上記第１アイソレーション層の厚さは、半導体デバイスに必要な耐圧に応じて設定される、方法。 - 請求項１１に係る方法であって、更に、上記アイソレーション構造上に層間誘電体を形成する工程を有し、上記フィールドプレート孔をエッチングによって形成する上掲の工程にて、その層間誘電体を縦貫するエッチングの後に、続いて上記第２アイソレーション層を下方に向かい上記孔エッチング停止層までエッチングする方法。
- 請求項１１に係る方法であって、上記トレンチの内表面上に上記第１アイソレーション層を形成する上掲の工程にて、酸化シリコンを熱成長させる方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810840983.8 | 2018-07-27 | ||
| CN201810840983.8A CN110767740B (zh) | 2018-07-27 | 2018-07-27 | 半导体器件及其制造方法 |
| PCT/CN2019/097836 WO2020020328A1 (zh) | 2018-07-27 | 2019-07-26 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021532594A JP2021532594A (ja) | 2021-11-25 |
| JP7145313B2 true JP7145313B2 (ja) | 2022-09-30 |
Family
ID=69180780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021504447A Active JP7145313B2 (ja) | 2018-07-27 | 2019-07-26 | 半導体デバイス及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11588049B2 (ja) |
| EP (1) | EP3832733A4 (ja) |
| JP (1) | JP7145313B2 (ja) |
| KR (1) | KR102520058B1 (ja) |
| CN (1) | CN110767740B (ja) |
| WO (1) | WO2020020328A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335163A (zh) * | 2020-09-30 | 2022-04-12 | 芯恩（青岛）集成电路有限公司 | 具有垂直浮空场板的ldmos晶体管及其制备方法 |
| CN115206802A (zh) * | 2021-04-12 | 2022-10-18 | 联华电子股份有限公司 | 横向扩散金属氧化物半导体元件及其制作方法 |
| TWI792495B (zh) * | 2021-08-16 | 2023-02-11 | 立錡科技股份有限公司 | 功率元件及其製造方法 |
| CN116978788A (zh) * | 2023-09-25 | 2023-10-31 | 粤芯半导体技术股份有限公司 | 多层场板结构的ldmos器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332424A (ja) | 2002-05-14 | 2003-11-21 | Sharp Corp | 半導体装置の製造方法 |
| WO2010013683A1 (ja) | 2008-08-01 | 2010-02-04 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2011171638A (ja) | 2010-02-22 | 2011-09-01 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2015162581A (ja) | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135249A (ja) * | 1993-11-09 | 1995-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| TW466747B (en) * | 2000-12-14 | 2001-12-01 | United Microelectronics Corp | Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET |
| US7118987B2 (en) * | 2004-01-29 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of achieving improved STI gap fill with reduced stress |
| JP2005303253A (ja) * | 2004-03-18 | 2005-10-27 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8134208B2 (en) * | 2007-09-26 | 2012-03-13 | Globalfoundries Inc. | Semiconductor device having decreased contact resistance |
| US7956412B2 (en) * | 2007-12-04 | 2011-06-07 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| JP4602465B2 (ja) * | 2008-12-04 | 2010-12-22 | 株式会社東芝 | 半導体装置 |
| US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
| US8981475B2 (en) | 2013-06-18 | 2015-03-17 | International Business Machines Corporation | Lateral diffusion metal oxide semiconductor (LDMOS) |
| DE102014206361A1 (de) * | 2014-04-03 | 2015-10-08 | Robert Bosch Gmbh | Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat |
| US9842903B2 (en) * | 2014-10-20 | 2017-12-12 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same |
| CN104538309A (zh) | 2014-12-31 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 低导通电阻ldmos 的结构及制作方法 |
| CN104992977B (zh) * | 2015-05-25 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| DE102015112427B4 (de) | 2015-07-29 | 2017-04-06 | Infineon Technologies Ag | Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN106549052B (zh) * | 2015-09-17 | 2021-05-25 | 联华电子股份有限公司 | 横向扩散金属氧化物半导体晶体管及其制作方法 |
| KR102286013B1 (ko) * | 2015-10-07 | 2021-08-05 | 에스케이하이닉스 시스템아이씨 주식회사 | 트랜치 절연 필드플레이트 및 금속 필드플레이트를 갖는 수평형 고전압 집적소자 |
| US10804389B2 (en) * | 2016-02-25 | 2020-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDMOS transistor |
| US11411086B2 (en) * | 2020-03-17 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field plate and isolation structure for high voltage device |
-
2018
- 2018-07-27 CN CN201810840983.8A patent/CN110767740B/zh active Active
-
2019
- 2019-07-26 US US17/262,882 patent/US11588049B2/en active Active
- 2019-07-26 JP JP2021504447A patent/JP7145313B2/ja active Active
- 2019-07-26 EP EP19841203.3A patent/EP3832733A4/en active Pending
- 2019-07-26 WO PCT/CN2019/097836 patent/WO2020020328A1/zh unknown
- 2019-07-26 KR KR1020217005241A patent/KR102520058B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332424A (ja) | 2002-05-14 | 2003-11-21 | Sharp Corp | 半導体装置の製造方法 |
| WO2010013683A1 (ja) | 2008-08-01 | 2010-02-04 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2011171638A (ja) | 2010-02-22 | 2011-09-01 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2015162581A (ja) | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767740A (zh) | 2020-02-07 |
| US20210234041A1 (en) | 2021-07-29 |
| EP3832733A1 (en) | 2021-06-09 |
| EP3832733A4 (en) | 2022-04-20 |
| KR20210034650A (ko) | 2021-03-30 |
| JP2021532594A (ja) | 2021-11-25 |
| US11588049B2 (en) | 2023-02-21 |
| KR102520058B1 (ko) | 2023-04-10 |
| WO2020020328A1 (zh) | 2020-01-30 |
| CN110767740B (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210272849A1 (en) | Wrap-Around Contact on FinFET | |
| JP7145313B2 (ja) | 半導体デバイス及びその製造方法 | |
| TWI668744B (zh) | 半導體裝置及其形成方法 | |
| US9368497B2 (en) | Fin field-effect transistors and fabrication method thereof | |
| JP5220257B2 (ja) | Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ | |
| US8642459B2 (en) | Method for forming a semiconductor device with an isolation region on a gate electrode | |
| TWI669817B (zh) | 積體晶片及其形成方法 | |
| US9984934B2 (en) | Method of manufacturing a semiconductor device with wider sidewall spacer for a high voltage MISFET | |
| TWI705503B (zh) | 半導體結構和半導體製造方法 | |
| TW201515070A (zh) | 半導體元件及其製造方法 | |
| US9099321B2 (en) | Method for fabricating power semiconductor device | |
| US10043804B2 (en) | LDMOS design for a FinFET device | |
| KR102126477B1 (ko) | 산화 방지층으로서 질소 함유층을 형성하는 방법 | |
| US8933507B2 (en) | Metal/polysilicon gate trench power mosfet | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| JPH0586673B2 (ja) | ||
| US9984939B2 (en) | Well implantation process for FinFET device | |
| CN103531455A (zh) | 半导体器件及其制造方法 | |
| US8835264B1 (en) | Method for fabricating power semiconductor device | |
| US6744113B2 (en) | Semiconductor device with element isolation using impurity-doped insulator and oxynitride film | |
| CN114038743A (zh) | 沟槽栅器件的制造方法 | |
| US11316043B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
| US20230187534A1 (en) | Semiconductor device and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220916 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7145313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |