CN114038743A - 沟槽栅器件的制造方法 - Google Patents

沟槽栅器件的制造方法 Download PDF

Info

Publication number
CN114038743A
CN114038743A CN202210012386.2A CN202210012386A CN114038743A CN 114038743 A CN114038743 A CN 114038743A CN 202210012386 A CN202210012386 A CN 202210012386A CN 114038743 A CN114038743 A CN 114038743A
Authority
CN
China
Prior art keywords
layer
gate
dielectric layer
doped
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210012386.2A
Other languages
English (en)
Inventor
徐旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210012386.2A priority Critical patent/CN114038743A/zh
Publication of CN114038743A publication Critical patent/CN114038743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽栅器件的制造方法，能够利用具有离子注入开口的掩蔽介质层，实现掺杂区（即源区或发射区）与栅槽的自对准且有利于实现掺杂区宽度的合理控制，同时还能够利用栅覆盖介质层，在没有通过接触孔光罩进行光刻的前提下完成接触区域的自对准，以及，利用掺杂区和体接触区的浓度差需求，在没有通过光罩进行光刻的前提下完成体接触区的自对准，由此，在节约成本的同时降低寄生晶体管的寄生电阻，避免闩锁效应效应的发生，并避免多次光刻的套刻对准偏差造成的不良影响。

Description

沟槽栅器件的制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种沟槽栅器件的制造方法。
背景技术
对于沟槽栅器件（例如MOS晶体管或者IGBT晶体管等），通常需要通过多次光刻工艺来制作沟槽栅所需的沟槽以及该沟槽栅外围的源区、体区和源极接触孔等结构，成本较高，生产流程长，且多次光刻工艺所存在的套刻对准精度与关键尺寸变化的问题，会导致器件的寄生晶体管的寄生电阻不可控，容易发生闩锁效应（latch up），最终使器件损坏。
发明内容
本发明的目的在于提供一种沟槽栅器件的制造方法，能够减少光刻工艺，节约制作成本，改善器件性能。
为实现上述目的，本发明提供一种沟槽栅器件的制造方法，其包括：
提供一衬底，所述衬底具有基底层和位于基底层上的第一导电类型的掺杂体区层；
在所述掺杂体区层上形成具有离子注入开口的掩蔽介质层，且所述离子注入开口贯穿所述掩蔽介质层以暴露出所述掺杂体区层的顶面；
以所述掩蔽介质层为掩膜，采用第二导电类型的离子对所述离子注入开口中的掺杂体区层的表层进行第一离子注入，以形成第二导电类型的掺杂离子层，且所述掺杂离子层在横向上与所述离子注入开口外围的掩蔽介质层有上下的交叠；
沿所述离子注入开口向下刻蚀所述掺杂离子层、所述掺杂体区层和所述基底层，以形成栅槽，所述栅槽的底面位于所述基底层中且所述栅槽的侧壁上剩余有部分所述掺杂离子层；
在所述栅槽中填充栅极并使得所述栅极的顶面低于所述掩蔽介质层的顶面，以形成介质填充口；
形成填充在所述介质填充口中的栅覆盖介质层，且进一步去除所述掩蔽介质层，以暴露出所述掺杂离子层及其外围的掺杂体区层的顶面；
以所述栅覆盖介质层为掩膜，采用第一导电类型的离子对暴露出的所述掺杂离子层及其外围的所述掺杂体区层进行第二离子注入，以在所述掺杂离子层外围的所述掺杂体区层的表层中形成第一导电类型的体接触区，同时使得所述掺杂离子层形成为第二导电类型的掺杂区。
可选地，提供所述衬底的步骤包括：提供基底层并通过外延生长工艺在所述基底层上形成所述掺杂体区层；或者，提供所述衬底的步骤包括：提供衬底并对所述衬底的表层进行第一导电类型的离子注入，以形成所述基底层和所述掺杂体区层。
可选地，在所述栅槽中填充所述栅极之前，先在所述栅槽的表面上形成栅氧层。
可选地，在所述栅槽的表面上形成栅氧层之前，先形成填充于所述栅槽的底部中的沟槽底部氧化物结构；或者，在所述栅槽的表面上形成栅氧层之前或者之后，且在填充所述栅极之前，先形成填充于所述栅槽的底部中的屏蔽栅，所述屏蔽栅和所述栅极之间设有栅间隔离层。
可选地，所述掩蔽介质层包括材质不同且依次层叠在所述掺杂体区层上的第一介质层和第二介质层。
可选地，形成填充在所述介质填充口中的栅覆盖介质层并进一步去除所述掩蔽介质层的步骤包括：
沉积栅覆盖介质层直至填满所述栅极上方的所述介质填充口；
通过回刻蚀工艺或者化学机械抛光工艺一同去除所述第一介质层的顶面以上的所述栅覆盖介质层和所述第二介质层；
刻蚀去除所述第一介质层。
可选地，所述第一介质层的材料包括氮化硅和/或氮氧化硅。
可选地，所述第二介质层与所述栅覆盖介质层的材料相同。
可选地，所述第二介质层和所述栅覆盖介质层的材料分别包括氧化硅、正硅酸乙酯、磷硅玻璃、硼磷硅玻璃、氟硅玻璃中的至少一种。
可选地，在形成所述体接触区和所述掺杂区之后，所述制造方法还包括：形成金属层，所述金属层与所述体接触区和所述掺杂区电性连接。
可选地，所述掺杂区为沟槽MOS器件的源极或者IGBT器件的发射极。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、利用具有离子注入开口的掩蔽介质层，可以在离子注入和栅槽刻蚀后自对准地形成对应于器件的发射极或者源区的掺杂层，节约成本，合理控制掺杂离子层在横向上与离子注入开口外围的掩蔽介质层的交叠宽度，可以进一步降低寄生电阻（即Rb电阻）。
2、在去除掩蔽介质层之后，在掩蔽介质层的去除位置就形成了自对准的接触区域，由此完成了接触区域的自对准工艺。
3、在去除掩蔽介质层之后，利用栅覆盖介质层做掩膜，同时利用待形成的体接触区和掺杂区的要求的浓度差，进行要求剂量的第二离子注入，由此可以完成体接触区的自对准工艺，节约成本的同时，降低寄生晶体管的寄生电阻，避免闩锁效应（latch up），提高了器件性能。
4、无需接触孔掩膜版（即Contact Mask），降低了成本，并避免掩膜板的使用所带来的对准变差，使器件性能更稳定。
附图说明
图1是本发明一实施例的沟槽栅器件的制造方法的流程图。
图2是本发明一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
图3是本发明另一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
图4是本发明又一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，本发明一实施例提供一种沟槽栅器件的制造方法，其包括以下步骤：
S1，提供一衬底，所述衬底具有基底层和位于基底层上的第一导电类型的掺杂体区层；
S2，在所述掺杂体区层上形成具有离子注入开口的掩蔽介质层，且所述离子注入开口贯穿所述掩蔽介质层以暴露出所述掺杂体区层的顶面；
S3，以所述掩蔽介质层为掩膜，采用第二导电类型的离子对所述离子注入开口中的掺杂体区层的表层进行第一离子注入，以形成第二导电类型的掺杂离子层，且所述掺杂离子层在横向上与所述离子注入开口外围的掩蔽介质层有上下的交叠；
S4，沿所述离子注入开口向下刻蚀所述掺杂离子层、所述掺杂体区层和所述基底层，以形成栅槽，所述栅槽的底面位于所述基底层中且所述栅槽的侧壁上剩余有部分所述掺杂离子层；
S5，在所述栅槽中填充栅极并使得所述栅极的顶面低于所述掩蔽介质层的顶面，以形成介质填充口；
S6，形成填充在所述介质填充口中的栅覆盖介质层，且进一步去除所述掩蔽介质层，以暴露出所述掺杂离子层及其外围的掺杂体区层的顶面；
S7，以所述栅覆盖介质层为掩膜，采用第一导电类型的离子对暴露出的所述掺杂离子层及其外围的所述掺杂体区层进行第二离子注入，以在所述掺杂离子层外围的所述掺杂体区层的表层中形成第一导电类型的体接触区，同时使得所述掺杂离子层形成为第二导电类型的掺杂区。
请参考图2中的(A)，在步骤S1中，提供的衬底具有基底层100以及形成在基底层100表面上的第一导电类型（例如为P型）的掺杂体区层101。其中，基底层100可以是第二导电类型（例如为N型）的半导体材料，由此掺杂体区层101和基底层100形成PN结，掺杂体区层101作为待制造的器件的沟道区域。可选地，掺杂体区层101的厚度可以为0.5μm~4μm，即掺杂体区层101形成的结深为0.5μm~4μm。
作为一种示例，在步骤S1中，提供该衬底的过程可以包括：首先，提供基底层100，基底层100可以是单晶硅直拉或区熔的硅衬底，也可以是其他任意合适的半导体衬底材料，例如锗、硅锗、砷化镓等等；然后，通过外延生长工艺，在基底层100上形成第一导电类型的掺杂体区层101。
作为另一种示例，在步骤S1中，提供该衬底的步骤包括：首先，提供待加工的衬底，可以是单晶硅直拉或区熔的硅衬底，也可以是其他任意合适的半导体衬底材料，例如锗、硅锗、砷化镓等等；然后，对该待加工的衬底的表层进行第一导电类型的离子注入并进行退火扩散，以使得该待加工的衬底的表层转换为掺杂所需浓度的第一导电类型的离子的掺杂体区层101，掺杂体区层101下方未收到第一导电类型的离子注入和扩散影响的待加工的衬底作为基底层100。
请继续参考图2中的(A)，在本实施例的步骤S2中，首先，可以通过化学气相沉积（CVD）等合适的工艺，在衬底上依次覆盖第一介质层102和第二介质层103，以形成掩蔽介质层，第一介质层102和第二介质层103的材质不同，且要求第二介质层103对衬底有较高的刻蚀选择比，而第一介质层102对第二介质层103和后续形成的栅覆盖介质层108有较高的刻蚀选择比。然后，通过光刻、蚀刻工艺，在掩蔽介质层中形成离子注入开口104，且离子注入开口104自上至下贯穿第二介质层103和第一介质层102，以暴露出掺杂体区层101的部分顶面。
可选地，第一介质层102的材料可以包括氮化硅SiN、氮氧化硅SiON及其他对SiO2等氧化物有较高的刻蚀选择比的介质材料中的一种或多种的组合。第二介质层103的材料可以包括氧化硅、正硅酸乙酯TEOS、磷硅玻璃PSG、氟硅玻璃FSG、硼磷硅玻璃BPSG、其他对Si等衬底材料有较高的刻蚀选择比的介质材料中的一种或者多种的组合。
需要说明的是，在本发明的其他实施例的步骤S2中，也可以形成单层的掩蔽介质层，其沉积厚度需要满足后续栅覆盖介质层的制造要求。另外，第一 介质层102和衬底的表面之间还可以夹有一层厚度小于第一介质层102和第二介质层103的二氧化硅等薄氧化层，用于避免第一介质层102的覆盖对衬底产生较大的应力而影响衬底的性能。
请继续参考图2中的(A)，在步骤S3中，以掩蔽介质层为掩膜，采用第二导电类型（例如N型）的离子（例如为磷、砷等）向离子注入开口104中注入离子，注入离子的方向可以垂直于衬底的顶面，也可以与离子注入开口104侧壁构成锐角，离子注入后进行退火扩散，以将离子注入开口104底部的掺杂体区层101的表层转换为第二导电类型的掺杂离子层105，掺杂离子层105用于制作栅槽及其两侧的MOS管源区或者IGBT管的发射区，因此掺杂离子层105在横向上需要延伸到要求宽度的第一介质层102的底部下，即掺杂离子层105在横向上需要与离子注入口104两侧外围的第一介质层102有要求宽度的上下交叠，该要求宽度即掺杂离子层105在第一介质层102底部下方的掺杂体区层101中的横向扩散宽度，该宽度决定了需要形成的MOS管源区或者IGBT管的发射区的宽度。
请参考图2中的(A)和图2中的(B)，在步骤S4中，利用第二介质层103对衬底Si等具有高刻蚀选择比，可以在不做光刻的前提下，直接以掩蔽介质层为掩膜，沿离子注入口104向下依次刻蚀掺杂离子层105、掺杂体区层101以及部分厚度的基底层100，以形成栅槽106，栅槽106贯穿刻蚀掺杂离子层105、掺杂体区层101，且底面位于基底层100中并具有要求深度。因为掺杂离子层105在横向上伸入到栅槽106两侧的第一介质层102的底部且具有要求的横向扩散宽度，因此在形成栅槽106后，栅槽106的顶部两侧的侧壁上剩余有要求宽度的掺杂离子层105a。
作为一种示例，栅槽106在衬底中的深度要求1μm ~7μm。
请参考图2中的(C)，在步骤S5中，首先，可以通过热氧化或者原子层沉积等合适的工艺，在栅槽106的内表面上覆盖一层较薄的栅氧层107，其材质例如是氧化硅或高k（介电常数k大于7）介质等；然后，通过多晶硅CVD工艺进行掺杂的多晶硅的整面淀积，沉积的多晶硅的厚度足以填满栅槽106；接着，对填充的多晶硅进行回刻蚀，去除第二介质层103顶面上的多晶硅且使得栅槽106中的多晶硅的顶面下降至要求高度，以在栅槽106内形成栅极108，即栅极108的顶面低于第二介质层103顶面，以形成介质填充口104a。
本实施例中，介质填充口104a为重新暴露出的离子注入开口104，此时栅极108的顶面齐平于第一介质层102的底面。
在本发明的其他实施例中，介质填充口104a深于离子注入开口104，此时栅极108的顶面低于第一介质层102的底面，或者，介质填充口104a浅于离子注入开口104，此时栅极108的顶面高于第一介质层102的底面但低于第二介质层103的顶面。
应当理解的是，在本发明的其他实施例中，栅极108的材质可以被部分或者全部的替换为金属硅化物和/或金属，以进一步提高器件性能。
请参考图2中的(D)，在步骤S6中，首先，通过CVD等合适的工艺，沉积栅覆盖介质层109于栅极108和第二介质层103的表面上，直至栅覆盖介质层109填满栅极108上方的介质填充口104a，本实施例中，栅覆盖介质层109的材料与第二介质层103的材料相同；接着，通过回刻蚀工艺或者化学机械抛光工艺一同去除第一介质层102的顶面以上的栅覆盖介质层109和第二介质层103，剩余的栅覆盖介质层109作为保护栅极108的层间介质层且用于限定出所需的接触区域及其深度；之后，利用第一介质层102对栅覆盖介质层109（例如是SiO2或正硅酸乙酯等氧化物）具有高刻蚀选择比的特性，在不需要进行光刻工艺的前提下去除第一介质层102，并保留栅覆盖介质层109，由此完全去除了掩蔽介质层，并形成了暴露出栅覆盖介质层109外围的掺杂离子层105a的顶面和掺杂离子层105a外围的掺杂体区层101的顶面的接触区域（也可以看做是接触孔）110。
需要说明的是，在本发明的其他实施例的步骤S6中，也允许栅覆盖介质层109的材料与第二介质层103的材料不同，且可以先将第一介质层102顶面以上的栅覆盖介质层109去除，然后再去除第二介质层103，或者将第二介质层103和第一介质层102一道去除。
此外还应当注意的是，当栅覆盖介质层109的材料选取合适时，例如是具有回流性能的正硅酸乙酯等氧化物材料时，其在沉积栅覆盖介质层109完成时，栅覆盖介质层109不仅能填满介质填充口104a，而且还具有平坦的顶面，由此在对栅覆盖介质层109进行回刻蚀时，介质填充口104a周围的栅覆盖介质层109被去除厚，介质填充口104a中能保留所需厚度的栅覆盖介质层109。
请参考图2中的(E)，在步骤S7中，以栅覆盖介质层109为掩膜，采用第一导电类型的离子对暴露出的掺杂离子层105a及其外围的掺杂体区层101进行第二离子注入，可以进一步进行退火激活。本步骤中，利用第二离子注入的第一导电类型的离子剂量不足以完全中和掉掺杂离子层105a的第二导电类型的离子的特点，在掺杂离子层105a外围的掺杂体区层101中形成第一导电类型的体接触区111，同时掺杂离子层105a被修整为第二导电类型的掺杂区105b，此时体接触区111中的第一导电类型的离子掺杂浓度高于掺杂区105b底部下方的掺杂体区层101中的第一导电类型的离子掺杂浓度，掺杂区105b的第二导电类型的离子掺杂浓度低于第二离子注入前的掺杂离子层105a的第二导电类型的离子掺杂浓度。体接触区111用于降低掺杂区105b及其下方的掺杂体区层101和基底层100形成的寄生晶体管的寄生电阻，避免发生闩锁效应（latch up），保证器件性能。
可选地，在步骤S7之后，即在形成体接触区111和掺杂区105b之后，本实施例的制造方法还包括：通过物理气相沉积PVD 等工艺在栅覆盖介质层109和体接触区111、掺杂区105b的表面上覆盖金属层112，可以对金属层112进行化学机械平坦化或者图案化，以形成电性连接体接触区111和掺杂区105b的金属电极，该金属电极可以是沟槽栅MOS晶体管的源极，或者是IGBT晶体管的发射极，其同时通过栅覆盖介质层109与栅极108绝缘。
本实施例的沟槽栅器件的制造方法，能够通过具有离子注入开口的掩蔽介质层实现掺杂区105b 与栅槽106的自对准，能够节约成本，并合理控制掺杂区105b的宽度，进而能够降低寄生晶体管的寄生电阻；同时，还能够利用栅覆盖介质层，在没有通过接触孔光罩（Contact Mask）进行光刻的前提下完成接触区域的自对准，在降低成本的同时，还能避免多次光刻带来的对准偏差，使器件性能更稳定；此外，还能利用掺杂区105b和体接触区111的浓度差需求，在没有通过光罩进行光刻的前提下完成体接触区的自对准，进一步在节约成本的同时降低寄生晶体管的寄生电阻，避免闩锁效应（latch up）的发生。
应当注意的是，上述各实施例的步骤S5中，栅槽106中仅形成了栅氧层107和栅极108，但是本发明的技术方案并不仅仅限定于此。
请参考图3，在本发明的另一实施例的步骤S5中，在形成栅氧层107之前，还可以先通过局部氧化(local oxidation of silicon，简称LOCOS) 工艺或者氧化层沉积结合回刻蚀的工艺，形成填充在栅槽106的底部中的沟槽底部氧化物(trench bottom oxide，简称TBO)结构。该实施例的其他步骤均与上述实施例中相同，在此不再详述。
请参考图4，在本发明的又一实施例的步骤S5中，在栅槽106的表面上形成栅氧层107之前或者形成栅氧层107之后，且在填充形成栅极108之前，先通过多晶硅沉积结合回刻蚀的工艺等，形成填充于栅槽106的底部中的屏蔽栅108a，同时在屏蔽栅108a与栅槽106的侧壁之间形成场氧化层107b，接着，在屏蔽栅108a的顶部上方的栅槽106中形成栅间隔离层107c，用于实现屏蔽栅108a和后续形成的栅极108之间的绝缘隔离。该实施例的其他步骤均与上述实施例中相同，在此不再详述。
综上所述，本发明的沟槽栅器件的制造方法，能够利用具有离子注入开口的掩蔽介质层，实现掺杂区（即源区或发射区） 与栅槽的自对准且有利于实现掺杂区宽度的合理控制，同时还能够利用栅覆盖介质层，在没有通过接触孔光罩进行光刻的前提下完成接触区域的自对准，以及，利用掺杂区和体接触区的浓度差需求，在没有通过光罩进行光刻的前提下完成体接触区的自对准，由此，在节约成本的同时降低寄生晶体管的寄生电阻，避免闩锁效应效应的发生，并避免多次光刻的套刻对准偏差造成的不良影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种沟槽栅器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有基底层和位于基底层上的第一导电类型的掺杂体区层；
在所述掺杂体区层上形成具有离子注入开口的掩蔽介质层，且所述离子注入开口贯穿所述掩蔽介质层以暴露出所述掺杂体区层的顶面；
以所述掩蔽介质层为掩膜，采用第二导电类型的离子对所述离子注入开口中的掺杂体区层的表层进行第一离子注入，以形成第二导电类型的掺杂离子层，且所述掺杂离子层在横向上与所述离子注入开口外围的掩蔽介质层有上下的交叠；
沿所述离子注入开口向下刻蚀所述掺杂离子层、所述掺杂体区层和所述基底层，以形成栅槽，所述栅槽的底面位于所述基底层中且所述栅槽的侧壁上剩余有部分所述掺杂离子层；
在所述栅槽中填充栅极并使得所述栅极的顶面低于所述掩蔽介质层的顶面，以形成介质填充口；
形成填充在所述介质填充口中的栅覆盖介质层，且进一步去除所述掩蔽介质层，以暴露出所述掺杂离子层及其外围的掺杂体区层的顶面；
以所述栅覆盖介质层为掩膜，采用第一导电类型的离子对暴露出的所述掺杂离子层及其外围的所述掺杂体区层进行第二离子注入，以在所述掺杂离子层外围的所述掺杂体区层的表层中形成第一导电类型的体接触区，同时使得所述掺杂离子层形成为第二导电类型的掺杂区。
2.如权利要求1所述的沟槽栅器件的制造方法，其特征在于，提供所述衬底的步骤包括：提供基底层并通过外延生长工艺在所述基底层上形成所述掺杂体区层；或者，提供所述衬底的步骤包括：提供衬底并对所述衬底的表层进行第一导电类型的离子注入，以形成所述基底层和所述掺杂体区层。
3.如权利要求1所述的沟槽栅器件的制造方法，其特征在于，在所述栅槽中填充所述栅极之前，先在所述栅槽的表面上形成栅氧层。
4.如权利要求3所述的沟槽栅器件的制造方法，其特征在于，在所述栅槽的表面上形成栅氧层之前，先形成填充于所述栅槽的底部中的沟槽底部氧化物结构；或者，在所述栅槽的表面上形成栅氧层之前或者之后，且在填充所述栅极之前，先形成填充于所述栅槽的底部中的屏蔽栅，所述屏蔽栅和所述栅极之间设有栅间隔离层。
5.如权利要求1-4中任一项所述的沟槽栅器件的制造方法，其特征在于，所述掩蔽介质层包括材质不同且依次层叠在所述掺杂体区层上的第一介质层和第二介质层。
6.如权利要求5所述的沟槽栅器件的制造方法，其特征在于，形成填充在所述介质填充口中的栅覆盖介质层并进一步去除所述掩蔽介质层的步骤包括：
沉积栅覆盖介质层直至填满所述栅极上方的所述介质填充口；
通过回刻蚀工艺或者化学机械抛光工艺一同去除所述第一介质层的顶面以上的所述栅覆盖介质层和所述第二介质层；
刻蚀去除所述第一介质层。
7.如权利要求6所述的沟槽栅器件的制造方法，其特征在于，所述第一介质层的材料包括氮化硅和/或氮氧化硅。
8.如权利要求6所述的沟槽栅器件的制造方法，其特征在于，所述第二介质层与所述栅覆盖介质层的材料相同。
9.如权利要求6所述的沟槽栅器件的制造方法，其特征在于，所述第二介质层和所述栅覆盖介质层的材料分别包括氧化硅、正硅酸乙酯、磷硅玻璃、硼磷硅玻璃、氟硅玻璃中的至少一种。
10.如权利要求1-4中任一项所述的沟槽栅器件的制造方法，其特征在于，在形成所述体接触区和所述掺杂区之后，还包括：形成金属层，所述金属层电性连接所述体接触区和所述掺杂区。
CN202210012386.2A 2022-01-07 2022-01-07 沟槽栅器件的制造方法 Pending CN114038743A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210012386.2A CN114038743A (zh) 2022-01-07 2022-01-07 沟槽栅器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210012386.2A CN114038743A (zh) 2022-01-07 2022-01-07 沟槽栅器件的制造方法

Publications (1)

Publication Number Publication Date
CN114038743A true CN114038743A (zh) 2022-02-11

Family

ID=80141364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210012386.2A Pending CN114038743A (zh) 2022-01-07 2022-01-07 沟槽栅器件的制造方法

Country Status (1)

Country Link
CN (1) CN114038743A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512537A (zh) * 2022-04-19 2022-05-17 北京芯可鉴科技有限公司 绝缘栅双极型晶体管igbt的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333426A2 (en) * 1988-03-15 1989-09-20 Kabushiki Kaisha Toshiba Dynamic RAM
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US6368921B1 (en) * 1999-09-28 2002-04-09 U.S. Philips Corporation Manufacture of trench-gate semiconductor devices
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US20120146090A1 (en) * 2010-12-14 2012-06-14 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333426A2 (en) * 1988-03-15 1989-09-20 Kabushiki Kaisha Toshiba Dynamic RAM
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US6368921B1 (en) * 1999-09-28 2002-04-09 U.S. Philips Corporation Manufacture of trench-gate semiconductor devices
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US20120146090A1 (en) * 2010-12-14 2012-06-14 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode
CN102544100A (zh) * 2010-12-14 2012-07-04 万国半导体股份有限公司 带有集成二极管的自对准沟槽mosfet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512537A (zh) * 2022-04-19 2022-05-17 北京芯可鉴科技有限公司 绝缘栅双极型晶体管igbt的制造方法

Similar Documents

Publication Publication Date Title
US11854898B2 (en) Wrap-around contact on FinFET
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
US6238981B1 (en) Process for forming MOS-gated devices having self-aligned trenches
US6534836B1 (en) MOSFET semiconductor device
US6773995B2 (en) Double diffused MOS transistor and method for manufacturing same
US8187941B2 (en) Method of manufacturing semiconductor device
US20040031987A1 (en) Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
US9136340B2 (en) Doped protection layer for contact formation
US11515389B2 (en) Semiconductor device and method for fabricating the same
US10985240B2 (en) Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
JP7145313B2 (ja) 半導体デバイス及びその製造方法
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
CN114038743A (zh) 沟槽栅器件的制造方法
US11075292B2 (en) Insulated gate bipolar transistor, and manufacturing method therefor
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
JP5519118B2 (ja) 半導体装置及びその製造方法
EP4297096A1 (en) Semiconductor device and manufacturing method thereof
US11742207B2 (en) Semiconductor device and manufacturing method thereof
US20230100307A1 (en) Method for manufacturing trench-gate mosfet
CN113437149B (zh) 半导体结构及其形成方法
JP2615958B2 (ja) バイポーラ型半導体装置の製造方法
KR100481984B1 (ko) 반도체장치및그제조방법
US20040142573A1 (en) Method for manufacturing MOSFET semiconductor device
CN115528102A (zh) 自对准双槽屏蔽栅igbt结构及其制造方法
CN117253798A (zh) Ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220211

RJ01 Rejection of invention patent application after publication