CN110767740B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110767740B
CN110767740B CN201810840983.8A CN201810840983A CN110767740B CN 110767740 B CN110767740 B CN 110767740B CN 201810840983 A CN201810840983 A CN 201810840983A CN 110767740 B CN110767740 B CN 110767740B
Authority
CN
China
Prior art keywords
hole
field plate
isolation
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810840983.8A
Other languages
English (en)
Other versions
CN110767740A (zh
Inventor
金华俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201810840983.8A priority Critical patent/CN110767740B/zh
Priority to JP2021504447A priority patent/JP7145313B2/ja
Priority to PCT/CN2019/097836 priority patent/WO2020020328A1/zh
Priority to US17/262,882 priority patent/US11588049B2/en
Priority to EP19841203.3A priority patent/EP3832733A4/en
Priority to KR1020217005241A priority patent/KR102520058B1/ko
Publication of CN110767740A publication Critical patent/CN110767740A/zh
Application granted granted Critical
Publication of CN110767740B publication Critical patent/CN110767740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。所述半导体器件包括：漂移区；隔离结构，与所述漂移区接触，所述隔离结构包括第一隔离层、所述第一隔离层上的孔刻蚀停止层、以及所述孔刻蚀停止层上的第二隔离层；及孔场板，设于所述孔刻蚀停止层的上方，并与所述孔刻蚀停止层接触。本发明能够保证孔场板帮助漂移区耗尽的效果不会因为孔场板过深或过浅而偏离预期，因此可以保证器件的稳定性和均匀性。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件，还涉及一种半导体器件的制造方法。
背景技术
对于需要较高的耐压(BV)的半导体器件，例如功率器件，可以通过场板结构来提高其耐压。通过进一步改进场板的结构、制造工艺，能够获得更好的提高耐压的效果。
发明内容
基于此，有必要提供一种半导体器件及其制造方法。
一种半导体器件，包括：漂移区；隔离结构，与所述漂移区接触，所述隔离结构包括第一隔离层、所述第一隔离层上的孔刻蚀停止层、以及所述孔刻蚀停止层上的第二隔离层；及孔场板，设于所述孔刻蚀停止层的上方，并与所述孔刻蚀停止层接触。
在其中一个实施例中，所述隔离结构是浅沟槽隔离结构，所述第一隔离层和第二隔离层的材质是硅氧化物。
在其中一个实施例中，所述孔刻蚀停止层的材质是含氮化合物。
在其中一个实施例中，所述孔场板为绝缘材质。
在其中一个实施例中，还包括金属层，所述孔场板的顶部连接至所述金属层。
在其中一个实施例中，还包括设于所述隔离结构与所述金属层之间的层间介质，所述孔场板穿过所述层间介质连接所述金属层和隔离结构。
在其中一个实施例中，还包括多晶硅结构，所述多晶硅结构包括多晶硅栅和多晶硅场板。
一种半导体器件的制造方法，包括：在衬底表面形成沟槽；在所述沟槽的内表面形成第一隔离层；在所述第一隔离层上形成孔刻蚀停止层；在沟槽内剩余的位置形成第二隔离层；形成漂移区，所述漂移区与隔离结构相接触，所述隔离结构包括所述第一隔离层、孔刻蚀停止层及第二隔离层；刻蚀形成场板孔，所述场板孔贯穿所述第二隔离层至所述孔刻蚀停止层；向所述场板孔内填充物质形成孔场板。
在其中一个实施例中，还包括在所述隔离结构上形成层间介质的步骤，所述刻蚀形成场板孔的步骤是刻穿所述层间介质后，继续向下刻蚀所述第二隔离层直至所述孔刻蚀停止层。
在其中一个实施例中，所述在所述沟槽的内表面形成第一隔离层的步骤，是热生长硅氧化物。
上述半导体器件及其制造方法，形成有与隔离结构连接的孔场板，能够帮助漂移区耗尽，从而有效提升器件耐压。隔离结构中形成有孔刻蚀停止层，从而能够准确控制孔场板向下延伸至的位置，同时可以将隔离结构位于孔场板下方的厚度控制为第一隔离层的厚度，从而保证孔场板帮助漂移区耗尽的效果不会因为孔场板过深或过浅而偏离预期，因此可以保证器件的稳定性。
附图说明
图1是一实施例中半导体器件的剖面结构示意图；
图2是一实施例中半导体器件的制造方法的流程图；
图3a-图3d是采用图2所示方法制造的过程中半导体器件的剖面结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中半导体器件的剖面结构示意图，包括漂移区120、隔离结构130及孔场板180。其中隔离结构130与漂移区120接触，隔离结构130包括第一隔离层132、第一隔离层132上的孔刻蚀停止层134、以及孔刻蚀停止层134上的第二隔离层136。孔场板180设于孔刻蚀停止层134的上方，并且与孔刻蚀停止层134相接触。在图1所示的实施例中，漂移区120在截面上将隔离结构130包围，孔场板180向下延伸至孔刻蚀停止层134。
上述半导体器件，形成有与隔离结构130连接的孔场板180，由于隔离结构130与漂移区120接触，因此孔场板180能够帮助漂移区120耗尽，从而有效提升器件耐压。隔离结构130中形成有孔刻蚀停止层134，从而能够准确控制孔场板180向下延伸至的位置，同时可以将隔离结构130在孔场板180下方的厚度控制为第一隔离层132的厚度，从而保证孔场板180帮助漂移区120耗尽的效果不会因为孔场板180过深或过浅(即孔的深度偏离设计值)而偏离预期，因此可以保证器件的稳定性和均匀性。
隔离结构130是在传统的隔离结构内部，增加了一层采用另一种材质的孔刻蚀停止层134，即在采用绝缘材质A的隔离结构内部，增加了采用材质B的孔刻蚀停止层。其中材质B需要与绝缘材质A有一个较高的刻蚀选择比，这样在刻蚀形成孔场板180(的孔)时，刻穿第二隔离层136以后就会停止在孔刻蚀停止层134。
为了让孔刻蚀停止层134不影响隔离结构130本身的性能，应该将孔刻蚀停止层134做得较薄。当然，前提是保证刻蚀形成孔场板180时，在合理的刻蚀时长内孔刻蚀停止层134不会被刻穿。
在一个实施例中，隔离结构130是浅沟槽隔离结构(STI)，第一隔离层132和第二隔离层136的材质是硅氧化物，例如可以是二氧化硅。
在一个实施例中，孔刻蚀停止层134的材质是含氮化合物，例如氮化硅。
在一个实施例中，孔场板180为绝缘材质，即孔内填充的材质为绝缘材质。
在一个实施例中，半导体器件还包括金属层(图1未示)，孔场板180的顶部连接至金属层。在一个实施例中，半导体器件还包括设于隔离结构130与金属层之间的层间介质(ILD)190，孔场板180穿过层间介质190连接金属层和隔离结构130。
层间介质190的材质可以采用本领域习知的作为层间介质的材料，例如磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。
在一个实施例中，半导体器件还包括多晶硅结构174，多晶硅结构174包括位于栅氧化层172上的多晶硅栅和延伸到隔离结构130上的多晶硅场板。
在一个实施例中，半导体器件为横向扩散金属氧化物半导体场效应管(LDMOSFET)。
在图1所示的实施例中，半导体器件包括漏极区142和源极区162，多晶硅栅位于漏极区142和源极区162之间的区域的上方。漏极区142位于漂移区120内，且漏极区142位于隔离结构130与多晶硅栅相对的一侧(在图1中，漏极区142位于隔离结构130右侧，多晶硅栅位于隔离结构130左侧)。
在图1所示的实施例中，第一导电类型的漂移区120位于第二导电类型的衬底110内，半导体器件还包括衬底110内的第二导电类型阱区150，多晶硅栅与隔离结构130相对的一侧延伸到第二导电类型阱区150上。
在图1所示的实施例中，半导体器件还包括位于第二导电类型阱区150内的第二导电类型掺杂区164，第二导电类型掺杂区164位于源极区162远离多晶硅栅的一侧。
在图1所示的实施例中，孔场板180的孔为接触孔(CT)。
在一个实施例中，第一导电类型为N型，第二导电类型为P型。在图1所示的实施例中，衬底110为P型衬底，漂移区为N型漂移区，第二导电类型阱区150为P阱，漏极区142为N+漏区，源极区162为N+源区，第二导电类型掺杂区164为P+区。
在其他的实施例中，也可以是第一导电类型为P型，第二导电类型为N型。
本发明还提供一种半导体器件的制造方法，可以用于制造上述任一实施例的半导体器件。图2是一实施例中半导体器件的制造方法的流程图，包括下列步骤：
S210，在衬底表面形成沟槽。
形成沟槽是为了在沟槽内形成隔离结构。在一个实施例中，可以通过刻蚀工艺形成沟槽。
参见图3a，在一个实施例中，是采用硬掩膜112作为掩膜刻蚀出沟槽131。例如可以采用氮化硅作为硬掩膜112，通过光刻在需要形成沟槽131的地方露出刻蚀窗口，然后刻蚀掉刻蚀窗口处的氮化硅并向下刻蚀出沟槽131。
S220，在沟槽的内表面形成第一隔离层。
参见图3a，在本实施例中，第一隔离层132的材质为硅氧化物，例如可以是二氧化硅。在图3a所示的实施例中，本步骤是通过热氧化在衬底110上生长一层氧化物。在图3a所示的实施例中，硬掩膜112的下方也会生长出第一隔离层132。
S230，在第一隔离层上形成孔刻蚀停止层。
参见图3b，在一个实施例中是通过淀积工艺形成孔刻蚀停止层134。为了便于操作，图3b所示的实施例淀积的孔刻蚀停止层134也形成在了硬掩膜112上。
S240，在沟槽内剩余的位置形成第二隔离层。
为了保证将沟槽填满，在图3c所示的实施例中，第二隔离层136要过量淀积，即淀积的第二隔离层136的厚度会大于将沟槽填满所需的厚度。形成的第二隔离层136覆盖在沟槽内的孔刻蚀停止层134上和沟槽外的孔刻蚀停止层134上。第一隔离层132、孔刻蚀停止层134及第二隔离层136共同构成隔离结构。
在图3d所示的实施例中，步骤S240完成后先对衬底表面进行平坦化处理，例如进行化学机械研磨(CMP)，将第一隔离层132去除一部分。然后将衬底110上面的硬掩膜112、第二隔离层136、孔刻蚀停止层134及第一隔离层132剥掉(可以通过刻蚀工艺，不要刻蚀掉沟槽内的隔离结构)，最后得到图3d所示的结构。
S250，形成漂移区。
漂移区与隔离结构相接触。在本实施例中，是在形成隔离结构之后(即形成第一隔离层132、孔刻蚀停止层134及第二隔离层136之后)再形成漂移区；在其他实施例中，也可以先形成漂移区，再形成隔离结构。
S260，刻蚀形成场板孔。
刻蚀场板孔时，是通过孔刻蚀停止层134来控制孔的深度，因此孔刻蚀停止层134的材质需要与第二隔离层136的材质有一个较高的刻蚀选择比，这样在刻穿第二隔离层136以后就会停止在孔刻蚀停止层134。在一个实施例中，第二隔离层136的材质是硅氧化物，例如二氧化硅；孔刻蚀停止层134的材质是含氮化合物，例如氮化硅。
S270，向场板孔内填充物质形成孔场板。
上述半导体器件，形成有与隔离结构连接的孔场板，由于隔离结构与漂移区接触，因此孔场板能够帮助漂移区耗尽，从而有效提升器件耐压。隔离结构中形成有孔刻蚀停止层134，从而能够准确控制孔场板向下延伸至的位置，同时可以将隔离结构在孔场板下方的厚度控制为第一隔离层132的厚度，从而保证孔场板帮助漂移区耗尽的效果不会因为孔场板过深或过浅(即孔的深度偏离设计值)而偏离预期，因此可以保证器件的稳定性和均匀性。
由于孔场板对漂移区的耗尽效果与隔离结构在孔场板下方的厚度相关，因此可以根据器件所需的耐压预先计算出所需的第一隔离层132厚度(或通过其他方式预先得出所需的第一隔离层132厚度)，步骤S220根据该厚度来生长硅氧化物。此外，还利用步骤S230形成的孔刻蚀停止层134，将第一隔离层132与第二隔离层136区分开，使得所需的第一隔离层132厚度可以预先设置好，进一步有效控制第一隔离层132厚度。
在一个实施例中，半导体器件为横向扩散金属氧化物半导体场效应管(LDMOSFET)。
在一个实施例中，步骤S240之后还包括阱注入、栅氧化、多晶硅淀积、源漏注入等流程，可以理解的，这些步骤可以采用本领域习知的方法进行。
在一个实施例中，还包括在隔离结构上形成层间介质的步骤，步骤S260是刻穿层间介质后，继续向下刻蚀第二隔离层136直至孔刻蚀停止层134。在一个实施例中，在隔离结构上形成层间介质之后，还包括在层间介质上形成金属层的步骤，孔场板的顶部连接至该金属层。
层间介质的材质可以采用本领域习知的作为层间介质的材料，例如磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。
为了让孔刻蚀停止层134不影响隔离结构本身的性能，步骤S230应将孔刻蚀停止层134做得较薄。当然，前提是保证步骤S260的刻蚀时长在合理的范围内时，孔刻蚀停止层134不会被刻穿。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种半导体器件，其特征在于，包括：
漂移区；
隔离结构，与所述漂移区接触，所述隔离结构包括第一隔离层、所述第一隔离层上的孔刻蚀停止层、以及所述孔刻蚀停止层上的第二隔离层；及
孔场板，设于所述孔刻蚀停止层的上方，并与所述孔刻蚀停止层接触；
多晶硅结构，包括多晶硅栅和多晶硅场板；
其中，所述孔场板不与所述多晶硅结构直接接触，且所述孔场板不与所述多晶硅结构电连接，所述第一隔离层的厚度根据器件所需的耐压计算得出。
2.根据权利要求1所述的半导体器件，其特征在于，所述隔离结构是浅沟槽隔离结构，所述第一隔离层和第二隔离层的材质是硅氧化物。
3.根据权利要求2所述的半导体器件，其特征在于，所述孔刻蚀停止层的材质是含氮化合物。
4.根据权利要求1所述的半导体器件，其特征在于，所述孔场板为绝缘材质。
5.根据权利要求1所述的半导体器件，其特征在于，还包括金属层，所述孔场板的顶部连接至所述金属层。
6.根据权利要求5所述的半导体器件，其特征在于，还包括设于所述隔离结构与所述金属层之间的层间介质，所述孔场板穿过所述层间介质连接所述金属层和隔离结构。
7.一种半导体器件的制造方法，包括：
在衬底表面形成沟槽；
在所述沟槽的内表面形成第一隔离层；所述第一隔离层的厚度根据器件所需的耐压计算得出；
在所述第一隔离层上形成孔刻蚀停止层；
在沟槽内剩余的位置形成第二隔离层；
形成漂移区，所述漂移区与隔离结构相接触，所述隔离结构包括所述第一隔离层、孔刻蚀停止层及第二隔离层；
刻蚀形成场板孔，所述场板孔贯穿所述第二隔离层至所述孔刻蚀停止层；
向所述场板孔内填充物质形成孔场板；
淀积多晶硅形成多晶硅栅和多晶硅场板，所述孔场板不与所述多晶硅结构直接接触，且所述孔场板不与所述多晶硅结构电连接。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，还包括在所述隔离结构上形成层间介质的步骤，所述刻蚀形成场板孔的步骤是刻穿所述层间介质后，继续向下刻蚀所述第二隔离层直至所述孔刻蚀停止层。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述在所述沟槽的内表面形成第一隔离层的步骤，是热生长硅氧化物。
CN201810840983.8A 2018-07-27 2018-07-27 半导体器件及其制造方法 Active CN110767740B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810840983.8A CN110767740B (zh) 2018-07-27 2018-07-27 半导体器件及其制造方法
JP2021504447A JP7145313B2 (ja) 2018-07-27 2019-07-26 半導体デバイス及びその製造方法
PCT/CN2019/097836 WO2020020328A1 (zh) 2018-07-27 2019-07-26 半导体器件及其制造方法
US17/262,882 US11588049B2 (en) 2018-07-27 2019-07-26 Semiconductor device and method for manufacturing same
EP19841203.3A EP3832733A4 (en) 2018-07-27 2019-07-26 SEMICONDUCTOR DEVICE AND METHOD FOR MAKING IT
KR1020217005241A KR102520058B1 (ko) 2018-07-27 2019-07-26 반도체 디바이스 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810840983.8A CN110767740B (zh) 2018-07-27 2018-07-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110767740A CN110767740A (zh) 2020-02-07
CN110767740B true CN110767740B (zh) 2021-10-15

Family

ID=69180780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810840983.8A Active CN110767740B (zh) 2018-07-27 2018-07-27 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US11588049B2 (zh)
EP (1) EP3832733A4 (zh)
JP (1) JP7145313B2 (zh)
KR (1) KR102520058B1 (zh)
CN (1) CN110767740B (zh)
WO (1) WO2020020328A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335163A (zh) * 2020-09-30 2022-04-12 芯恩（青岛）集成电路有限公司 具有垂直浮空场板的ldmos晶体管及其制备方法
CN115206802A (zh) * 2021-04-12 2022-10-18 联华电子股份有限公司 横向扩散金属氧化物半导体元件及其制作方法
TWI792495B (zh) * 2021-08-16 2023-02-11 立錡科技股份有限公司 功率元件及其製造方法
CN116978788A (zh) * 2023-09-25 2023-10-31 粤芯半导体技术股份有限公司 多层场板结构的ldmos器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140715A1 (en) * 2008-12-04 2010-06-10 Kabushiki Kaisha Toshiba Semiconductor device
US20160111488A1 (en) * 2014-10-20 2016-04-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN106571393A (zh) * 2015-10-07 2017-04-19 爱思开海力士有限公司 具有沟槽绝缘场板和金属场板的横向高压集成器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135249A (ja) 1993-11-09 1995-05-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW466747B (en) * 2000-12-14 2001-12-01 United Microelectronics Corp Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET
JP2003332424A (ja) 2002-05-14 2003-11-21 Sharp Corp 半導体装置の製造方法
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
JP2005303253A (ja) 2004-03-18 2005-10-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US8134208B2 (en) * 2007-09-26 2012-03-13 Globalfoundries Inc. Semiconductor device having decreased contact resistance
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
WO2010013683A1 (ja) 2008-08-01 2010-02-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
JP2011171638A (ja) 2010-02-22 2011-09-01 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8981475B2 (en) * 2013-06-18 2015-03-17 International Business Machines Corporation Lateral diffusion metal oxide semiconductor (LDMOS)
JP6279346B2 (ja) 2014-02-27 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
DE102014206361A1 (de) * 2014-04-03 2015-10-08 Robert Bosch Gmbh Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
CN104538309A (zh) 2014-12-31 2015-04-22 上海华虹宏力半导体制造有限公司 低导通电阻ldmos 的结构及制作方法
CN104992977B (zh) * 2015-05-25 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
JP6509665B2 (ja) 2015-07-23 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
DE102015112427B4 (de) * 2015-07-29 2017-04-06 Infineon Technologies Ag Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US10804389B2 (en) * 2016-02-25 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS transistor
US11411086B2 (en) * 2020-03-17 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Field plate and isolation structure for high voltage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140715A1 (en) * 2008-12-04 2010-06-10 Kabushiki Kaisha Toshiba Semiconductor device
US20160111488A1 (en) * 2014-10-20 2016-04-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN106571393A (zh) * 2015-10-07 2017-04-19 爱思开海力士有限公司 具有沟槽绝缘场板和金属场板的横向高压集成器件

Also Published As

Publication number Publication date
JP2021532594A (ja) 2021-11-25
EP3832733A4 (en) 2022-04-20
EP3832733A1 (en) 2021-06-09
US11588049B2 (en) 2023-02-21
JP7145313B2 (ja) 2022-09-30
CN110767740A (zh) 2020-02-07
KR102520058B1 (ko) 2023-04-10
US20210234041A1 (en) 2021-07-29
KR20210034650A (ko) 2021-03-30
WO2020020328A1 (zh) 2020-01-30

Similar Documents

Publication Publication Date Title
CN110767740B (zh) 半导体器件及其制造方法
US9257532B2 (en) Method for forming a semiconductor device with a trench and an isolation
US8629008B2 (en) Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
US10559500B2 (en) Method of manufacturing a semiconductor device with wider sidewall spacer for a high voltage MISFET
US7842574B2 (en) Method of manufacturing a semiconductor power device
US10043804B2 (en) LDMOS design for a FinFET device
TW201735264A (zh) 作為高壓器件之閘極介電質之凹陷淺溝渠隔離
US20140308788A1 (en) Method for fabricating power semiconductor device
US9806190B2 (en) High voltage drain extension on thin buried oxide SOI
US20140302657A1 (en) Method for fabricating power semiconductor device
WO2019109823A1 (zh) Mosfet结构及其制造方法
WO2022205727A1 (zh) 分离栅结构的半导体器件及其制造方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP2014508408A (ja) 半導体装置及び関連する製造方法
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
JP5830111B2 (ja) 半導体装置およびその製造方法
US11335803B2 (en) Source-down transistor with vertical field plate
US20230420558A1 (en) Semiconductor device and manufacturing method thereof
US11515416B2 (en) Laterally-diffused metal-oxide semiconductor transistor and method therefor
US20150079771A1 (en) Method for manufacturing a semiconductor structure
US20200203525A1 (en) Semiconductor Transistor Device and Method of Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant