CN116978788A - 多层场板结构的ldmos器件及其制备方法 - Google Patents
多层场板结构的ldmos器件及其制备方法 Download PDFInfo
- Publication number
- CN116978788A CN116978788A CN202311235035.9A CN202311235035A CN116978788A CN 116978788 A CN116978788 A CN 116978788A CN 202311235035 A CN202311235035 A CN 202311235035A CN 116978788 A CN116978788 A CN 116978788A
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation
- material layer
- sti
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 209
- 239000000463 material Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000000903 blocking effect Effects 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 239
- 238000000034 method Methods 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 108091006146 Channels Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本申请涉及半导体技术领域，公开了一种多层场板结构的LDMOS器件及其制备方法，包括：在衬底上沉积外延层；在衬底上形成STI隔离沟槽；在STI隔离沟槽上沉积第一种隔离材料层，得到初始STI隔离结构，且第一种隔离材料层覆盖外延层；回刻，和/或化学机械研磨初始STI隔离结构，以清理除初始STI隔离结构之外的第一种隔离材料层；在初始STI隔离结构上形成中间阻挡介质层，且基于中间阻挡介质层，在STI隔离沟槽内沉积第二种隔离材料层，以形成多层STI隔离结构；在衬底上形成多晶硅栅，以及在多层STI隔离结构上形成包括有目标接触孔以及金属引线的多层场板区。本申请优化了LDMOS器件的结构空间，提高了LDMOS器件的耐压等级，同时降低了器件的导通电阻。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种多层场板结构的LDMOS器件及其制备方法。
背景技术
在半导体制造领域，BCD（双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管）功率集成电路中集成有双极器件、CMOS器件以及DMOS器件，以此综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，其中包括的LDMOS（横向扩散金属氧化物半导体）器件应用广泛，占有越来越大范围的市场，而影响LDMOS器件性能与耐压参数的关键是场板结构。
现有的LDMOS器件多采用mini-STI场板、mini-LOCOS场板、HTO场板或接触孔场板，而对于12V~40V区域间的LDMOS器件，参考图1，为了调整其不同的耐压要求，通常的做法是调整LDMOS器件的沟道长度a，或场板与多晶硅栅的覆盖距离b，或场板的延伸距离c，譬如16V的LDMOS，通常调整a的尺寸在0.5um左右，b的尺寸在0.7um左右，c的尺寸在0.8um左右，但是随着器件源漏耐压要求的提高，以上a、b、c的距离、尺寸不可能无限制的提高，另外，单纯的拉大以上距离，会导致源漏的导通电阻相应的呈线性增加，由此，如何设计一种LDMOS器件的制备方法，在提高器件耐压等级的同时，降低器件的导通电阻，成为了一亟需解决的技术问题。
发明内容
鉴于此，本申请提供一种多层场板结构的LDMOS器件以及制备方法，以提高LDMOS器件的耐压等级，同时降低器件的导通电阻。
为实现以上目的，根据第一方面，采用的技术方案为：
一种多层场板结构的LDMOS器件制备方法，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述衬底上形成STI隔离沟槽，且将所述衬底划分出若干个有源区；
在所述STI隔离沟槽上沉积第一种隔离材料层，得到初始STI隔离结构，且所述第一种隔离材料层覆盖所述外延层；
回刻，和/或化学机械研磨所述初始STI隔离结构，以清理除所述初始STI隔离结构之外的所述第一种隔离材料层；
在所述初始STI隔离结构上形成中间阻挡介质层，且基于所述中间阻挡介质层，在所述STI隔离沟槽内沉积第二种隔离材料层，以形成多层STI隔离结构；
在所述衬底上形成多晶硅栅，以及在所述多层STI隔离结构上形成包括有目标接触孔以及金属引线的多层场板区。
本申请进一步设置为：在所述初始STI隔离结构上形成所述中间阻挡介质层，具体包括：沉积SiON材料层、氧化物材料层或SiN材料层中的一种或几种至所述初始STI隔离结构以及所述外延层上，其中，所述中间阻挡介质层上形成有ILD层间介质层。
本申请进一步设置为：在形成所述多层STI隔离结构之后，还包括：化学机械研磨所述多层STI隔离结构，以清理除所述多层STI隔离结构之外的所述第二种隔离材料层。
本申请进一步设置为：所述第一种隔离材料层与所述第二种隔离材料层的形成材料相同或不同。
本申请进一步设置为：在形成所述多晶硅栅之前，还包括：对所述外延层进行离子注入掺杂，以形成漂移区。
本申请进一步设置为：在形成所述多层场板区之前，还包括：对所述外延层进行离子注入掺杂，以形成沟道区；对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂。
本申请进一步设置为：在形成所述多晶硅栅之后，还包括：在所述多晶硅栅的侧边沉积栅极隔离层；在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
本申请进一步设置为：形成所述多层场板区，具体包括：基于所述多层STI隔离结构，光刻并刻蚀所述第二种隔离材料层以及所述ILD层间介质层，形成贯穿至所述中间阻挡介质层表面的所述目标接触孔；沉积金属在所述目标接触孔内，得到用于金属互连的所述金属引线。
本申请进一步设置为：所述第一种隔离材料层的形成厚度为500~2500Å，所述中间阻挡介质层的形成厚度为100~1000Å。
根据第二方面，采用的技术方案为：
一种多层场板结构的LDMOS器件，包括：衬底，所述衬底上设有多层STI隔离结构，所述多层STI隔离结构包括STI隔离沟槽，以及设于所述STI隔离沟槽内，且依次层叠的第一种隔离材料层、中间阻挡介质层以及第二种隔离材料层；所述STI隔离沟槽开设在所述衬底上，所述中间阻挡介质层设于所述第一种隔离材料层和所述第二种隔离材料层之间并分隔所述第一种隔离材料层和所述第二种隔离材料层；所述多层STI隔离结构的中心处还设有目标接触孔，所述目标接触孔穿过所述第二种隔离材料层后，与所述中间阻挡介质层抵接，所述目标接触孔内沉积有金属引线。
综上所述，与现有技术相比，本申请公开了一种多层场板结构的LDMOS器件及其制备方法，通过在STI隔离沟槽上沉积第一种隔离材料层，得到初始STI隔离结构，通过回刻，和/或化学机械研磨初始STI隔离结构以清理部分第一种隔离材料层，通过在初始STI隔离结构上形成中间阻挡介质层以及沉积第二种隔离材料层来形成多层STI隔离结构，并以多层STI隔离结构为基础，在衬底上形成多晶硅栅，以及在多层STI隔离结构上形成包括有目标接触孔以及金属引线的多层场板区，即通过上述设置，使得LDMOS器件在提高耐压等级的同时，亦降低了其导通电阻。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的LDMOS器件的结构示意图；
图2是本实施例的多层场板结构的LDMOS器件制备方法的流程图；
图3是本实施例的第一种LDMOS器件在制备过程中的结构示意图；
图4是本实施例的第二种LDMOS器件在制备过程中的结构示意图；
图5是本实施例的第三种LDMOS器件在制备过程中的结构示意图；
图6是本实施例的第四种LDMOS器件在制备过程中的结构示意图；
图7是本实施例的第五种LDMOS器件在制备过程中的结构示意图；
图8是本实施例的第六种LDMOS器件在制备过程中的结构示意图；
图9是本实施例的多层场板结构的LDMOS器件的结构示意图。
附图标记：1、衬底；2、外延层；3、初始STI隔离结构；31、STI隔离沟槽；32、第一种隔离材料层；4、中间阻挡介质层；41、ILD层间介质层；5、多层STI隔离结构；51、第二种隔离材料层；6、多晶硅栅；61、栅极隔离层；7、漂移区；71、漏极区；8、沟道区；81、源极区；9、目标接触孔；91、金属引线；10、多层场板区。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参考图2，为本实施例的多层场板结构的LDMOS器件制备方法的流程图，具体包括：
S101，提供一衬底，且在衬底上沉积外延层。
在本实施例中，衬底的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料，衬底的材料还可以是SiGe衬底，Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底，以提高材料的可选择性和针对实际生产环境的适应性。
S102，在衬底上形成STI隔离沟槽，且将衬底划分出若干个有源区。
需要说明的是，STI隔离沟槽可划分衬底为若干个有源区，以便于在同一晶圆上制造多个器件，同时STI隔离沟槽确保它们之间的电气隔离，以实现更好的电性能、更高的集成度或实现更好的电气隔离效果。
S103，在STI隔离沟槽上沉积第一种隔离材料层，得到初始STI隔离结构，且第一种隔离材料层覆盖外延层。
其中，第一种隔离材料层的沉积，设定为并不填满STI隔离沟槽，以便于后续中间阻挡介质层和第二种隔离材料层的增入。
S104，回刻，和/或化学机械研磨初始STI隔离结构，以清理除初始STI隔离结构之外的第一种隔离材料层。
在具体实施过程中，可以回刻初始STI隔离结构，或化学机械研磨初始STI隔离结构，或先回刻后再化学机械研磨初始STI隔离结构，目的在于清理除初始STI隔离结构之外的第一种隔离材料层，即清理掉外延层上的第一种隔离材料层。
S105，在初始STI隔离结构上形成中间阻挡介质层，且基于中间阻挡介质层，在STI隔离沟槽内沉积第二种隔离材料层，以形成多层STI隔离结构。
即中间阻挡介质层在STI隔离沟槽内夹杂在第一种隔离材料层和第二种隔离材料层之间，以形成多层的STI隔离结构。
S106，在衬底上形成多晶硅栅，以及在多层STI隔离结构上形成包括有目标接触孔以及金属引线的多层场板区。
其中，多层STI隔离结构形成在STI隔离沟槽上，即STI隔离沟槽与第一种隔离材料层和/或第二种隔离材料层配合，可视为LDMOS器件的STI场板，而中间阻挡介质层与目标接触孔配合，可视为LDMOS器件的接触孔场板，而STI场板与接触孔场板集合在STI隔离沟槽内，亦在整体上优化了LDMOS器件的结构空间，节省了LDMOS器件的面积，以便于更高的集成度，且多层场板区的STI场板与接触孔场板的组合，可以使得LDMOS器件在提高耐压等级的同时，亦降低了其导通电阻。
以下结合图3-图8和具体实施例对本申请提出的多层场板结构的LDMOS器件制备方法作进一步的详细说明，其中图3-图8是本实施例多层场板结构的LDMOS器件在制备过程中的结构变化示意图，需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图3和图4，提供一衬底1，且在衬底1上沉积外延层2。
作为示例，衬底1的厚度可以设为3~8um，衬底1的阻值为10~30ohm。
在一些实施例中，衬底1的厚度可以设为6um，衬底1的阻值为18ohm，作为LDMOS器件的基底层，通过设定具体衬底1的厚度和阻值来为LDMOS器件提供机械支撑和稳定性，减少热应力和机械应力对器件的影响，且衬底1的阻值直接影响着器件的电阻特性，较低的衬底阻值可以降低电流传输的电阻损耗，提高器件的效率，同时，衬底1的厚度和阻值也会影响器件的电容特性，适当控制衬底1的厚度和阻值可以降低电容的影响，提高高频性能，并且，衬底1的厚度和阻值还可以用于抑制浮体效应，浮体效应是指衬底1和源/漏区域之间的电荷积累效应。
在本实施例中，在衬底1上形成STI隔离沟槽31，且将衬底1划分出若干个有源区。
其中，STI隔离沟槽31的形成，可通过SiN材料层作为硬掩膜，通过刻蚀衬底1得到，而在STI隔离沟槽31形成后，可通过酸洗去除SiN材料层。
在具体实施过程中，在STI隔离沟槽31上沉积第一种隔离材料层32，得到初始STI隔离结构3，且第一种隔离材料层32覆盖外延层2；
进一步的，回刻，和/或化学机械研磨初始STI隔离结构3，以清理除初始STI隔离结构3之外的第一种隔离材料层32，即排出掉第一种隔离材料层32对外延层2的干扰，以便于后续工艺的进行。
参考图5，在初始STI隔离结构3上形成中间阻挡介质层4，且基于中间阻挡介质层4，在STI隔离沟槽31内沉积第二种隔离材料层51，以形成多层STI隔离结构5。
其中，第一种隔离材料层32与第二种隔离材料层51的形成材料相同。
作为示例的，第一种隔离材料层32和第二种隔离材料层51的形成材料均可以包括氧化硅（SiO2）或氮化硅（Si3N4）。
另一方面，第一种隔离材料层32与第二种隔离材料层51的形成材料不同，即第一种隔离材料层32的形成材料均可以包括氧化硅（SiO2），第二种隔离材料层51的形成材料均可以包括氮化硅（Si3N4），或者第一种隔离材料层32的形成材料均可以包括氮化硅（Si3N4），第二种隔离材料层51的形成材料均可以包括氧化硅（SiO2）。
在本实施例中，第一种隔离材料层32的形成厚度为500~2500Å。
在一些实施例中，第一种隔离材料层32的形成厚度为1200Å，以便于第一种隔离材料层32具备足够厚度以满足后续工艺中多层场板结构的特性要求。
需要说明的是，STI隔离沟槽31与第一种隔离材料层32的组合可构成LDMOS器件的STI场板，和/或STI隔离沟槽31与第二种隔离材料层51的组合构成LDMOS器件的另一STI场板，即通过此两部分的STI场板设计，使得电场分布在STI隔离沟槽31和LDMOS器件栅极之间更加均匀，这有助于降低电场浓度，减少电场集中效应，从而改善器件的可靠性和寿命；同时可以减小漏电流的影响，此漏电流为电流从漏极到衬底的泄漏；亦可以改善器件的线性度，使其在高频率下的工作更加稳定和可靠，即在整体上可以提高LDMOS器件的耐压等级。
在具体实施过程中，在初始STI隔离结构3上形成中间阻挡介质层4，具体可包括：沉积SiON材料层、氧化物材料层或SiN材料层中的一种或几种至初始STI隔离结构3以及外延层2上，以便于控制目标接触孔9刻蚀的终止位置，进而控制目标接触孔9的形状和尺寸。
作为示例的，中间阻挡介质层4的形成材料包括SiN。
在本实施例中，中间阻挡介质层4的形成厚度为100~1000Å。
在一些实施例中，中间阻挡介质层4的形成厚度为600Å，以便于更好的阻止目标接触孔9在形成过程中的行程，亦可以有效的对第一种隔离材料层32和第二种隔离材料层51进行隔离，即对STI隔离沟槽31内的填充物进行分层设计，以利于后续的多层场板区10的形成。
需要说明的是，中间阻挡介质层4上形成有ILD层间介质层41，即ILD层间介质层41覆盖在中间阻挡介质层4上。
作为示例的，ILD层间介质层41由绝缘材料构成，如氧化硅（SiO2）、氮化硅（Si3N4）或低介电常数（Low-k）材料等，以便于层间隔离，防止信号干扰和电流泄漏。
参考图6，本实施例在形成多层STI隔离结构5之后，还包括：化学机械研磨多层STI隔离结构5，以清理除多层STI隔离结构5之外的第二种隔离材料层51，即排出掉第二种隔离材料层51对衬底1的干扰，以便于后续工艺的进行。
参考图7和图8，在衬底1上形成多晶硅栅6以及在多层STI隔离结构5上形成包括有目标接触孔9以及金属引线91的多层场板区10。
在具体实施过程中，多晶硅栅6的形成具体可包括：在衬底1上沉积多晶硅层，光刻并刻蚀多晶硅层，形成多晶硅栅6。
进一步的，在形成多晶硅栅6之前，对外延层2进行离子注入掺杂，以形成漂移区7。
其中，基于漂移区7，在形成多层场板区10之前，对外延层2进行离子注入掺杂，以形成沟道区8。
在一些实施例中，在形成沟道区8的过程中，还可以对漂移区7进行注入类型与漂移区7导电类型相反的离子注入掺杂，以此降低导通电阻，即反型注入或防止反向阻挡工艺。
作为示例的，LDMOS器件中，若漂移区7是P型材料，而沟道区8是N型材料，当对外延层2进行N型掺杂形成N型沟道区时，同时对漂移区7进行P型掺杂，形成P型区域，即漂移区7导电类型与注入类型相反，这样的掺杂方式可以在漂移区7的表面形成P-N结，防止了反向的空间电荷区形成，从而减小了漂移区7的电阻，有助于减小器件导通时的功耗，提高器件的效率和性能。
可以理解的是，在本实施例的多晶硅栅6形成之后，还包括：在多晶硅栅6的侧边沉积栅极隔离层61；在沟道区8内形成源极区81，以及在漂移区7内形成漏极区71，以完善LDMOS器件整体结构。
在具体实施过程中，多层场板区10的形成，具体可包括：
第一步骤，基于多层STI隔离结构5，光刻并刻蚀第二种隔离材料层51以及ILD层间介质层41，形成贯穿至中间阻挡介质层4表面的目标接触孔9。
第二步骤，沉积金属在目标接触孔9内，得到用于金属互连的金属引线91。
需要说明的是，多层STI隔离结构5内的中间阻挡介质层4、ILD层间介质层41以及目标接触孔9可视为LDMOS器件的接触孔场板，并且可将目标接触孔9视为该场板结构的上极板，基于此，即本实施例的多层场板区10包括有STI场板和接触孔场板。
则，中间阻挡介质层4、ILD层间介质层41以及目标接触孔9构成的接触孔场板具备降低LDMOS器件接触电阻以及均匀电场和降低漏极与栅极之间的寄生电容的作用，同时，其平面结构的场板薄膜，不会对LDMOS器件衬底进行损耗，从而可以大大的降低LDMOS器件的导通电阻。
在一些实施例中，接触孔场板可设于多层STI隔离结构5的中心。
可以理解的是，金属引线91可以与源极区81的源电极引线连接，以便于金属互连的进行。
本实施例公开的多层场板结构的LDMOS器件制备方法，通过在STI隔离沟槽31上沉积第一种隔离材料层32，得到初始STI隔离结构3，通过回刻，和/或化学机械研磨初始STI隔离结构3以清理部分第一种隔离材料层32，通过在初始STI隔离结构3上形成中间阻挡介质层4以及沉积第二种隔离材料层51来形成多层STI隔离结构5，并以多层STI隔离结构5为基础，在衬底1上形成多晶硅栅6，以及在多层STI隔离结构5上形成包括有目标接触孔9以及金属引线91的多层场板区10，以此使得多层STI隔离结构5内同时具备STI场板和接触孔场板，进而使得LDMOS器件在提高耐压等级的同时，亦降低了其导通电阻。
参考图9，本实施例还公开了一种多层场板结构的LDMOS器件，包括：
衬底1，衬底1上设有多层STI隔离结构5，多层STI隔离结构5包括STI隔离沟槽31，以及设于STI隔离沟槽31内，且依次层叠的第一种隔离材料层32、中间阻挡介质层4以及第二种隔离材料层51；STI隔离沟槽31开设在衬底1上，中间阻挡介质层4设于第一种隔离材料层32和第二种隔离材料层51之间并分隔第一种隔离材料层32和第二种隔离材料层51；多层STI隔离结构5的中心处还设有目标接触孔9，目标接触孔9穿过第二种隔离材料层51后，与中间阻挡介质层4抵接，目标接触孔9内沉积有金属引线91。
在具体实施过程中，多层场板结构的LDMOS器件还包括多晶硅栅6、漂移区7以及沟道区8，漂移区7和沟道区8设于衬底1中并保持有间隔，多层STI隔离结构5设于漂移区7内，多晶硅栅6设于衬底1上靠近多层STI隔离结构5处，且横跨漂移区7和沟道区8，漂移区7和沟道区8内分别设有漏极区71和源极区81，以此完善LDMOS器件结构和性能。
在一些实施例中，中间阻挡介质层4上设有ILD层间介质层41，目标接触孔9穿过第二种隔离材料层51以及ILD层间介质层41后，与中间阻挡介质层4抵接，以便于层间隔离，防止信号干扰和电流泄漏。
其中，源极区81的源电极引线可以与金属引线91连接，以便于金属互连。
由前述可知，STI隔离沟槽31与第一种隔离材料层32的组合可构成LDMOS器件的STI场板，和/或STI隔离沟槽31与第二种隔离材料层51的组合构成LDMOS器件的另一STI场板，即通过此两部分的STI场板设计，使得电场分布在STI隔离沟槽31和LDMOS器件栅极之间更加均匀，这有助于降低电场浓度，提高LDMOS器件的耐压等级，另一方面，中间阻挡介质层4以及目标接触孔9，或中间阻挡介质层4、ILD层间介质层41以及目标接触孔9可构成LDMOS器件的接触孔场板，接触孔场板具备降低LDMOS器件接触电阻以及均匀电场和降低漏极与栅极之间的寄生电容的作用，同时，其平面结构的场板薄膜，不会对LDMOS器件衬底进行损耗，从而可以大大的降低LDMOS器件的导通电阻。
即本实施例的LDMOS器件的多层STI隔离结构5包括有STI场板以及接触孔场板，以此兼具这两种场板的优点，进而使得LDMOS器件在提高耐压等级的同时，亦降低了其导通电阻。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种多层场板结构的LDMOS器件制备方法，其特征在于，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述衬底上形成STI隔离沟槽，且将所述衬底划分出若干个有源区；
在所述STI隔离沟槽上沉积第一种隔离材料层，得到初始STI隔离结构，且所述第一种隔离材料层覆盖所述外延层；
回刻，和/或化学机械研磨所述初始STI隔离结构，以清理除所述初始STI隔离结构之外的所述第一种隔离材料层；
在所述初始STI隔离结构上形成中间阻挡介质层，且基于所述中间阻挡介质层，在所述STI隔离沟槽内沉积第二种隔离材料层，以形成多层STI隔离结构；
在所述衬底上形成多晶硅栅，以及在所述多层STI隔离结构上形成包括有目标接触孔以及金属引线的多层场板区。
2.如权利要求1所述的多层场板结构的LDMOS器件制备方法，其特征在于，在所述初始STI隔离结构上形成所述中间阻挡介质层，具体包括：
沉积SiON材料层、氧化物材料层或SiN材料层中的一种或几种至所述初始STI隔离结构以及所述外延层上，其中，所述中间阻挡介质层上形成有ILD层间介质层。
3.如权利要求1所述的多层场板结构的LDMOS器件制备方法，其特征在于，在形成所述多层STI隔离结构之后，还包括：
化学机械研磨所述多层STI隔离结构，以清理除所述多层STI隔离结构之外的所述第二种隔离材料层。
4.如权利要求1所述的多层场板结构的LDMOS器件制备方法，其特征在于，所述第一种隔离材料层与所述第二种隔离材料层的形成材料相同或不同。
5.如权利要求1所述的多层场板结构的LDMOS器件制备方法，其特征在于，在形成所述多晶硅栅之前，还包括：
对所述外延层进行离子注入掺杂，以形成漂移区。
6.如权利要求5所述的多层场板结构的LDMOS器件制备方法，其特征在于，在形成所述多层场板区之前，还包括：
对所述外延层进行离子注入掺杂，以形成沟道区；
对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂。
7.如权利要求6所述的多层场板结构的LDMOS器件制备方法，其特征在于，在形成所述多晶硅栅之后，还包括：
在所述多晶硅栅的侧边沉积栅极隔离层；
在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
8.如权利要求2所述的多层场板结构的LDMOS器件制备方法，其特征在于，形成所述多层场板区，具体包括：
基于所述多层STI隔离结构，光刻并刻蚀所述第二种隔离材料层以及所述ILD层间介质层，形成贯穿至所述中间阻挡介质层表面的所述目标接触孔；
沉积金属在所述目标接触孔内，得到用于金属互连的所述金属引线。
9.如权利要求1至8任一项所述的多层场板结构的LDMOS器件制备方法，其特征在于，所述第一种隔离材料层的形成厚度为500~2500Å，所述中间阻挡介质层的形成厚度为100~1000Å。
10.一种多层场板结构的LDMOS器件，其特征在于，包括：
衬底，所述衬底上设有多层STI隔离结构，所述多层STI隔离结构包括STI隔离沟槽，以及设于所述STI隔离沟槽内，且依次层叠的第一种隔离材料层、中间阻挡介质层以及第二种隔离材料层；
所述STI隔离沟槽开设在所述衬底上，所述中间阻挡介质层设于所述第一种隔离材料层和所述第二种隔离材料层之间并分隔所述第一种隔离材料层和所述第二种隔离材料层；所述多层STI隔离结构的中心处还设有目标接触孔，所述目标接触孔穿过所述第二种隔离材料层后，与所述中间阻挡介质层抵接，所述目标接触孔内沉积有金属引线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235035.9A CN116978788A (zh) | 2023-09-25 | 2023-09-25 | 多层场板结构的ldmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235035.9A CN116978788A (zh) | 2023-09-25 | 2023-09-25 | 多层场板结构的ldmos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116978788A true CN116978788A (zh) | 2023-10-31 |
Family
ID=88471658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311235035.9A Pending CN116978788A (zh) | 2023-09-25 | 2023-09-25 | 多层场板结构的ldmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116978788A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050101092A1 (en) * | 2002-12-31 | 2005-05-12 | Han Chang H. | Methods of fabricating semiconductor devices |
| KR20050119412A (ko) * | 2004-06-16 | 2005-12-21 | 삼성전자주식회사 | 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법 |
| CN102376621A (zh) * | 2010-08-09 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构的制作方法 |
| CN102956537A (zh) * | 2011-08-26 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种浅槽隔离结构及制作方法 |
| CN105304566A (zh) * | 2014-07-30 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US20160111488A1 (en) * | 2014-10-20 | 2016-04-21 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same |
| CN110767740A (zh) * | 2018-07-27 | 2020-02-07 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| WO2021135265A1 (zh) * | 2019-12-31 | 2021-07-08 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN113838906A (zh) * | 2020-06-23 | 2021-12-24 | 芯恩（青岛）集成电路有限公司 | Ldmos晶体管及其制备方法 |
-
2023
- 2023-09-25 CN CN202311235035.9A patent/CN116978788A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050101092A1 (en) * | 2002-12-31 | 2005-05-12 | Han Chang H. | Methods of fabricating semiconductor devices |
| KR20050119412A (ko) * | 2004-06-16 | 2005-12-21 | 삼성전자주식회사 | 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법 |
| CN102376621A (zh) * | 2010-08-09 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构的制作方法 |
| CN102956537A (zh) * | 2011-08-26 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种浅槽隔离结构及制作方法 |
| CN105304566A (zh) * | 2014-07-30 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US20160111488A1 (en) * | 2014-10-20 | 2016-04-21 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same |
| CN110767740A (zh) * | 2018-07-27 | 2020-02-07 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| WO2021135265A1 (zh) * | 2019-12-31 | 2021-07-08 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN113838906A (zh) * | 2020-06-23 | 2021-12-24 | 芯恩（青岛）集成电路有限公司 | Ldmos晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102330115B1 (ko) | 절연체 상 반도체(soi) 기판을 형성하는 방법 | |
| TWI222711B (en) | Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor | |
| KR101900843B1 (ko) | 감소된 온-저항을 가지는 트렌치 전력 mosfet | |
| US9153666B1 (en) | LDMOS with corrugated drift region | |
| US6204097B1 (en) | Semiconductor device and method of manufacture | |
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| US20180082997A1 (en) | Vdmos transistors, bcd devices including vdmos transistors, and methods for fabricating integrated circuits with such devices | |
| TWI696242B (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| TWI512886B (zh) | 有溝渠電晶體 | |
| JPH1197693A (ja) | 半導体装置およびその製造方法 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US5969393A (en) | Semiconductor device and method of manufacture of the same | |
| TW200903806A (en) | Power MOSFET structure and manufacturing method for the same | |
| US11855201B2 (en) | Semiconductor structure | |
| US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
| CN114725202A (zh) | 半导体器件 | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| CN115332309A (zh) | 双绝缘体上硅器件及其制造方法 | |
| US10121878B1 (en) | LDMOS finFET structures with multiple gate structures | |
| CN114171585B (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
| US20230268432A1 (en) | Manufacturing method of a semiconductor device | |
| CN116978788A (zh) | 多层场板结构的ldmos器件及其制备方法 | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices | |
| JP2003069038A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN116959994B (zh) | 双t结构的ldmos器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |