TWI512886B - 有溝渠電晶體 - Google Patents

有溝渠電晶體 Download PDF

Info

Publication number
TWI512886B
TWI512886B TW100136427A TW100136427A TWI512886B TW I512886 B TWI512886 B TW I512886B TW 100136427 A TW100136427 A TW 100136427A TW 100136427 A TW100136427 A TW 100136427A TW I512886 B TWI512886 B TW I512886B
Authority
TW
Taiwan
Prior art keywords
trench
gate
region
forming
substrate
Prior art date
Application number
TW100136427A
Other languages
English (en)
Other versions
TW201314835A (zh
Inventor
Shajan Mathew
Purakh Raj Verma
Original Assignee
Globalfoundries Sg Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Sg Pte Ltd filed Critical Globalfoundries Sg Pte Ltd
Publication of TW201314835A publication Critical patent/TW201314835A/zh
Application granted granted Critical
Publication of TWI512886B publication Critical patent/TWI512886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

有溝渠電晶體
本發明係有關於一種具有快速切換速度及高崩潰電壓的電晶體。
橫向擴散(Lateral Double-Diffused；LD)電晶體已廣泛應用於高電壓的應用中。該橫向擴散電晶體的性能取決於汲極-源極導通電阻(Rdson )以及崩潰電壓(breakdown voltage)。例如，低Rdson 造成高切換速度，而高崩潰電壓增加電壓能力。
實現高崩潰電壓的習知技術會造成在汲極及閘極之間的距離增加。然而，隨之而來將增加Rdson ，以及不必要的降低切換速度。
本發明係揭露形成裝置的方法。於一個實施例中，該方法包括提供定義有裝置區之基板，該方法亦包括於該基板的該裝置區內形成埋入式摻雜區，該方法復包括於該基板的該裝置區之溝渠內形成閘極，於該溝渠的側壁上配置該裝置的通道，於該閘極下方配置該埋入式摻雜區，該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD ，該方法復包括形成相鄰於該閘極的表面摻雜區。
於一個實施例中，本發明係揭露形成半導體裝置的方法。該方法包括提供定義有裝置區之基板，該方法亦包括於該裝置區內提供第一及第二裝置摻雜井，該第一裝置摻雜井包括第一極性型摻雜物，而該第二裝置摻雜井包括第二極性型摻雜物。該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度，該方法亦包括於該第二裝置摻雜井內形成埋入式摻雜區，該方法復包括於該基板的該裝置區之溝渠內形成閘極，於該溝渠的側壁上配置該裝置的通道，於該閘極下方配置該埋入式摻雜區，該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD ，形成相鄰於該閘極的表面摻雜區。
於又一個實施例中，本發明係揭露一種半導體裝置。該半導體裝置包括定義有裝置區的基板。該半導體裝置亦包括於該基板之該裝置區內之埋入式摻雜區，該半導體裝置復包括於該基板的溝渠內之閘極，於該溝渠的側壁上配置該裝置的通道。於該閘極下方配置該埋入式摻雜區。該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD 。該半導體裝置復包括相鄰於該閘極之表面摻雜區。
藉由如下的描述及附圖，此處揭露的實施例等之優點及特徵會變得明顯。此外，可以理解此處所描述的各種實施例之特點是不會相互排斥，可以存在於不同的排列組合。
實施例一般係有關於半導體裝置。一些實施例中有關於裝置如低功率損耗降壓及升壓調節器、功率放大器及電源管理電路。例如，此種裝置能包含獨立的裝置、或積體電路(IC)如微控制器或系統單晶片(SoC)。例如，該裝置或積體電路可包含或使用電子產品如揚聲器、電腦、手機及個人數位助理(PDA)。
第1a圖係顯示裝置100的實施例之剖視圖。如圖所示，該剖視圖說明沿著通道長度LC 的裝置。如圖所示，該裝置形成於定義在基板105上的裝置區110中。例如，該基板為矽基板如半導體基板。於一個實施例中，該基板可為p-型摻雜基板。例如，該p型摻雜基板為輕摻雜p型基板。其他類型的半導體基板亦可能是有用的。例如，該基板可為矽鍺、鍺、鎵砷化物，或絕緣層上覆晶(COI)如絕緣層上覆矽(SOI)。該基板可為摻雜基板。該基板可能會摻雜p型或n型摻雜物。該摻雜基板可為輕摻雜基板。提供具有其他類型的摻雜物或濃度之基板，其係包括未摻雜的基板亦可能是有用的。
該裝置可包括具有不同摻雜濃度的摻雜區或井。例如，該裝置可包括重摻雜區、中摻雜區及輕摻雜區。該摻雜區可指定由x- 、x及x+ 表示，其中x表示該摻雜的極性如p型或n型，以及：x- =輕摻雜；x=中摻雜；x+ =重摻雜。輕摻雜區的摻雜濃度約低於5E13/cm3 ，中摻雜區的摻雜濃度大約為5E13-5E15/cm3 ，重摻雜區的摻雜濃度約高於5E15/cm3 。p-型摻雜可包括硼(B)、鋁(Al)、銦(In)、或其組合，而n-型摻雜可包括磷(P)、砷(As)、銻(Sb)、或其組合。
可提供隔離區180隔離或分離該基板的不同區。於一個實施例中，藉由裝置隔離區180a，而將該裝置區隔離於其他區或裝置區。例如，該裝置隔離區包圍該裝置區。例如，該隔離區為淺溝渠隔離(STI)區。其他類型的隔離區亦可採用。例如，隔離區可為深溝渠隔離(DTI)區。例如，該隔離區延伸約4000(埃)的深度。提供延伸到其他深度的隔離區如0.5-10微米(μm)作為深溝渠隔離區亦可能是有用的。於一個實施例中，該隔離區的寬度約0.3微米，提供具有不同深度及寬度的隔離區亦可能是有用的。
於一個實施例中，於該基板內配置第一及第二裝置摻雜井112及114，其中包括該裝置區。於一個實施例中，該第二裝置摻雜井配置於該第一裝置摻雜井內。例如，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度。於其他實施例中，該第一裝置摻雜井實質上配置於該裝置區內。例如，該第一裝置摻雜井延伸到深度約3-5微米。例如，藉由裝置的崩潰電壓及隔離要求來決定該深度。例如，該第二裝置摻雜井的深度及該第一裝置摻雜井有關該第二裝置摻雜井之相對深度應達到所需的崩潰電壓及隔離要求。提供不同深度的第一裝置摻雜井亦將可能是有用的。於一個實施例中，該第一裝置摻雜井具有第一極性型摻雜物，而該第二裝置摻雜井具有第二極性型摻雜物。
於一個實施例中，該第二裝置摻雜井作為第一極性型裝置之本體井，該第二裝置摻雜井可摻雜第二極性型摻雜物。例如，該第二裝置摻雜井的摻雜濃度可約為5E12-1E13/cm3 。例如，該第一裝置摻雜井作為該第一極性型摻雜的漂移井。該漂移井將該基板與該本體隔離及輕摻雜汲極擴張，以提供高崩潰電壓。該第一裝置摻雜井可輕摻雜第一極性型摻雜物。例如，該第一裝置摻雜井的摻雜濃度可約為1-5E12/cm3 。於n型裝置的情況下，該第一裝置摻雜井可為n- ，而該第二裝置摻雜井可為p- 。
提供內部裝置隔離區180b以分離該裝置區為子區。該內部裝置隔離區可用以提供不同的子區作為不同類型的摻雜區如表面擴散區。例如，該內部裝置隔離區提供介於其與該裝置隔離區之間的本體區作為本體接觸區175，以偏壓該第二裝置摻雜井。例如，該本體接觸區可重摻雜第二極性型摻雜物。
例如，可於該裝置區之一側上提供該內部裝置隔離區。如圖所示，該內部裝置隔離區可沿著該閘極的寬度方向配置於該裝置區內。提供垂直於該閘極的寬度方向之內部裝置隔離區亦可能是有用的。於一些實施例中，所提供兩內部裝置隔離區可提供兩本體接觸區。或者，該內部裝置隔離區可由該裝置區包圍。其他內部裝置隔離區的安排及配置亦可能是有用的。例如，可提供兩個以上的裝置隔離區。於其他實施例中，不提供內部裝置區。例如，可採用與源極區毗連的本體接觸。於某些應用中，本體接觸區不需要無偏壓本體井。
於該裝置區內提供電晶體區116作為電晶體120。例如，該電晶體區是指該內部裝置隔離區。例如，於該裝置隔離區包圍該內部裝置隔離區的情況下，該電晶體區於該內部裝置隔離區內。於提供兩內部裝置隔離區的情況下，於其間配置該電晶體區。於其他實施例中，如沿著該裝置區的方向，於內部裝置隔離區的情況下，該電晶體區介於該內部隔離區及裝置隔離區之間。該電晶體區的其他配置亦可能是有用的。
該電晶體包括第一及第二源極/汲極(S/D)區150及160，係由閘極隔開。該S/D區為基板中的重摻雜區。於一個實施例中，該S/D區具有第一極性型摻雜物之重摻雜區。例如，該S/D區可為n+ 摻雜區作為n型裝置。於一個實施例中，該第一S/D區為源極，而該第二S/D區為汲極。S/D區的其他配置亦是有用的。
於一個實施例中，該閘極包括閘極電極140及閘極介電130。該閘極介電分離該閘極電極與該基板。例如，該閘極電極可為多晶矽。其他類型的閘極電極材料如複合材料亦可是有用的。於一些實施例中，該閘極電極可包括多個閘極電極層以形成複合閘極電極。例如，該複合閘極電極可為非晶矽、多晶矽及鎢。該閘極電極的厚度(TG )可約為1500至4000埃。於一個實施例中，該閘極電極的厚度(TG )可約為2000埃。其他閘極電極的厚度亦可能是有用的。
至於該閘極介電可為氧化矽。其他類型的閘極介電材料亦可能是有用的。例如，氮氧化合物。該閘極介電為高電壓閘極介電。該閘極介電的厚度可約為100-1000埃。其他閘極介電厚度亦可能是有用的。例如，該閘極介電的厚度可取決於閘極的最大電壓(VGS )。
於一個實施例中，該電晶體為溝渠電晶體。該溝渠電晶體包括於基板之溝渠內配置的閘極。該閘極介電襯上(line)溝渠側壁及部分該溝渠底部，以分離該閘極電極及該基板。該溝渠具有深度DT 。於一個實施例中，該深度DT 深於該第一及第二裝置摻雜井的界面。例如，該溝渠延伸該第二裝置摻雜井至該第一裝置摻雜井中，該深度DT 應足以使該閘極電極延伸至該第一裝置摻雜井中。例如，該深度DT 可能會比該裝置摻雜井的界面約0.3微米(μm)更深。提供具有相對於該裝置摻雜井的界面之其他深度亦是有用的。
相鄰於該閘極之溝渠側壁形成電晶體的通道。於一個實施例中，相鄰於該閘極之溝渠側壁從該基板的表面至該裝置摻雜井的界面形成電晶體的通道。該通道長度LC 為從該基板的表面至裝置摻雜井的界面的距離。例如，該通道長度LC 可約為0.3-3微米。其他通道長度亦可能是有用的。例如，該通道長度係決定跨於該汲極及該源極的反向偏移崩潰電壓(BVDSS )及該汲極-源極導通電阻(Rdson )。
第一S/D區位於該基板相鄰於該閘極之表面。該第一S/D區具有約2000埃的深度。其他深度亦可能是有用的。於一個實施例中，該第一S/D區配置於該內部裝置隔離區及該閘極之間。配置該第一S/D區於其它位置亦可能是有用的。
第二S/D區配置於該閘極下方的基板內，以形成埋入式S/D區。該第二S/D區為垂直配置或偏移於該電晶體的通道。例如，該第二S/D區配置於深度大於該第一及第二裝置摻雜井的界面以及該第一裝置摻雜井內。於一個實施例中，該第二S/D區配置於深度大於DT 。介於該第二S//D區及通道(例如，該裝置摻雜井的界面)之間的距離定義該電晶體的漂移長度LD 。該漂移長度LD 應足以阻止該汲極端的關閉電壓。例如，該漂移長度LD 可約為0.5-1.5微米。其它長度LD 亦可能是有用的。
於一個實施例中，從該閘極縱向及橫向配置該第二S/D區。於一個實施例中，從該電晶體的通道縱向及橫向移開該第二S/D區。例如，該第二S/D區包括從該通道縱向及橫向的位移分量。因此，LD 包括該第二S/D區之縱向及橫向的位移分量。
該橫向位移便於提供汲極連接件165，用於從該基板的表面存取該第二S/D區。例如，配置該汲極連接件於相鄰的閘極以及從該基板的表面延伸至該第二S/D區。該汲極連接件包括導電材料。於一個實施例中，該汲極連接件包括多晶矽。例如，該汲極連接件重摻雜第一極性型摻雜物。其他類型的導電材料亦可用於形成該汲極連接件。
藉由閘極絕緣體隔離該汲極連接件及該閘極。於一個實施例中，該閘極絕緣體包括主閘極絕緣體145及次閘極絕緣體135。該主閘極絕緣體可為氧化矽，而次閘極絕緣體可為氮化矽。該閘極絕緣體亦可以其他介電材料形成。其他配置的閘極絕緣體亦可能是有用的。例如，該閘極絕緣體可為單一閘極絕緣體或其他數個閘極絕緣體。
於該基板之上可配置介電層190。據了解，附加層可介於該介電層及該基板之間，例如，蝕刻停止層。該介電層可作為層間介電層(ILD)。例如，該介電層可為氧化矽。其他類型的介電材料如摻雜的SiO2 ，Boron-Doped Phosphosilicate Glass(BPSG)或Borophosphosilicate Tetraethylorthosilicate(BPTEOS)亦可為有用的ILD層。
該第一S/D區、該第二S/D區域、該閘電極及本體接觸區分別作為該裝置的源極、汲極、閘極及本體端。於該ILD層內提供包括接觸195及導電線(未顯示)之互連。該裝置可包括多個互連層。例如，該接觸提供連接該裝置的終端。例如，提供接觸至源極、汲極、閘極及本體接觸區。
該本體端耦合至偏壓源。於一個實施例中，該偏壓源為0V接地。耦合該本體端至其他電壓源亦可能是有用的。於一個實施例中，該本體端通常耦合至該電晶體的源極端(或第一S/D區)。
於一個實施例中，該裝置區為對稱的裝置區。沿著該閘極的厚度方向觀察，該裝置區是對稱的。例如，虛線分隔該裝置區兩半以互為鏡像。例如，此將產生具有兩個源極區、兩個本體接觸區、兩個閘極及一個汲極連接件的對稱裝置。例如，該裝置為雙閘極電晶體。於其他實施例中，可提供該電晶體超過兩個閘極。該裝置的其他配置亦可能是有用的。例如，於裝置區內可提供非對稱裝置。
如上所述，目前的裝置具有較長的漂移區，而不需橫向增加裝置面積，允許該裝置操作於較低的閘極-汲極電容(Cdg)及Rdson 狀態。由於較高的BVdd，這將大大增加該裝置的效能及可靠性。藉由縱向提供該源極，該閘極長度將不取決微影容差。因此，可藉由增加該溝渠深度、消除該橫向限制以增加該閘極長度。此外，可輕易整合製造溝渠LDMOS裝置的製程至CMOS製程，而不會產生額外的製造成本。
第1b圖顯示裝置100之另一個實際例。該裝置相似於第1a圖所示之裝置。因此，可能無法描述或詳細描述共同的元件。如圖所示，該裝置包括形成於該裝置區的第一及第二電晶體110a-b，並行耦合該第一及第二電晶體以形成指型配置(finger configuration)。共同耦合該電晶體相似類型的電極以形成指型配置。例如，共同耦合該電晶體的第一S/D區150、共同耦合該電晶體的第二S/D區160、共同耦合該電晶體的閘極140、並且共同耦合該電晶體的本體接觸175。於其他實施例中，可以指型配置來耦合兩個以上的電晶體。以指型配置耦合電晶體可增加該裝置的驅動電流。
第2a至21圖係顯示用以形成裝置或積體電路的製程之實施例的剖視圖。請參照第2a圖，提供基板105。該基板可為矽基板如輕p型摻雜基板。其他類型的基板包括矽鍺或絕緣層上覆矽(silicon-on-insulator,SOI)亦很有用。
如第2a圖所示，於基板上定義裝置區110。雖然顯示一個裝置區，然而，據理解，該基板可包括各類型區(未顯示)。例如，該基板可包括對裝置的其他類型之其他裝置區。該積體電路可包括形成邏輯裝置之邏輯區。例如，根據形成積體電路的類型，該邏輯區可包括不同電壓裝置區。例如，該邏輯區可包括高電壓(HV)裝置區、中等或中間電壓(IV)裝置區及低電壓(LV)裝置區。邏輯區的其他配置亦可能是有用的。此外，亦可提供裝置區的其他類型。
藉由裝置隔離區180a使其他區與該裝置分離。該裝置隔離區包圍該裝置區。於一個實施例中，該裝置區亦包括內部裝置隔離區180b以分離該裝置區為第一及第二裝置子區110a至110b。例如，該內部裝置隔離區包圍該第一裝置子區。於一個實施例中，該裝置隔離區及內部裝置隔離區為同心狀隔離區。例如，藉由該內部裝置隔離區分離該第一及第二裝置子區、該第二裝置子區完全包圍該第一子區。於其他實施例中，配置該隔離區以提供部分包圍該第一裝置子區之第二裝置子區，如第一裝置子區之一、二或三側。隔離區的其他配置亦可能是有用的。
可提供內部裝置隔離區180b以分離裝置區為子區。該內部裝置隔離區可用以提供分離的子區為摻雜區之不同類型如表面擴散區。例如，可提供該內部裝置隔離區於該裝置區的一側，沿著該閘極的寬度方向可配置該內部裝置隔離於該裝置區內。提供該內部器件隔離地區垂直於該閘極的寬度方向亦可能是有用的。
於其他實施例中，該裝置區為對稱的裝置區。該裝置區包括內部裝置隔離區或於該裝置隔離區內的區域。該內部裝置隔離區可為同心配置於該裝置區內的隔離區。於一些實施例中，可提供兩個內部裝置隔離區於該裝置隔離區內。隔離區的其他配置亦可能是有用的。
例如，該隔離區為淺溝渠絕緣。可採用各種製程以形成該淺溝渠絕緣區。例如，使用蝕刻及遮罩技術，可蝕刻該基板以形成填充介電材料如氧化矽的溝渠。可進行化學機械拋光(CMP)，以移除多餘的氧化及提供平面基板上表面。亦可以使用其他製程或材料以形成該淺溝渠絕緣。於其他實施例中，該隔離可為其他類型的隔離區。例如，該淺溝渠絕緣的深度可約為3000至4500埃。該淺溝渠絕緣的其他深度亦可能是有用的。
於該裝置區形成第一裝置摻雜井112。該第一裝置摻雜井作為該裝置的漂移井。於一個實施例中，該第一裝置摻雜井為深裝置摻雜井。例如，第一裝置摻雜井的深度可約為3-5微米。提供其他深度的第一裝置摻雜井亦可能是有用的。例如，第一裝置摻雜井的深度應足以產生形成於該裝置內之電晶體所需的漂移長度LD 。該第一裝置摻雜井為第一極性型摻雜物作為第一極性型裝置。例如，提供n型第一裝置摻雜井作為n型裝置。形成p型第一裝置摻雜井作為p型裝置亦可能是有用的。於一個實施例中，該第一裝置摻雜井為輕摻雜井。其他摻雜濃度作為該第一裝置摻雜井亦可能是有用的。
於該裝置區內形成第二裝置摻雜井114。該第二裝置摻雜井作為該第一型電晶體之本體井。該第二裝置摻雜井為第二極性型摻雜物。於一個實施例中，該第二裝置摻雜井為輕或中摻雜裝置井。例如，該第二裝置摻雜井的摻雜濃度約為5E12-1E13/cm3 。該第二裝置摻雜井之其他摻雜濃度亦可能是有用的。於一個實施例中，於該第一裝置摻雜井內形成該第二裝置摻雜井。例如，該第二裝置摻雜井具有比第一裝置摻雜井較淺的深度。例如，該深度等於形成於該裝置區內之電晶體所需的通道長度。於一個實施例中，該第二裝置摻雜井的深度約為0.8微米。該第二裝置摻雜井的其他深度亦可能是有用的。
為了形成裝置摻雜井，可使用曝露該裝置區之植入遮罩。例如，該植入遮罩為微影遮罩圖案化之光阻層。由於該裝置的隔離區可作為植入遮罩，這使得增加圖案化製程中的處理窗口以形成植入遮罩。使用植入遮罩，以植入摻雜物於該基板內，以適當的劑量及能量植入摻雜物。例如，於一些實施例中，藉由進行多個不同能量的植入，可形成裝置摻雜井。
用於形成該裝置摻雜井的植入製程可相容或相同於用於形成於該裝置內之其他相似類型的井之製程。例如，該製程可與目前CMOS製程相容，用於形成相似類型的井。例如，在同一時間可形成該第一裝置摻雜井作為深摻雜井。這使得目前CMOS植入遮罩相同的微影遮罩，用以圖案化該植入遮罩作為該第一裝置遮罩。例如，目前CMOS植入遮罩可定製包括該第一裝置摻雜井的開口。於其他實施例中，可使用分離第一裝置摻雜井以明確地訂製該第一裝置摻雜井的摻雜。在這種情況下，亦可以用相同的遮罩形成該第二裝置摻雜井。
進行退火。於一個實施例中，形成該第一及第二裝置摻雜井之後進行退火。該退火從該植入擴散該摻雜物，係形成第一及第二裝置摻雜井，從而延長該裝置隔離區的底部。於其他實施例中，可進行單獨退火作為該第一及第二裝置摻雜井。例如，形成一個摻雜井之後可進行退火。
例如，形成該裝置摻雜井之前可形成該隔離區。於其他實施例中，形成該隔離區及裝置摻雜井的其他配置亦可能是有用的。
於基板的表面上形成硬遮罩層223。於一個實施例中，該硬遮罩層為氮化矽。例如，該硬遮罩層的厚度可約為1500埃。於硬遮罩下方可提供墊層221。例如，該墊層可為氧化矽，該墊層可能有助於改善硬遮罩對基板的附著性，該墊層的厚度約為200埃。其他類型的硬遮罩層或硬遮罩層及墊層的組合亦可能是有用的。
圖案化該硬遮罩及墊層以形成曝露於該基板表面的開口，該開口相應於形成該電晶體閘極的溝渠。可使用圖案化該硬遮罩、軟遮罩如光阻，使用光微影遮罩來圖案化該光阻以製造一個開口。為了提高微影解析度，於該光阻下方可提供抗反射鍍層(ARC)，可採用非等向性刻蝕如離子蝕刻(RIE)轉移該光阻圖案至該硬遮罩。
請參照第2b圖，於基板上形成溝渠228。於一個實施例中，使用該硬遮罩作為蝕刻遮罩，藉由離子蝕刻形成溝渠。形成的溝渠具有比該第一及第二裝置摻雜井的界面較深的深度DT 。例如，該深度可於裝置摻雜井下方約0.3微米。相對於該裝置摻雜井的界面之其他深度亦可能是有用的。
例如，清洗該曝露的溝渠壁。例如，清洗該溝渠壁以移除任何從離子蝕刻的表面受損。於一個實施例中，藉由曝露於溫度範圍約200至400℃的一段時間(約5到60秒)之氫電漿，可進行該溝渠壁的清洗，用以清洗該基板的其他技術亦可能是有用的。例如，熱處理。在該溝渠壁上進行熱氧化以沉積氧化層。例如，藉由濕蝕刻移除該氧化層。
如第2c圖所示，於該曝露的溝渠壁上形成閘極介電層230。於一個實施例中，該閘極介電層為氧化矽。其他類型的閘極介電材料如氮氧化矽亦可能是有用的。於一個實施例中，藉由熱處理形成該閘極介電層如熱氧化。例如，藉由於氧化環境中退火該基板，經過濕氧化形成該介電層。例如，該濕氧化溫度可約為750至900℃。例如，於溫度約1000℃進行退火。另外，藉由部分濕氧化可形成該介電層。於該曝露溝渠壁上，該熱處理選擇性地形成閘極介電層。形成該閘極介電層的其他技術亦可能是有用的。該閘集介電層的厚度約為100至1000埃。其他閘極介電層的厚度亦可能是有用的。
如第2d圖所示，於基板上形成保護層235，其係覆蓋該硬遮罩及閘極介電層。於後續處理期間，該保護層提供該閘極介電層保護免受損害以形成該裝置。例如，該保護層為氮化矽。關於該閘極介電層，選擇性地移除其他類型的材料亦可能是有用的。該保護層厚度約為100至500埃。其他的保護層厚度亦可能是有用的。例如，藉由化學氣相沉積(CVD)可形成該保護層。形成該保護層的其他技術亦可能是有用的。
請參照第2e圖所示，於溝渠側壁上形成側壁間隔件238。於一個實施例中，關於該保護層，可選擇性地移除介電材料以形成該側壁間隔。於一個實施例中，關於該保護層及隨後形成的汲極連接器材料，可選擇性地移除該介電材料。例如，從氧化矽形成該側壁間隔件。其他類型的間隔件材料亦可能是有用的。例如，該間隔件材料可包括氮化矽。
為了形成該側壁間隔件，於基板上形成側壁間隔件。該側壁間隔件覆蓋該保護層並襯上該基板上及襯上該溝渠壁。例如，藉由化學氣相沉積來配置該側壁間隔件層。用於形成該側壁間隔件層的其他技術亦可能是有用的。於一個實施例中，於基板上配置TEOS層。該側壁間隔件層的厚度應等於該閘極電極及閘絕緣層的厚度。於一個實施例中，該側壁間隔層的厚度約為3000埃。其他側壁間隔件層厚度亦可能是有用的。可進行非等向性蝕刻如離子蝕刻以移除橫向部分的側壁間隔件層，係於該溝渠側壁上形成側壁間隔件。
藉由使用該側壁間隔件及硬遮罩作為蝕刻遮罩之離子蝕刻以蝕刻該基板。如第2f圖所示，該蝕刻形成汲極連接件溝渠229，該汲極連接件係形成在汲極連接件溝渠229中。例如，該蝕刻移除曝露的保護層、閘極介電層及基板，以形成該汲極連接件溝渠。該汲極連接件溝渠的深度應在該溝渠及通道的底部之間產生所需的漂移長度LD 。例如，從該基板的表面，該汲極連接件溝渠的深度約為0.5至5微米。其他深度的汲極連接件溝渠亦可能是有用的。
摻雜物植入於該基板。於一個實施例中，第一極性型摻雜物植入於該基板。於該溝渠底部，使用該側壁間隔件及硬遮罩作為植入遮罩，該植入形成摻雜區。進行退火以擴散及活化摻雜物，以形成埋入式摻雜區。該埋入式摻雜區作為該裝置之埋入式汲極區。於一個實施例中，形成具有第一極性型摻雜物重摻雜之埋入式摻雜區。例如，該埋入式摻雜區具有摻雜濃度約5E15/cm3 ，形成具有其他摻雜濃度的埋入式摻雜區亦可能是有用的。例如，可於能量範圍約30至60千電子伏(KeV)內進行該植入能量。例如，該植入劑量的範圍可約E15/cm2 ，可用於其他植入能量及/或劑量以形成該埋入式摻雜區。
請參照第2g圖，於基板上沉積汲極連接件層252。該汲極連接件層填充該汲極連接件溝渠及覆蓋基板表面。於一個實施例中，該汲極連接件層為多晶矽。可形成該汲極連接件層為非結晶或結晶層。於一個實施例中，以第一極性型摻雜物重摻雜多晶矽層，以提供電性耦合至該埋入式摻雜區。可採用各種技術來摻雜該汲極連接件層，例如，原位摻雜或離子注入。於一個實施例中，該汲極連接件層為原位摻雜層。為了形成該汲極連接件層，如CVD之技術均可使用。其他技術亦可能是有用的。於一個實施例中，該汲極連接件層及該閘極電極最好為相同的材料。
於一些實施例中，該汲極連接件層及該閘極電極不需要相同的材料。其他類型的材料亦可用於形成該汲極連接件層。例如，該汲極連接件層可包括導電材料如鎢。
於第2h圖中，進行平坦化製程以移除該汲極連接件層多餘的材料。於一個實施例中，進行拋光製程如CVD，以移除該基板表面多餘的汲極連接件材料。其他類型的平坦化製程亦可能是有用的，以移除多餘的汲極連接件材料。於一個實施例中，平坦化製程於該汲極連接件層及硬遮罩之間產生平坦頂端面。另外，可對該汲極連接件採用過度拋光(over-polish)，以確保移除該多餘的汲極連接件材料。例如，該過度拋光使凹進該汲極連接件材料於該硬遮罩頂端面下方的溝渠。
請參照第2i圖，移除該側壁間隔件。於一個實施例中，藉由非等向性蝕刻如濕蝕刻來移除該側壁間隔件。該蝕刻選擇性地移除該汲極連接件165的側壁間隔件及該保護層。例如，該蝕刻採用移除該側壁間隔件的化學，留下該汲極連接件及剩餘的保護層。移除該側壁間隔件將遺留介於該溝渠側壁之間的間隙及曝露部分的汲極連接件。該間隙作為形成閘極於其內之閘極溝渠。
於曝露部分的汲極連接件上形成閘極絕緣體層245。於一個實施例中，於曝露部分的汲極連接件上選擇性地形成該閘極絕緣體層，於曝露部分的汲極連接件上採用熱製程，選擇性地形成該閘極絕緣體層。於一個實施例中，採用熱氧化製程以形成氧化矽閘極絕緣體層。例如，藉由濕式氧化法形成該氧化矽閘極絕緣體層。此外，藉由乾式氧化法形成該氧化矽閘極絕緣體層。形成其他類型的閘極絕緣體層亦可能是有用的。該閘極絕緣體層的厚度約為1000至4000埃。其他厚度的閘極絕緣體層亦可能是有用的。
請參照第2j圖，移除該保護層以曝露該閘極介電。於一個實施例中，使用濕蝕刻移除該保護層。該濕蝕刻選擇性地移除該保護層，剩餘該閘極介電，部分的保護層仍然形成次閘極絕緣體層135。
於該基板上形成閘極電極層242。該閘極電極層填充該閘極溝渠及覆蓋該基板。於一個實施例中，該閘極電極層為多晶矽。可形成該閘極電極層作為非結晶及結晶層。可採用各種技術以沉積該閘極電極層，例如，原位摻雜或離子注入。其他類型的閘極電極材料亦可能是有用的。例如，該閘極電極可為矽化鎢(WSix)。可藉由CVD形成該閘極電極層。其他技術亦可能是有用的。
如第2k圖所示，移除該基板上多餘的閘極電極材料。使用平坦化製程以移除多餘的汲極連接件材料。於一個實施例中，使用拋光製程如CMP來移除該基板表面上多餘的閘極電極材料。其他類型的平坦化製程亦可能是有用的，以移除多餘的閘極電極材料。例如，該硬遮罩作為平坦化製程中的拋光停止。於一個實施例，可採用過度拋光來確定移除汲極連接件頂端上之閘極絕緣材料，以形成主閘極絕緣體145。例如，該過度拋光使該材料(閘極及汲極連接件)凹進該汲極連接件材料於該硬遮罩頂端面下方的溝渠內。該過度拋光亦可能會導致於該基板的頂端面平坦化之溝渠內的材料。
如圖所示，於該汲極連接件之任一側，沿著該通道的寬度方向形成閘極140。於其他實施例中，該閘極包圍該汲極連接件，移除該硬遮罩。於一個實施例中，使用濕蝕刻移除硬遮罩。例如，使用濕蝕刻移除該墊氧化物。可於該基板的表面上形成屏幕氧化物層，該屏幕氧化物層作為植入遮罩，用於形成該第一S/D區及本體接觸區。於另一個實施例中，該墊氧化物作為植入遮罩用於形成該第一S/D區及本體接觸區。形成該第一S/D區及本體接觸區。以第一極性型摻雜物重摻雜該第一S/D區，而以第二極性型摻雜重摻雜該本體接觸區。使用具有分離植入遮罩之分離植入製程來形成該第一S/D區及本體接觸區。
以其他特定形式可實施其揭露，在不背離其精神及必要特徵。因此，上述實施例可於各方面考量，而不限制此處所揭露。因此，藉由附加的申請專利範圍表示其揭露的範圍，而不是由上述說明表示，以及所有變更必須擬接受其中申請專利範圍之等效的意義及範圍內。
100．．．裝置
105．．．基板
110．．．裝置區
110a．．．第一電晶體
110b．．．第二電晶體
112．．．第一摻雜井
114．．．第二摻雜井
116．．．電晶體區
120．．．電晶體
130．．．閘極介電
135．．．次閘極絕緣體
140．．．閘極電極
145．．．主閘極絕緣體
150．．．第一源極/汲極區
160．．．第二源極/汲極區
165．．．汲極連接件
175．．．本體接觸
180．．．隔離區
180a．．．裝置隔離區
180b．．．內部裝置隔離區
190．．．介電層
195．．．接觸點
200．．．製程
221．．．焊墊層
223．．．硬遮罩層
229．．．汲極連接件溝渠
230．．．閘極介電層
235．．．保護層
238．．．側壁間隔件
242．．．閘極電極層
245．．．閘極絕緣體層
252．．．汲極連接件層
DT ．．．溝渠深度
LC ．．．通道長度
LD ．．．漂移長度
TG ．．．閘極電極厚度
於圖式中，如參考符號一般是指於不同的視圖參照相同的部分。此外，所附圖式之大小均需配合本發明之原理。
於如下的說明中，將參照如下之圖式來描述本發明的各種實施例，其中：
第1a圖係顯示裝置的實施例之剖視圖；
第1b圖係顯示裝置的另一實施例之剖視圖；以及
第2a至21圖係顯示形成裝置實施例的製程之剖視圖。
100．．．裝置
105．．．基板
110．．．裝置區
112．．．第一摻雜井
114．．．第二摻雜井
116．．．電晶體區
120．．．電晶體
130．．．閘極介電
135．．．次閘極絕緣體
140．．．閘極電極
145．．．主閘極絕緣體
150．．．第一源極/汲極區
160．．．第二源極/汲極區
165．．．汲極連接件
175．．．本體接觸
180．．．隔離區
180a．．．裝置隔離區
180b．．．內部裝置隔離區
190．．．介電層
195．．．接觸點
DT ．．．溝渠深度
LC ．．．通道長度
LD ．．．漂移長度
TG ．．．閘極電極厚度

Claims (20)

  1. 一種形成半導體裝置的方法，係包括：提供定義有裝置區的基板；於該基板的該裝置區內形成埋入式摻雜區；於該基板的該裝置區之溝渠內形成閘極，其中，於該溝渠的側壁上配置該裝置的通道，於該閘極下方配置該埋入式摻雜區，其中，該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD ；以及形成相鄰該閘極之表面摻雜區。
  2. 如申請專利範圍第1項所述的方法，其中，藉由裝置隔離區包圍該裝置區。
  3. 如申請專利範圍第2項所述的方法，其中該裝置區包括一個或多個內部裝置區，係將該裝置區分割成多個子裝置區。
  4. 如申請專利範圍第3項所述的方法，其中，該裝置區包括：第一裝置摻雜井；第二裝置摻雜井，該第二裝置摻雜井具有與該通道的通道長度LC 相同的深度；以及其中，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度。
  5. 如申請專利範圍第4項所述的方法，其中，該第一裝置摻雜井包括第一極性型摻雜物，而該第二元件摻雜井包括第二極性型摻雜物。
  6. 如申請專利範圍第5項所述的方法，其中，實質上配置該第二裝置摻雜井於該第一裝置摻雜井內。
  7. 如申請專利範圍第6項所述的方法，其中，形成閘極於該溝渠內，係包括：於該第一及該第二裝置摻雜井內形成該溝渠，該溝渠係具有第一及第二部分；於該溝渠內形成汲極連接件；於該溝渠的該第一部分內之該汲極連接件的任一側形成閘極絕緣體；於該溝渠的該第一部分內之該閘極絕緣體的任一側形成閘極電極。
  8. 如申請專利範圍第7項所述的方法，其中，形成該溝渠包括：形成該溝渠的該第一部分，該第一部分的深度大於該第一及第二摻雜井的界面，其中，該第一部分的曝露側壁內襯有閘極介電層；於該閘極介電層上襯上保護層；於該溝渠的該第一部分的側壁上形成側壁間隔件，留下部分該第一部分未填充；以及蝕刻該第一裝置摻雜井內之該基板，以形成該溝渠的該第二部分，該側壁間隔件作為蝕刻遮罩。
  9. 如申請專利範圍8項所述的方法，其中，形成該汲極連接件包括於該溝渠內填充汲極連接件層。
  10. 如申請專利範圍9項所述的方法，其中，形成該閘極絕 緣體包括：移除該側壁間隔件，該側壁間隔件的該移除留下介於該溝渠之該側壁之間的間隙以及曝露部分該汲極連接件；以及形成閘極絕緣體層於該汲極連接件的該曝露部分。
  11. 如申請專利範圍第10項所述的方法，其中，形成該閘極電極包括：除了該閘極絕緣體所保護的該部分以外，移除該保護層，該剩餘的保護層形成第二閘極絕緣體；於溝渠之該側壁之間的該間隙填充閘極電極層；平坦化該閘極電極層，其中，該閘極電極層的頂端面實質上與該基板的頂端面共平面。
  12. 一種形成半導體裝置的方法，係包括：提供定義有裝置區的基板；於該裝置區內提供第一及第二裝置摻雜井，其中，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度；於該第二裝置摻雜井內形成埋入式摻雜區；於該基板的該裝置區之溝渠內形成閘極，其中，於該該溝渠的側壁上配置該裝置的通道，於該閘極下方配置該埋入式摻雜區，其中，該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD ；以及形成相鄰該閘極之表面摻雜區。
  13. 如申請專利範圍第12項所述的方法，其中，該第二裝 置摻雜井的深度等於該通道之通道長度LC 。
  14. 如申請專利範圍第13項所述的方法，其中，該第二裝置摻雜井實質上配置於該第一裝置摻雜井內。
  15. 如申請專利範圍第14項所述的方法，其中，形成閘極於該溝渠內包括：於該第一及第二裝置摻雜井內形成該溝渠，該溝渠係包括第一及第二部分；於該溝渠內形成汲極連接件；於該溝渠的該第一部分內之該汲極連接件的任一側形成閘極絕緣體；以及於該溝渠的該第一部分內之該閘極絕緣體的任一側形成閘極電極。
  16. 如申請專利範圍第15項所述的方法，其中，形成該溝渠包括：形成該溝渠的該第一部分，該第一部分的深度大於該第一及第二摻雜井的界面，其中，該第一部分的曝露側壁內襯有閘極介電層；於該閘極介電層上襯上保護層；於該溝渠的該第一部分的側壁上形成側壁間隔件，留下部分該第一部分未填充；以及蝕刻該第一裝置摻雜井內之該基板，以形成該溝渠的該第二部分，該側壁間隔件作為蝕刻遮罩。
  17. 如申請專利範圍第16項所述的方法，其中，形成該汲極連接件包括於該溝渠內填充汲極連接件層。
  18. 如申請專利範圍第17項所述的方法，其中，形成該閘極絕緣體包括：移除該側壁間隔件，該側壁間隔件的該移除留下介於該溝渠之該側壁之間的間隙以及曝露部分該汲極連接件；以及於該汲極連接件的該曝露部分形成閘極絕緣體層。
  19. 如申請專利範圍第18項所述的方法，其中，形成該閘極電極包括：除了該閘極絕緣體所保護的該部分以外，移除該保護層，該剩餘的保護層形成第二閘極絕緣體；於該溝渠之該側壁之間的間隙內填充閘極電極層；以及平坦化該閘極電極層，其中，該閘極電極層的頂端面實質上與該基板的頂端面共平面。
  20. 一種半導體裝置，係包括：定義有裝置區之基板；於該基板的該裝置區內之埋入式摻雜區；於該裝置區中之溝渠內的閘極，其中，於相鄰於該閘極之該溝渠的側壁上配置該裝置的通道，於該閘極下方配置該埋入式摻雜區，其中，該埋入式摻雜區至該通道之距離為該裝置的漂移長度LD ；以及相鄰該閘極之表面摻雜區。
TW100136427A 2011-09-21 2011-10-07 有溝渠電晶體 TWI512886B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/237,969 US8492226B2 (en) 2011-09-21 2011-09-21 Trench transistor

Publications (2)

Publication Number Publication Date
TW201314835A TW201314835A (zh) 2013-04-01
TWI512886B true TWI512886B (zh) 2015-12-11

Family

ID=47751134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136427A TWI512886B (zh) 2011-09-21 2011-10-07 有溝渠電晶體

Country Status (5)

Country Link
US (2) US8492226B2 (zh)
CN (1) CN103021860B (zh)
DE (1) DE102011088584B4 (zh)
SG (2) SG193217A1 (zh)
TW (1) TWI512886B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8637370B2 (en) * 2012-01-19 2014-01-28 Globalfoundries Singapore Pte. Ltd. Integration of trench MOS with low voltage integrated circuits
US8860148B2 (en) * 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9130033B2 (en) * 2013-12-03 2015-09-08 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9385203B1 (en) * 2014-12-31 2016-07-05 Macronix International Co., Ltd. Active device and high voltage-semiconductor device with the same
US20160211348A1 (en) * 2015-01-21 2016-07-21 Maxchip Electronics Corp. Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
US9553194B1 (en) * 2015-07-29 2017-01-24 Globalfoundries Inc. Method for improved fin profile
CN105553262B (zh) * 2015-08-24 2018-02-16 苏州瑞铬优电子科技有限公司 一种提高dc/dc升压变换器转换效率的方法
DE102015117469A1 (de) 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
CN112271134B (zh) * 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
US20240072165A1 (en) * 2022-08-29 2024-02-29 Nanya Technology Corporation Semiconductor device with shallow contacts and method for fabricating the same
CN118431293B (zh) * 2024-07-04 2024-09-17 嘉善复旦研究院 碳化硅器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625793B2 (en) * 1999-12-20 2009-12-01 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
TW201131695A (en) * 2009-09-29 2011-09-16 Ibm Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6297530B1 (en) * 1998-12-28 2001-10-02 Infineon Technologies North America Corp. Self aligned channel implantation
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
EP1552562A1 (en) * 2002-10-04 2005-07-13 Koninklijke Philips Electronics N.V. Power semiconductor devices
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7633120B2 (en) * 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
KR100790257B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
KR100861213B1 (ko) * 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7968940B2 (en) * 2007-07-05 2011-06-28 Anpec Electronics Corporation Insulated gate bipolar transistor device comprising a depletion-mode MOSFET
KR20090025816A (ko) * 2007-09-07 2009-03-11 주식회사 동부하이텍 트렌치 트랜지스터 및 그의 형성 방법
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US7888734B2 (en) * 2008-12-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage MOS devices having gates extending into recesses of substrates
KR101167204B1 (ko) * 2009-11-19 2012-07-24 매그나칩 반도체 유한회사 반도체 장치 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625793B2 (en) * 1999-12-20 2009-12-01 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
TW201131695A (en) * 2009-09-29 2011-09-16 Ibm Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication

Also Published As

Publication number Publication date
CN103021860A (zh) 2013-04-03
TW201314835A (zh) 2013-04-01
US20130069144A1 (en) 2013-03-21
US20130292759A1 (en) 2013-11-07
SG193217A1 (en) 2013-09-30
US8786013B2 (en) 2014-07-22
US8492226B2 (en) 2013-07-23
DE102011088584B4 (de) 2013-05-08
SG188697A1 (en) 2013-04-30
DE102011088584A1 (de) 2013-03-21
CN103021860B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI512886B (zh) 有溝渠電晶體
US9570545B2 (en) High voltage trench transistor
US9153666B1 (en) LDMOS with corrugated drift region
US9761696B2 (en) Self-aligned trench MOSFET and method of manufacture
US6855581B2 (en) Method for fabricating a high-voltage high-power integrated circuit device
TWI638427B (zh) 作為高壓器件之閘極介電質之凹陷淺溝渠隔離
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
TWI488289B (zh) 高電壓裝置
TWI500114B (zh) 半導體組件及製造方法
TWI484567B (zh) 半導體結構與其製造方法
US20180082997A1 (en) Vdmos transistors, bcd devices including vdmos transistors, and methods for fabricating integrated circuits with such devices
CN102834919B (zh) 在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体
EP3217434B1 (en) Semiconductor device capable of high-voltage operation
US11855201B2 (en) Semiconductor structure
US9117691B2 (en) Low cost transistors
US8878294B2 (en) Semiconductor device having a drain-gate isolation portion
CN113990917A (zh) 具有在体衬底中的嵌入的隔离层的晶体管
JP2013251497A (ja) 半導体装置及びその製造方法
KR101035578B1 (ko) 반도체 소자의 제조방법
US9806149B2 (en) Semiconductor device and method of manufacturing the semiconductor device
TW202335307A (zh) 功率元件及其製作方法
KR101060637B1 (ko) 전력 반도체 소자의 제조방법