CN116959994B - 双t结构的ldmos器件制备方法 - Google Patents
双t结构的ldmos器件制备方法 Download PDFInfo
- Publication number
- CN116959994B CN116959994B CN202311221044.2A CN202311221044A CN116959994B CN 116959994 B CN116959994 B CN 116959994B CN 202311221044 A CN202311221044 A CN 202311221044A CN 116959994 B CN116959994 B CN 116959994B
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- region
- shaped
- thick dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 162
- 239000000463 material Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 11
- 229910052906 cristobalite Inorganic materials 0.000 claims description 11
- 229910052682 stishovite Inorganic materials 0.000 claims description 11
- 229910052905 tridymite Inorganic materials 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 108091006146 Channels Proteins 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Abstract
本申请涉及半导体技术领域，公开了一种双T结构的LDMOS器件制备方法，包括：提供一衬底，且在所述衬底上沉积外延层；在所述外延层上形成用于作为场板的厚介质层，以及形成靠近所述厚介质层的栅氧层；在所述厚介质层上形成T型场板区，以及在所述栅氧层上形成T型多晶硅栅；在所述T型场板区上形成目标互连区。本申请在提高器件耐压等级的同时，维持器件较低的导通电阻。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种双T结构的LDMOS器件制备方法。
背景技术
在半导体制造工艺中，LDMOS器件多采用mini-STI场板、mini-LOCOS场板、HTO场板或接触孔场板，而对于12V~40V区域间的LDMOS器件，参考图1，为了调整其不同的耐压要求，通常的做法是调整LDMOS器件的沟道长度a，或场板与多晶硅栅的覆盖距离b，或场板的延伸距离c，譬如16V的LDMOS，通常调整a的尺寸在0.5um左右，b的尺寸在0.7um左右，c的尺寸在0.8um左右，但是随着器件源漏耐压要求的提高，以上a、b、c的距离、尺寸不可能无限制的提高，另外，单纯的拉大以上距离，会导致源漏的导通电阻相应的呈线性增加，由此，如何设计一种LDMOS器件的制备方法，以丰富器件的耐压可调性。同时可以降低器件的导通电阻，简化器件的生产制造工艺，成为了一亟需解决的技术问题。
发明内容
鉴于此，本申请提供一种双T结构的LDMOS器件制备方法，以丰富器件的耐压可调性，降低器件的导通电阻。
为实现以上目的，采用的技术方案为：
一种双T结构的LDMOS器件制备方法，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述外延层上形成用于作为场板的厚介质层，以及形成靠近所述厚介质层的栅氧层；
在所述厚介质层上形成T型场板区，以及在所述栅氧层上形成T型多晶硅栅；
在所述T型场板区上形成目标互连区。
本申请进一步设置为：形成用于作为场板的所述厚介质层，具体包括：沉积厚介质材料在所述外延层上，形成厚介质材料层，所述厚介质材料包括SiO2，和/或SiN；光刻且刻蚀所述厚介质材料层，得到所述厚介质层。
本申请进一步设置为：所述T型场板区以及所述T型多晶硅栅的形成，具体包括：在所述外延层上沉积多晶硅材料层，所述多晶硅材料层覆盖所述厚介质层以及所述栅氧层；光刻且刻蚀所述多晶硅材料层，分别得到所述T型场板区以及所述T型多晶硅栅。
本申请进一步设置为：形成所述厚介质层之前，还包括：对所述外延层进行离子注入掺杂，以形成漂移区。
本申请进一步设置为：所述在所述T型场板区上形成目标互连区之前，还包括：对所述外延层进行离子注入掺杂，以形成沟道区；对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂。
本申请进一步设置为：所述T型场板区以及所述T型多晶硅栅的形成，还包括：在所述T型场板区和所述T型多晶硅栅的侧边，以及所述T型场板区与所述T型多晶硅栅之间沉积栅极隔离层；在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
本申请进一步设置为：所述T型多晶硅栅横跨在所述沟道区上以及所述漂移区上，所述T型多晶硅栅覆盖在所述沟道区上的部分与所述T型多晶硅栅覆盖在所述漂移区上的部分的比例在1:6-1:2之间。
本申请进一步设置为：所述T型场板区以及所述T型多晶硅栅的顶面形成有低阻值晶化层，所述低阻值晶化层的形成材料包括Co和/或Ni。
本申请进一步设置为：所述目标互连区的形成，具体包括：在所述T型场板区上形成接触孔刻蚀停止层，所述接触孔刻蚀停止层包括SiON层、氧化物层和SiN层中的一种或几种的组合；在所述接触孔刻蚀停止层上形成ILD层间介质层；光刻并刻蚀所述ILD层间介质层，形成贯穿至所述接触孔刻蚀停止层的孔型接触孔；沉积金属在所述孔型接触孔内，形成目标互连区，所述目标互连区调制所述T型场板区的多晶硅部分为0电位或设定电位。
本申请进一步设置为：所述厚介质层的厚度为300-1500Å，所述栅氧层的厚度为60-180Å，所述T型场板区的厚度为1500-2500Å，所述T型多晶硅栅的厚度为1500-2500Å。
综上所述，与现有技术相比，本申请公开了一种双T结构的LDMOS器件制备方法，在衬底的外延层上，分别形成用于作为场板的厚介质层，以及靠近厚介质层的栅氧层，且在厚介质层上形成T型场板区，以及在栅氧层上形成T型多晶硅栅，T型场板区上形成有目标互连区，即通过上述设置，以T型多晶硅栅发挥器件的沟道作用，以T型场板区发挥器件可调的场板作用，从而降低生产制造的工艺难度，提高LDMOS器件的耐压可调性，以及降低器件的导通电阻。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是是现有技术中的LDMOS器件的结构示意图；
图2是本实施例的双T结构的LDMOS器件制备方法的流程图；
图3是本实施例的第一种LDMOS器件在制备过程中的结构示意图；
图4是本实施例的第二种LDMOS器件在制备过程中的结构示意图；
图5是本实施例的第三种LDMOS器件在制备过程中的结构示意图；
图6是本实施例的第四种LDMOS器件在制备过程中的结构示意图；
图7是本实施例的第五种LDMOS器件在制备过程中的结构示意图；
图8是本实施例的第六种LDMOS器件在制备过程中的结构示意图；
图9是本实施例的目标互连区的结构示意图。
附图标记：1、衬底；2、外延层；3、T型场板区；31、厚介质层；4、T型多晶硅栅；41、栅氧层；5、目标互连区；51、接触孔刻蚀停止层；52、ILD层间介质层；53、孔型接触孔；6、多晶硅材料层；7、漂移区；71、漏极区；8、沟道区；81、源极区；9、栅极隔离层；10、低阻值晶化层。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参考图2，为本实施例的双T结构的LDMOS器件制备方法的流程图，具体包括：
S101，提供一衬底，且在衬底上沉积外延层。
在本实施例中，衬底的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料，衬底的材料还可以是SiGe衬底，Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底，以提高材料的可选择性和针对实际生产环境的适应性。
S102，在外延层上形成用于作为场板的厚介质层，以及形成靠近厚介质层的栅氧层。
需要说明的是，厚介质层与栅氧层可以抵接，或保持有距离，厚介质层与栅氧层的形成材料可以相同，或不同。
优选的，厚介质层与栅氧层抵接，进而节省了LDMOS器件的面积，以便于更高的集成度。
S103，在厚介质层上形成T型场板区，以及在栅氧层上形成T型多晶硅栅。
在本实施例中，T型场板区在形成过程中的尺寸可调，以便于适配和调节LDMOS器件的耐压等级。
S104，在T型场板区上形成目标互连区。
即通过目标互连区将T型场板区接出，以便于调制T型场板区内多晶硅的电位，从而形成额外的场效应，减轻源漏区域的电场强度，这可以有效地提高器件的源漏耐压能力，使器件能够在高电压下稳定工作，亦可以改善电流密度分布，改善高频特性以及减少器件中的漏电流等。
以下结合图3-图9和具体实施例对本申请提出的双T结构的LDMOS器件制备方法作进一步的详细说明，其中图3-图9是本实施例双T结构的LDMOS器件在制备过程中的结构变化示意图，需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
参考图3和图4，提供一衬底1，且在衬底1上沉积外延层2。
作为示例，衬底1的厚度可以设为3~8um，衬底1的阻值为10~30ohm。
在一些实施例中，衬底1的厚度可以设为7um，衬底1的阻值为25ohm，作为LDMOS器件的基底层，通过设定具体衬底1的厚度和阻值来为LDMOS器件提供机械支撑和稳定性，减少热应力和机械应力对器件的影响，且衬底1的阻值直接影响着器件的电阻特性，较低的衬底阻值可以降低电流传输的电阻损耗，提高器件的效率，同时，衬底1的厚度和阻值也会影响器件的电容特性，适当控制衬底1的厚度和阻值可以降低电容的影响，提高高频性能，并且，衬底1的厚度和阻值还可以用于抑制浮体效应，浮体效应是指衬底1和源/漏区域之间的电荷积累效应。
进一步的，在外延层2上形成用于作为场板的厚介质层31，以及形成靠近厚介质层31的栅氧层41。
其中，形成用于作为场板的厚介质层31，具体可包括：
第一步骤，沉积厚介质材料在外延层2上，形成厚介质材料层3a，厚介质材料包括SiO2，和/或SiN。
第二步骤，光刻且刻蚀厚介质材料层3a，得到厚介质层31。
需要说明的是，厚介质层31的厚度为300-1500Å。
在一些实施例中，厚介质层31的厚度为1200Å，可以理解的是，场板介质层的厚度与器件的源漏耐压密切相关，厚度适中的场板介质层可以提供更好的电场隔离效果，从而增加器件的源漏耐压能力，即在LDMOS器件的制备过程中，可以选定目标厚度的厚介质层31来增加器件的源漏耐压能力。
作为示例，厚介质层31的形成材料包括SiO2或SiN。
在一些实施例中，厚介质层31的形成材料包括SiO2与SiN的组合，SiO2与SiN的混合比为2.6:1，可以理解的是，SiO2和SiN都是绝缘材料，它们组合的场板可以有效隔离晶体管的源漏区域，从而提高器件的源漏耐压能力，由于SiO2的介电常数较大，而SiN的介电常数较小，它们的组合可以形成更低的电容耦合，进而提高LDMOS器件的稳定性，同时SiO2和SiN的组合可以提供更好的热稳定性，这对于高功率器件和高温工作环境中的LDMOS器件尤为重要，当视SiO2与SiN为多层场板结构时，其组合可以减轻源漏区域的电场应力，改善电流密度分布，从而提高器件的可靠性。
在本实施例中，栅氧层41的厚度小于厚介质层31的厚度，作为示例，栅氧层41的厚度为60-180Å。
相对于厚介质层31，栅氧层41为薄层结构，而较薄的栅氧层可以减少场板与沟槽之间的电容耦合效应，从而提高源漏耐压能力，且较小的栅氧层厚度有助于减小电场集中，降低场板间的电场应力，提高器件的耐压能力，另一方面，较小的栅氧层厚度可以减少栅极电荷的累积和释放时间，从而改善器件的开关速度，同时，较小的栅氧层厚度可以减小器件的尺寸，从而提高器件的集成度和密度，降低成本。
在一些实施例中，栅氧层41的厚度为80Å。
需要说明的是，在形成厚介质层31之前，还包括：对外延层2进行离子注入掺杂，以形成漂移区7。
参考图5和图6，在厚介质层31上形成T型场板区3，以及在栅氧层41上形成T型多晶硅栅4。
在具体实施过程中，T型场板区3以及T型多晶硅栅4的形成，具体包括：在外延层2上沉积多晶硅材料层6，多晶硅材料层6覆盖厚介质层31以及栅氧层41；光刻且刻蚀多晶硅材料层6，分别得到T型场板区3以及T型多晶硅栅4。
即针对多晶硅材料层6的光刻与刻蚀，将栅氧层41设定为停止层，以在栅氧层41上得到目标多晶硅，进而得到T型多晶硅栅4，相同道理的，将厚介质层31设定为停止层，以在厚介质层31上刻蚀多晶硅材料层6得到目标多晶硅，进而得到T型场板区3，其中，厚介质层31上得到目标多晶硅的尺寸可调。
进一步的，在T型场板区3上形成后续工艺的目标互连区5之前，还包括：对外延层2进行离子注入掺杂，以形成沟道区8。
其中，在对外延层2进行离子注入掺杂以形成沟道区8的过程中，还亦可对漂移区7进行注入类型与漂移区7导电类型相反的离子注入掺杂，以此降低导通电阻，即反型注入或防止反向阻挡工艺。
作为示例的，LDMOS器件中，若漂移区7是P型材料，而沟道区8是N型材料，当对外延层2进行N型掺杂形成N型沟道区时，同时对漂移区7进行P型掺杂，形成P型区域，即漂移区7导电类型与注入类型相反，这样的掺杂方式可以在漂移区7的表面形成P-N结，防止了反向的空间电荷区形成，从而减小了漂移区7的电阻，有助于减小器件导通时的功耗，提高器件的效率和性能。
在具体实施过程中，T型场板区3以及T型多晶硅栅4的形成，还包括：在T型场板区3和T型多晶硅栅4的侧边，以及T型场板区3与T型多晶硅栅4之间沉积栅极隔离层9；以及在沟道区8内形成源极区81，以及在漂移区7内形成漏极区71，以此完善器件功能。
在本实施例中，T型场板区3的厚度为1500-2500Å，T型多晶硅栅4的厚度为1500-2500Å。
在一些实施例中，T型场板区3的厚度为2000Å，T型多晶硅栅4的厚度为1600Å，即通过设定厚度的T型场板区3，实现更好的电流传输特性，减少LDMOS器件的电阻损耗。
在一些实施例中，在1500-2500Å的厚度范围内，T型场板区3与T型多晶硅栅4的顶面相互保持平齐，以便于在空间上，为器件的制备提供便利。
参考图7，在T型场板区3以及T型多晶硅栅4形成之后，T型场板区3以及T型多晶硅栅4的顶面形成有低阻值晶化层10。
进一步的，低阻值晶化层10的形成材料包括Co和/或Ni。
需要说明的是，Co（钴）和Ni（镍）是具有低电阻率的金属材料，它们的存在可以显著降低多晶硅的导通电阻，从而减小电流通过时的功耗损失，由于低电阻性质，Co和Ni可以提高电流在多晶硅中的传输效率，使得器件在给定的电压下能够承受更大的电流，从而增加器件的功率处理能力，同时，低阻值晶化层的存在有助于保持多晶硅的稳定性，特别是在高电流和高温条件下，其可以减少由于电流聚集导致的热效应和器件性能的退化。
参考图8和图9，在T型场板区3上形成目标互连区5。
在本实施例中，目标互连区5的形成，具体包括：
第一步骤，在T型场板区3上形成接触孔刻蚀停止层51，接触孔刻蚀停止层51包括SiON层、氧化物层和SiN层中的一种或几种的组合。
作为示例的，接触孔刻蚀停止层51包括SiN层，以便于控制接触孔刻蚀的终止位置，进而控制接触孔的形状和尺寸。
第二步骤，在接触孔刻蚀停止层51上形成ILD层间介质层52。
其中，ILD层间介质层52由绝缘材料构成，如氧化硅（SiO2）、氮化硅（Si3N4）或低介电常数（Low-k）材料等，以便于层间隔离，防止信号干扰和电流泄漏。
第三步骤，光刻并刻蚀ILD层间介质层52，形成贯穿至接触孔刻蚀停止层51的孔型接触孔53。
第四步骤，沉积金属在孔型接触孔53内，形成目标互连区5，目标互连区5调制T型场板区3的多晶硅部分为0电位或设定电位。
在本实施例中，孔型接触孔53内沉积的金属可以与源极区81的源电极引线连接，以便于金属互连的进行。
优选的，目标互连区5形成在低阻值晶化层10上。
可以理解的是，目标互连区5可发挥LDMOS器件的接触孔场板作用，即目标互连区5具备接触孔场板降低LDMOS器件接触电阻以及均匀电场和降低漏极与栅极之间的寄生电容的作用，同时，其平面结构的场板薄膜，不会对LDMOS器件衬底进行损耗，从而可以大大的降低LDMOS器件的导通电阻，另一方面，目标互连区5作为T型场板区3的引出端，可以调制T型场板区3多晶硅部分的电位，而通过电位调制，可以减轻LDMOS器件源漏区域的电场强度，进而有效地提高器件的源漏耐压能力，使器件能够在高电压下稳定工作，以达到丰富器件的耐压可调性目的，且通过电位调制，可以优化器件中的电流密度分布，在LDMOS器件中，电流密度通常在接触孔区域附近较高，容易导致热点效应和局部损伤，通过调节T型场板区3的电位，可以改善电流密度分布，减少热点效应，提高器件的可靠性，另一方面，对于射频功率放大器等高频应用的LDMOS器件，T型场板区3的电位调节可以改善高频特性，如增益、带宽和线性度，而通过优化T型场板区3的电位，可以减少器件中的漏电流，特别是在低功耗应用中，降低漏电流有助于延长器件的电池寿命和降低功耗，同时，T型场板区3的电位调节可以影响LDMOS器件的开关速度，从而改善器件的开关特性，这对于高频和高速开关应用非常重要。
在一些实施例中，目标互连区5调制T型场板区3的多晶硅部分为0电位，进而提高器件的源漏耐压能力，即0电位的多晶硅部分将形成一个较低电势区域，使得在漂移区和场板之间的电场均匀分布，减轻电场应力，从而增加器件的耐压能力，若LDMOS器件在高压应用中，较高的耐压能力是至关重要的，通过将多晶硅部分设置为0电位，可以进一步增强器件的源漏耐压，使其能够适应更高的工作电压，且0电位的多晶硅部分可以减少漂移区与场板之间的漏电流，特别是在高电压下，这有助于提高器件的性能和可靠性，同时，T型场板区3的多晶硅部分为0电位还可以减小沟道区和场板之间的电容耦合效应，有利于提高器件的高频性能。
在本实施例中，T型多晶硅栅4横跨在沟道区8上以及漂移区7上，其中，T型多晶硅栅4覆盖在沟道区8上的部分与T型多晶硅栅4覆盖在漂移区7上的部分的比例在1:6-1:2之间。
即通过T型多晶硅栅4起到控制沟道的作用，而通过T型多晶硅栅4覆盖在沟道区8上的部分与T型多晶硅栅4覆盖在漂移区7上的部分的比例调节，可以控制沟道的长度，而短沟道可以提高器件的电流密度和高频特性。
在一些实施例中，T型多晶硅栅4覆盖在沟道区8上的部分与T型多晶硅栅4覆盖在漂移区7上的部分的比例为1:4。
本实施例通过T型场板区3的设计，可通过调整其在形成过程中的多晶硅大小，来调制器件的耐压等级，且以T型场板区3发挥场板作用，满足器件的电学性能，通过目标互连区5的设计，降低器件的导通电阻，其中，T型场板区3与T型多晶硅栅4在同一工序中形成，即T型场板区3的制备兼容T型多晶硅栅4的制程，从而可以在保证电气效果的同时，减化制备工艺步骤，降低工艺难度，节省制备成本。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (5)
1.一种双T结构的LDMOS器件制备方法，其特征在于，包括：
提供一衬底，且在所述衬底上沉积外延层；
对所述外延层进行离子注入掺杂，以形成漂移区；
在所述外延层上形成用于作为场板的厚介质层，以及形成靠近所述厚介质层的栅氧层，所述厚介质层的厚度为300-1500Å，所述栅氧层的厚度为60-180Å；
在所述外延层上沉积覆盖所述厚介质层以及所述栅氧层的多晶硅材料层，光刻且刻蚀所述多晶硅材料层，分别得到T型场板区以及T型多晶硅栅，所述T型场板区的厚度为1500-2500Å，所述T型多晶硅栅的厚度为1500-2500Å；
对所述外延层进行离子注入掺杂，以形成沟道区；
对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂，其中，所述T型多晶硅栅横跨在所述沟道区以及所述漂移区上，所述T型多晶硅栅覆盖在所述沟道区上的部分与所述T型多晶硅栅覆盖在所述漂移区上的部分的比例在1:6-1:2之间；
在所述T型场板区上形成接触孔刻蚀停止层，且在所述接触孔刻蚀停止层上形成ILD层间介质层；
光刻并刻蚀所述ILD层间介质层，形成贯穿至所述接触孔刻蚀停止层的孔型接触孔；
沉积金属在所述孔型接触孔内，形成目标互连区，所述目标互连区调制所述T型场板区的多晶硅部分为0电位或设定电位。
2.如权利要求1所述的双T结构的LDMOS器件制备方法，其特征在于，形成用于作为场板的所述厚介质层，具体包括：
沉积厚介质材料在所述外延层上，形成厚介质材料层，所述厚介质材料包括SiO2，和/或SiN；
光刻且刻蚀所述厚介质材料层，得到所述厚介质层。
3.如权利要求1所述的双T结构的LDMOS器件制备方法，其特征在于，所述T型场板区以及所述T型多晶硅栅的形成，还包括：
在所述T型场板区和所述T型多晶硅栅的侧边，以及所述T型场板区与所述T型多晶硅栅之间沉积栅极隔离层；
在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
4.如权利要求1所述的双T结构的LDMOS器件制备方法，其特征在于，所述T型场板区以及所述T型多晶硅栅的顶面形成有低阻值晶化层，所述低阻值晶化层的形成材料包括Co和/或Ni。
5.如权利要求1所述的双T结构的LDMOS器件制备方法，其特征在于，所述接触孔刻蚀停止层包括SiON层、氧化物层和SiN层中的一种或几种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221044.2A CN116959994B (zh) | 2023-09-21 | 2023-09-21 | 双t结构的ldmos器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221044.2A CN116959994B (zh) | 2023-09-21 | 2023-09-21 | 双t结构的ldmos器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116959994A CN116959994A (zh) | 2023-10-27 |
| CN116959994B true CN116959994B (zh) | 2023-12-29 |
Family
ID=88458736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311221044.2A Active CN116959994B (zh) | 2023-09-21 | 2023-09-21 | 双t结构的ldmos器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116959994B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US10217828B1 (en) * | 2017-10-26 | 2019-02-26 | Globalfoundries Singapore Pte. Ltd. | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same |
| WO2020103672A1 (zh) * | 2018-11-19 | 2020-05-28 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN113451138A (zh) * | 2021-08-30 | 2021-09-28 | 南京华瑞微集成电路有限公司 | 一种具有自偏置终端的平面mosfet及其制备方法 |
| CN114429985A (zh) * | 2022-04-07 | 2022-05-03 | 广州粤芯半导体技术有限公司 | 具有栅场板结构的横向功率器件及其制备方法 |
| CN115513060A (zh) * | 2022-11-03 | 2022-12-23 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN115528094A (zh) * | 2022-09-16 | 2022-12-27 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| CN115913215A (zh) * | 2021-08-27 | 2023-04-04 | 联华电子股份有限公司 | 功率晶体管装置 |
| CN115938943A (zh) * | 2022-11-03 | 2023-04-07 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116504840A (zh) * | 2023-06-25 | 2023-07-28 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100628250B1 (ko) * | 2005-09-28 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 전력용 반도체 소자 및 그의 제조방법 |
| US11462616B2 (en) * | 2017-01-30 | 2022-10-04 | Texas Instruments Incorporated | Driver for transistor |
| CN108682689B (zh) * | 2018-05-25 | 2023-12-01 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体结构和其形成方法 |
-
2023
- 2023-09-21 CN CN202311221044.2A patent/CN116959994B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US10217828B1 (en) * | 2017-10-26 | 2019-02-26 | Globalfoundries Singapore Pte. Ltd. | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same |
| WO2020103672A1 (zh) * | 2018-11-19 | 2020-05-28 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN115913215A (zh) * | 2021-08-27 | 2023-04-04 | 联华电子股份有限公司 | 功率晶体管装置 |
| CN113451138A (zh) * | 2021-08-30 | 2021-09-28 | 南京华瑞微集成电路有限公司 | 一种具有自偏置终端的平面mosfet及其制备方法 |
| CN114429985A (zh) * | 2022-04-07 | 2022-05-03 | 广州粤芯半导体技术有限公司 | 具有栅场板结构的横向功率器件及其制备方法 |
| CN115528094A (zh) * | 2022-09-16 | 2022-12-27 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| CN115513060A (zh) * | 2022-11-03 | 2022-12-23 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN115938943A (zh) * | 2022-11-03 | 2023-04-07 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116504840A (zh) * | 2023-06-25 | 2023-07-28 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 一种超低比导通电阻的L型栅漏极LDMOS;石琴;陈祝;吴丽娟;蔡鹏飞;何航丞;;微电子学(第02期);第135-139页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116959994A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230047052A1 (en) | Semiconductor device, method for manufacturing same, and use thereof | |
| JP5378635B2 (ja) | シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス | |
| TWI222711B (en) | Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor | |
| TW201251031A (en) | Method of forming semiconductor device having deep trench charge compensation regions | |
| US20060240625A1 (en) | Power semiconductor device having improved performance and method | |
| WO2021103274A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US5969393A (en) | Semiconductor device and method of manufacture of the same | |
| TW201729418A (zh) | 通過閘極自對準接面改進接面分佈的取代體鰭式場效電晶體 | |
| TW201946221A (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| CN112701151B (zh) | SiC MOSFET器件的制造方法及SiC MOSFET器件 | |
| WO2022048163A1 (zh) | 横向扩散金属氧化物半导体器件及其制备方法、电子装置 | |
| CN116959994B (zh) | 双t结构的ldmos器件制备方法 | |
| CN111725306A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN115642182A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| KR20020096654A (ko) | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 | |
| JP4997913B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW202213524A (zh) | 半導體器件及其製造方法 | |
| CN108878458B (zh) | Soi基单片横向集成phemt和mosfet的外延结构及制备方法 | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| JP2003051598A (ja) | 高周波パワーｍｏｓｆｅｔ | |
| JPH06314790A (ja) | 半導体デバイス及び半導体デバイス製造方法 | |
| CN116978788A (zh) | 多层场板结构的ldmos器件及其制备方法 | |
| CN117577642B (zh) | 氮化镓功率器件 | |
| WO2022057132A1 (zh) | CMOS结构及FinFET CMOS、FD CMOS、GAA CMOS的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |