KR20020096654A - 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 - Google Patents
이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 Download PDFInfo
- Publication number
- KR20020096654A KR20020096654A KR1020010035456A KR20010035456A KR20020096654A KR 20020096654 A KR20020096654 A KR 20020096654A KR 1020010035456 A KR1020010035456 A KR 1020010035456A KR 20010035456 A KR20010035456 A KR 20010035456A KR 20020096654 A KR20020096654 A KR 20020096654A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate
- silicon
- single crystal
- crystal silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000009977 dual effect Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 새로운 이중게이트 MOSFET 및 그 제조방법에 관한 것이다.
발명에 의한, 반도체기판의 상부에 적층된 절연체와; 상기 절연체의 상부에 단결정 실리콘으로 구성되며 일면적을 사이에 두고, 서로 이격되어 형성된 소스와 드레인영역과; 상기 일면적의 일부분을 가로질러 상기 서로 이격된 소스와 드레인을 연결하며, 상기 절연체의 상부에 단결정 실리콘으로 형성된 채널과; 상기 채널의 상부에 형성된 절연막과; 상기 채널과 절연막의 양측면과 상기 절연막의 상부를 감싸며, 상기 소스와드레인 영역 사이의 일면적 상부에 적층된 게이트와;상기 게이트와 상기 소스와 드레인 영역이 상호 전기적으로 독립적인 활동을 할 수 있도록 상기 게이트와 상기 소스와 드레인 영역의 사이에 형성된 게이트 절연막으로 구성되어 넓은 단결정 실리콘을 소스/드레인 패드로 그대로 이용할 수 있고, 채널 이외에는 극히 얇은 단결정 실리콘 부분이 존재하지 않는 저 저항의 이중 게이트 MOSFET 및 소스/드레인 사이의 채널 이외의 나머지 단결정 실리콘을 자기 정렬 방식으로 식각하여 제거하고, 식각된 실리콘 및 그 전에 형성된 절연막 적층 구조의 패턴에 게이트 전극을 채워넣어 에치-백(etch-back)함으로써 전면/후면 게이트가 자기정렬 되어 있는 구조를 갖는 이중 게이트 MOSFET의 제조방법이 제공된다.
Description
본 발명은 이중 게이트 MOSFET 및 그의 제조방법에 관한 것으로, 보다 상세하게는 SOI(Silicon on insulator)기판에 제작되는 이중 게이트 MOSFET 및 그 제조 방법에 관한 것이다.
일반적으로 금속-산화막-반도체 전계 효과 트랜지스터(MOSFET)는 고성능화와 고집적화의 일환으로 소자 크기의 축소화가 진행되고 있는데, 차세대에 사용될50nm 이하의 극소 채널길이를 가지는 트랜지스터를 구현하기 위해서는 필수적으로 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 짧은 채널효과(Short Channel Effect)를 효율적으로 억제해야 한다.
최근, 전계 효과 트랜지스터의 게이트 길이를 20~30nm 정도까지 축소화하기 위해서 많은 연구들이 진행되고 있으나, 현재 발표된 연구 결과들에서는 제품에 적용될 수준의 특성을 얻지는 못하고 있다. 이는 극히 짧아진 소스와 드레인 사이의 거리가 극히 짧아서 드레인 전압에 의해 소스와 채널쪽 전위가 영향을 받음으로써 발생하는 짧은 단채널 효과를 효율적으로 억제하기가 곤란한데 기인한다.
따라서, 기존의 평면구조의 소자를 그대로 사용하는 경우 안정된 소자 동작을 얻기에는 어려움이 따르며, 평면구조의 대안으로 얇은 채널 양쪽에 게이트를 두어 채널쪽의 전위를 효과적으로 조절할 수 있는 이중 게이트 전계 효과 트랜지스터가 가장 유력한 후보로 연구되고 있다.
이상적인 이중 게이트 전계 효과 트랜지스터의 구조는 전면/후면 게이트가 자기 정렬되어 있고, 게이트가 소스/드레인에도 자기정렬 되어 있으며, 소스/드레인의 기생 저항을 작게 할 수 있는 구조이다. 그러나, 이러한 이중 게이트 전계 효과 트랜지스터 구조를 구현하기 위하여 많은 시도들은 있었으나, 전면/후면 게이트가 자기 정렬된 형태로 제작하기는 힘들었다.
최근 기존의 반도체 공정 기술을 그대로 이용하면서 자기 정렬된 전면/후면 게이트를 가지는 이중 게이트 전계 효과 트랜지스터를 제작하기 위한 노력의 일환으로 도 1a 내지 1c에 도시된 바와 같은, 히사모토(D. Hisamoto) 등에 의해 핀 전계 효과 트랜지스터(FinFET) 소자가 발표되었다. 이는 기존의 평면 구조의 반도체 기술과의 높은 호환성을 가지는 장점이 있다.
도 1a에서는 종래의 이중 게이트 구조를 갖는 핀 전계 효과 트랜지스터의 평면도를 도시하고 있는데, 도 1b는 도 1a의 A-A'선 단면도이고, 도 1c는 도 1a의 B-B'선 단면도이다. 이러한 핀 전계 효과 트랜지스터는 실리콘 기판(8)의 상부에 매몰산화막(7)이 적층된 지지대와; 상기 매몰산화막(7)의 상부에 채널의 역할을 하는 핀(3)과; 이 핀(3)의 상부에 형성된 산화막/질화막의 적층막(1)과; 상기 산화막/질화막의 적층막(1) 상부의 일측 및 타측과, 상기 핀(3)의 일측면과 타측면을 감싸며 개구부에 의해 상호 분리되어 있는 드레인과 소스(4,4')와; 이 드레인과 소스(4,4')의 상부에 형성된 산화막(2)과; 상기 드레인과 소스(4,4')를 분리하는 개구부의 측부에 형성된 질화막스페이서(5)와, 질화막 스페이서(5)를 포함한 개구부와 상기 산화막(2)의 일부를 감싸며 증착된 게이트(6)로 구성되어 있다.
상기의 핀 전계 효과 트랜지스터는 상기 다결정 실리콘(4,4')과 핀(3)을 연결시키는 구조를 사용하였으나, 이 부분에서 상당한 저항의 증가가 있었고, 또한, 작은 크기의 게이트 전극을 형성하기 위하여 질화막 스페이서(5)을 이용하여 게이트(6)를 형성하였다. 이 경우, 질화막 스페이서(5)가 채널이 되는 핀(3) 주변에 형성되기 때문에 이를 제거하기 위해서는 충분한 과도 식각이 이루어져야 하고, 이 과정에서 채널이 되는 핀(3)부분이 손상될 가능성이 존재한다. 또한, 질화막 스페이서(5)의 폭에 해당하는 부분의 핀(3)이 채널 두께 정도의 얇은 상태로 남아 있으므로, 소오스(1)/드레인(2) 저항이 크게 증가한다.
또한, 이러한 핀 전계 효과 트랜지스터는 40nm 정도의 게이트 크기를 가지면서 안정적인 동작을 하는 소자를 제작하기 위해서는 대략 20nm 이하의 두께를 갖는 채널을 형성하여야 하는데, 이렇게 얇은 두께로 인해 소스/드레인 부분의 직렬 저항이 커지는 문제점이 있고. 이로 인해 전류 구동력을 증가시키기 힘든 단점이 있다.
본 발명은 종래의 이중게이트 MOSFET와 그 제조 방법의 문제점을 해결하기 위해 제안된 것으로, 소스/드레인 간의 직렬저항을 낮출 수 있는 자기 정렬되고, SOI 기판에 제작된 이중 게이트 MOSFET의 구조 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 이중 게이트 전계 효과 트랜지스터는 반도체기판의 상부에 적층된 절연체와; 상기 절연체의 상부에 단결정 실리콘으로 구성되며 일면적을 사이에 두고, 서로 이격되어 형성된 소스와 드레인영역과; 상기 일면적의 일부분을 가로질러 상기 서로 이격된 소스와 드레인을 연결하며, 상기 절연체의 상부에 단결정 실리콘으로 형성된 채널과; 상기 채널의 상부에 형성된 절연막과; 상기 채널과 절연막의 양측면과 상기 절연막의 상부를 감싸며, 상기 소스와 드레인 영역 사이의 일면적 상부에 적층된 게이트와; 상기 게이트와 상기 소스와 드레인 영역이 상호 전기적으로 독립적인 활동을 할 수 있도록 상기 게이트와 상기 소스와 드레인 영역의 사이에 형성된 게이트 절연막으로 이루어짐을 특징으로 한다.
그리고, 본 발명의 이중 게이트 MOSFET의 제조방법은 SOI기판의 단결정 실리콘의 채널이 될 부분에 실리콘 산화막 또는 실리콘 질화막으로 된 제1 절연막의 미세패턴을 형성하는 제 1 단계와; 상기 단결정 실리콘 및 제 1 절연막의 미세패턴의 상부에 제 2 절연막을 증착한 후, 게이트가 형성될 부분의 제 2 절연막을 미세한 선폭으로 제거하는 제 2 단계와; 상기 제 2 절연막과 제 1 절연막의 미세패턴을 마스크로 하여 상기 게이트가 형성될 부분의 단결정 실리콘을 제거하여 매몰산화막을 노출시키는 제 3 단계와;상기 게이트가 형성될 부분의 단결정 실리콘의 제거로 노출된 단결정 실리콘 부분에 게이트 절연막을 키우는 제 4 단계와; 상기 게이트 절연막을 포함하여 상기 제 1 절연막과 매몰 산화막의 상부에 게이트 물질을 증착하는 제 5 단계와;상기 제 2 절연막의 상부에 형성된 게이트 물질을 식각하여 상기 제 2 절연막이 노출되고, 상기 제 1 절연막의 상부에 있는 게이트 물질은 남기는 제 6 단계와; 상기 노출된 제 2 절연막을 선택적으로 제거하여 상기 게이트 물질의 좌,우로 단결정 실리콘이 드러나게 하는 제 7 단계와; 상기 좌,우 단결정 실리콘에 소스/드레인 전극을 사용하기 위하여 도펀트를도핑하는 제 8 단계로 이루어짐을 특징으로 한다.
도 1a는 종래의 이중 게이트 구조를 갖는 핀 전계 효과 트랜지스터(FinFET)의 평면도이다.
도 1b는 도 1a의 A-A'선 단면도이다.
도 1c는 도 1a의 B-B'선 단면도이다.
도 2a 내지 2h는 본 발명의 제 1 실시예에 의한 이중게이트 MOSFET의 제조공정을 도시한 사시도이다.
도 3은 본 발명의 제 1 실시예에 의한 이중게이트 MOSFET가 최종완성된 상태를 나타낸 도 2h의 A-A'선 단면도이다.
도 4은 본 발명의 제 1 실시예에 의한 이중게이트 MOSFET가 최종완성된 상태를 나타낸 도 2h의 B-B'선 단면도이다.
도 5은 본 발명의 제 1 실시예에 의한 이중게이트 MOSFET가 최종완성된 상태를 나타낸 도 2h의 C-C'선 단면도이다.
도 6은 본 발명의 이중게이트 MOSFET의 제 2 실시예의 사시도이다.
도 7a 또는 7b는 본 발명의 이중게이트 MOSFET의 제 3 실시예의 사시도이다.
도 8은 본 발명의 이중게이트 MOSFET의 제 3 실시예의 사시도이다.
도 9는 본 발명의 이중게이트 MOSFET의 제 3 실시예를 나타낸 도 7b의 D-D'선 절단 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 실리콘 기판 11 : 산화막
12 : 단결정 실리콘 12 : 채널
13, 14 : 제 1, 제 2 절연막 15,15' : 게이트 절연막
112',112 : 소스, 드레인 113,113' : 제 1, 제 2 물질
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
[제 1 실시 예]
본 발명의 이중게이트 MOSFET는 도 2a ~ 도 2h와 같이, 단결정실리콘/절연체/반도체기판으로 이루어진 에스오아이(SOI : Silicon on Insulator) 기판 위에 형성이 된다.
먼저, 단결정 실리콘(12)/산화막(11)/실리콘 기판(10)으로 이루어진 SOI 기판을 사진 공정과 식각 공정을 하여 소자가 형성될 부분에만 단결정 실리콘(12)을 남기고, 나머지 부분은 제거한다. 그런 다음에, 차후 공정에서 식각 방지막으로 사용될 제 1 절연막(13)을 증착하고, 미세 패터닝을 사용하여 제 1 절연막(13)의 미세패턴을 형성한다.(도 2a)
제1 절연막(13)으로 실리콘 질화막을 사용할 수 있고, 제 1 절연막(13)의 미세 패턴을 위해서는 전자빔 리소그래피나 측벽을 이용한 미세 패터닝 기술을 이용할 수 있다.
제 1 절연막(13)의 미세패턴이 형성된 기판 위에 제 2 절연막(14)을 증착한다. 이렇게 제 1 절연막(13)의 상부에 제 2 절연막(14)을 실리콘 산화막으로 화학 기상 증착법으로 증착하면, 도 2b에 도시된 바와 같이, 굴곡(15)이 형성된다. 상기 제 2 절연막(14)은 차후의 공정으로 실리콘이나 상기 제 1 절연막(13)과 식각 선택비가 우수한 물질을 사용하는 것이 바람직하다.
리소그래피나 측벽을 이용한 미세 패터닝 방법을 이용해 제작하려는 소자의 게이트 영역이 형성될 부분의 제 2 절연막(14)을 식각하면, 제 1 절연막(13)과 단결정 실리콘(12)이 노출이 된다.(도 2c)
이때, 상기 게이트가 형성될 부분의 제 2 절연막(14)의 제거는 상기 제 1 절연막(13)의 미세패턴의 길이 폭과 동일하게 제거할 수 도 있고, 또는 상기 제 1 절연막(13)의 미세패턴의 길이 폭보다 적게 제거하면, 도 2c에 제시된 바와 같이, 그 내측 일부만 노출되고, 양측의 일부는 상기 제 2 절연막(14)에 의해 감싸여진다.
도 2d는 제 2 절연막(14)과 제 1 절연막(13)을 마스크로 하여 게이트 영역이 형성될 부분의 단결정 실리콘을 식각하면, 식각된 부위에 매몰 산화막이 노출되면서 함몰된 형상을 나타낸다. 이런 게이트 영역이 형성될 부분의 단결정 실리콘의 식각으로 좌, 우측의 단결정 실리콘의 측면이 노출이 된다. 이 좌, 우측의 단결정 실리콘은 차후의 공정으로 소자의 소스와 드레인이 된다.
도 2e에서는 도 2d의 상태에서 좌, 우측의 단결정 실리콘의 측면에 게이트 절연막(15,15')을 성장시킨 후, 상기 게이트 절연막(15,15')을 포함하여 상기 제 1 절연막(13)과 매몰 산화막(11)의 상부에 게이트 물질(16)을 증착한 상태를 보여주고 있다.
상기 게이트 절연막(15,15')으로 기존의 실리콘 산화막이나 질화된 산화막, 그리고 고유전율 절연막 등을 사용할 수 있다.
게이트 물질로는 다결정이나 비정질 실리콘을 사용하고, 이를 후속 공정에서 n-타입이나 p-타입의 도펀드를 도핑하여 전도도를 높인 후에 사용할 수 있다.
도 2f는 게이트가 형성될 영역의 좌, 우의 게이트 물질(16)을 식각한 상태를 도시한 도면이다. 이 게이트 물질을 식각하는 공정은 에치백(etch-back) 공정을 수행하는 것이 가장 바람직하다.
이렇게 게이트가 형성될 영역의 좌, 우 주변의 게이트 물질을 완전히 식각하면, 그 하부의 제 2 절연막(14)이 노출되고, 게이트가 형성될 영역, 즉, 제 1 절연막의 상부에 있는 게이트 물질(14)은 남아 있게 된다.
상기의 공정의 또 다른 방법으로 도 2b에서, 생성된 굴곡(15)은 상기 게이트가 형성될 영역의 제 2 절연막(14)을 식각하기 전에 CMP(Chemical Mechanical Polishing)공정을 이용해, 이 굴곡(15)을 평탄화 시킨 후, 게이트가 형성될 영역의 제 2 절연막(14)을 식각하고, 도 2e 처럼 게이트 절연막(15,15')과 게이트 물질(16)을 형성할 수 있다. 그런 이후에 CMP 공정을 이용해, 게이트가 형성될 영역의 좌, 우 게이트 물질(16)을 제거한다. 이때, 게이트가 형성될 영역의 게이트 물질은 상기 좌, 우 게이트 물질보다 함몰되어 있어 CMP 공정에서, 추가적인 마스크를 적용하지 않아도 식각이 되질 않는다.
도 2g는 도 2f공정에서 게이트가 형성될 영역의 게이트 물질(16)은 제외하고, 소스와 드레인 영역을 형성하기 위하여, 상기 게이트가 형성될 영역의 게이트 물질(16)의 좌, 우 제 2 절연막(14)을 식각한 이후의 상태를 나타내고 있다.
상기 제 2 절연막(14)을 식각하면, 게이트가 형성될 영역의 게이트 물질(16) 좌, 우 측면(112',112)으로 제 1 절연막의 양측 일부(13',13")가 노출된다.
상기 게이트 물질(16) 좌, 우 측면으로 노출된 제 1 절연막의 양측 일부(13',13")을 제거하고, 소스와 드레인에 도핑을 하면, 본 발명의 이중 게이트 전계 효과 트랜지스터가 최종 완성된다.(도 2h)
도 3은 도 2h의 A-A'선 단면도이고, 도 4는 도 2h의 B-B'선 단면도이며, 도5는 도 2h의 C-C'선 단면도로서, 반도체기판의 상부에 적층된 절연체와; 상기 절연체의 상부에 단결정 실리콘으로 구성되며 일면적을 사이에 두고, 서로 이격되어 형성된 소스와 드레인영역과; 상기 일면적의 일부분을 가로질러 상기 서로 이격된 소스와 드레인을 연결하며, 상기 절연체의 상부에 단결정 실리콘으로 형성된 채널과; 상기 채널의 상부에 형성된 절연막과; 상기 채널과 절연막의 양측면과 상기 절연막의 상부를 감싸며, 상기 소스와드레인 영역 사이의 일면적 상부에 적층된 게이트와; 상기 게이트와 상기 소스와 드레인 영역이 상호 전기적으로 독립적인 활동을 할 수 있도록 상기 게이트와 상기 소스와 드레인 영역의 사이에 형성된 게이트 절연막으로 구성되어진 본 발명의 이중 게이트 MOSFET의 단면도를 도시하고 있다.
도 5에 도시된 바와 같이, 본 발명의 이중 게이트 MOSFET는 채널(12')의 좌, 우로 게이트(16)가 감싸여져 형성되어 있기 때문에, 좌, 우의 게이트 영역으로 채널을 컨트롤 할 수 있어, 이중 게이트의 역할을 수행할 수 있다.
또한, 종래의 다결정 실리콘을 증착하여, 소스와 드레인 영역을 형성하고, 이 소스와 드레인 영역과 연결된 채널도 다결정 실리콘으로 형성하여 발생한 저항의 증가를 본 발명에서는 단결정 실리콘으로 형성하여 저항의 증가를 최대한 줄일 수 있었다.
그리고, 종래의 작은 크기의 게이트 전극을 형성하기 위하여 도 1a ~ 도 1c에서와 같이, 질화막(5)을 이용하여 스페이서(spacer)를 형성한 이후, 게이트(6)가 형성되어서, 질화막(5)의 스페이서를 제거하는 과도 식각으로 인한 채널(4)과 핀(3)부분이 손상을 본 발명에서는 방지 할 수 있다.
[제 2 실시예]
본 발명의 이중게이트 MOSFET의 제 2 실시예를 나타낸 도 6에서와 같이, 도 2c에서 게이트가 형성될 영역의 제 2 절연막(14)을 식각하는 과정에서, 제 1 절연막(13)과의 식각 선택비가 나쁘면 제 1 절연막(13)이 과도 식각되어, 상기 제 1 절연막(13)이 충분한 마스크 역할을 못하는 문제가 발생할 수 있다.
따라서, 이러한 문제를 해결하기 위해 채널 마스크 역할과 제 2 절연막의 마스크 역할을 할 수 있도록, 도 2a의 제 1 절연막(13)을 하나로 사용하는 것이 아니라, 도 6에 나타낸 바와 같이, 실리콘에 대해 식각 선택비가 우수한 제 1 물질(113)을 하부에 두고, 제 2 절연막(14)에 대해 식각 선택비가 우수한 제 2 물질(113')을 상부에 두는 이중 적층 구조를 형성하여 본 발명의 이중 게이트 전계 효과 트랜지스터를 제조하는 것이 바람직하다.
따라서, 상기 제 1 물질(113)은 실리콘 산화막 또는 질화막 중 어느 하나를 선택하여 형성함으로써, 제2 절연막(4) 식각시 마스크 역할을 하고, 상기 제 2 물질(113')은 실리콘 산화막으로 형성하여 단결정 실리콘 식각시 마스크 역할을 하도록, 다결정/비정질실리콘(14)과 실리콘 산화막(13)의 적층 구조를 형성하는 것이 더욱 바람직하다.
[제 3 실시예]
본 발명의 제 3 실시예에 의하면, 도 7a와 같이 제 1 절연막(13)으로 형성하는 미세 패턴을 상호 이격되도록 다수로 형성하여, 차후의 공정을 수행한 후, 도 7b와 같이, 채널을 적어도 둘 이상 구성할 수 있다.
또한, 도 8에 도시한 바와 같이, 제 1 절연막 미세패턴의 폭(d3)과 간격(d2), 그리고 단결정 실리콘의 두께(d1)를 동일한 크기로 만들어, 기존의 평면 소자와 같은 웨이퍼 상의 면적을 차지하면서, 같은 크기의 전류를 흘릴 수 있다.
여기서, 단결정 실리콘의 두께(d1)는 공정 마진이 충분할 경우, 상기 제 1 절연막 미세 패턴의 폭(d3)과 간격(d2)보다 약간 더 크게 형성하는 것이 바람직하다. 즉, 채널의 상하폭이 좌우폭이나 채널들의 사이 간격보다 더 크게 형성하면, 동일 면적을 차지하는 기존의 평면 MOSFET 보다 집적도를 높일 수 있는 장점이 있다.
도 9는 본 발명의 제 3 실시예에 의하여 최종완성된 이중게이트 전계 효과 트랜지스터가 최종완성된 상태를 나타낸 도 7b의 D-D'선 절단 단면도로써, 실리콘 기판(10)의 상부에 산화막(11)이 형성되어 있으며, 상기 산화막(11)의 상부에는 게이트(16)가 있고, 이 게이트(16)의 내부로 복수의 채널(12')과 제 1 절연막(13)의 다층구조가 형성되어 있다.
본 발명의 이중 게이트 MOSFET는 SOI 기판의 단결정 실리콘을 이용하여 형성되었으며, 채널 부분 이외의 게이트가 존재하는 부분의 단결정 실리콘이 자기 정렬적으로 제거된 소스/드레인 영역을 형성할 수 있고, 제작하려는 소자의 게이트 크기와 거의 비슷한 길이로 존재하는 얇은 채널 부분, 채널이 되는 부분 양쪽에 자기 정렬적으로 형성되는 전면/후면 게이트를 가지는 구조를 달성할 수 있는 것이다.
본 발명에서는 소스/드레인 패드가 될 부분을 SOI 기판에서 매몰 산화막 위의 단결정 실리콘 부분을 사용하게 되므로, 종래에 존재한 다결정 실리콘과 핀과의 접촉 저항을 줄일 수 있고, 또한 질화막 스페이서(spacer)가 없으므로, 채널이 되는 부분까지 소스/드레인 영역을 넓게 유지할 수 있는 효과가 있다.
또한, 본 발명은 전면/후면 게이트를 자기 정렬로 제작할 수 있고, 얇은 채널로 인한 트랜지스터의 기생저항을 낮게 유지하면서 향상된 전류 구동능력을 갖는 극소채널 이중 게이트 MOSFET를 구현할 수 있는 효과가 있다.
그리고, 동일 면적의 MOSFET에 비해 전류 구동능력을 높게 가져갈 수 있으며, 차세대 시스템에 사용될 소자로 적당하다.
본 발명은 위에서 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (14)
- 반도체기판의 상부에 적층된 절연체와;상기 절연체의 상부에 단결정 실리콘으로 구성되며 일면적을 사이에 두고, 서로 이격되어 형성된 소스와 드레인영역과;상기 일면적의 일부분을 가로질러 상기 서로 이격된 소스와 드레인을 연결하며, 상기 절연체의 상부에 단결정 실리콘으로 형성된 채널과;채널의 상부에 형성된 절연막과;채널과 절연막의 양측면과 상기 절연막의 상부를 감싸며, 상기 소스와드레인 영역 사이의 일면적 상부에 적층된 게이트와;게이트와 상기 소스와 드레인 영역이 상호 전기적으로 독립적인 활동을 할 수 있도록 상기 게이트와 상기 소스와 드레인 영역의 사이에 형성된 게이트 절연막으로 구성된 것을 특징으로 하는 이중 게이트 MOSFET.
- 제 1 항에 있어서, 상기 반도체 기판은 실리콘 기판이며, 상기 절연체는 실리콘 산화막인 것을 특징으로 하는 이중 게이트 MOSFET.
- 제 1 항에 있어서, 상기 채널은 적어도 둘 이상 상호 이격되어 형성되어 있으며, 상기 적어도 둘 이상의 채널의 상부에는 각각 절연막이 형성되어 있는 것을 특징으로 하는 이중 게이트 MOSFET.
- 제 3 항에 있어서, 상기 채널의 상하폭이 좌우폭이나 채널들의 사이 간격보다 더 큰 것을 특징으로 하는 이중 게이트 MOSFET.
- 제 1 항에 있어서, 상기 게이트 물질은 금속, 다결정 실리콘과 비정질 실리콘 중 선택된 어느 하나인 것을 특징으로 하는 이중 게이트 MOSFET.
- 제 1 항에 있어서, 상기 게이트 절연막은 실리콘 산화막, 질화된 산화막과 고유전율 절연막 중 선택된 어느 하나인 것을 특징으로 하는 이중 게이트 MOSFET.
- SOI기판의 단결정 실리콘의 채널이 될 부분에 실리콘 산화막 또는 실리콘 질화막으로 된 제1 절연막의 미세패턴을 형성하는 제 1 단계와;상기 단결정 실리콘 및 제 1 절연막의 미세패턴의 상부에 제 2 절연막을 증착한 후, 게이트가 형성될 부분의 제 2 절연막을 미세한 선폭으로 제거하는 제 2 단계와;상기 제 2 절연막과 제 1 절연막의 미세패턴을 마스크로 하여 상기 게이트가 형성될 부분의 단결정 실리콘을 제거하여 매몰 산화막을 노출시키는 제 3 단계와;상기 게이트가 형성될 부분의 단결정 실리콘의 제거로 노출된 단결정 실리콘 부분에 게이트 절연막을 키우는 제 4 단계와;상기 게이트 절연막을 포함하여 상기 제 1 절연막과 매몰 산화막의 상부에게이트 물질을 증착하는 제 5 단계와;상기 제 2 절연막의 상부에 형성된 게이트 물질을 식각하여 상기 제 2 절연막이 노출되고, 상기 제 1 절연막의 상부에 있는 게이트 물질은 남기는 제 6 단계와;상기 노출된 제 2 절연막을 선택적으로 제거하여 상기 게이트 물질의 좌,우로 단결정 실리콘이 드러나게 하는 제 7 단계와;상기 좌,우 단결정 실리콘에 소스/드레인 전극을 사용하기 위하여 도펀트를도핑하는 제 8 단계로 이루어진 이중 게이트 MOSFET의 제조 방법.
- 제 7 항에 있어서, 상기 제 1 절연막은 그 내측 일부만 노출되고, 양측의 일부는 상기 제 2 절연막에 의해 감싸여지도록, 상기 제 2 단계에서 상기 게이트가 형성될 부분의 제 2 절연막을, 상기 제 1 절연막의 미세패턴의 길이 폭보다 적게 제거하여;상기 제 7 단계에서, 상기 게이트 물질의 좌,우 측면으로 제 1 절연막의 양측의 일부가 노출되도록, 상기 제 2 절연막을 선택적으로 제거하고;상기 제 7 단계와 제 8 단계의 사이에, 상기 게이트 물질의 좌, 우 측면으로 노출된 제 1 절연막의 양측의 일부를 제거하는 단계가 더 포함된 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
- 제 7 항에 있어서, 상기 단결정 실리콘의 채널이 될 부분에 제1 절연막의 미세패턴을 형성하는 제 1 단계의 상기 제 1 절연막은, 상기 실리콘 산화막 또는 실리콘 질화막의 상부에 상기 제 2 절연막에 대해 식각 선택비가 우수한 제 2 물질이 더 증착되어 구성된 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
- 제 9 항에 있어서, 상기 제 2 물질은 다결정 실리콘 또는 비정질 실리콘인 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
- 제 7 항에 있어서, 상기 제 5 단계의 게이트 물질은, 금속인 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
- 제 7 항에 있어서, 상기 제 5 단계의 게이트 물질은, 다결정 실리콘 또는 비정질 실리콘이며; 상기 제 8 단계는, 상기 게이트 물질에 n-타입 도펀트 또는 p-타입 도편트를 도핑하는 공정이 더 포함된 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
- 제 7 항에 있어서, 상기 제 8 단계에서, 좌,우 단결정 실리콘에 소스/드레인 전극을 사용하기 위한 도펀트의 도핑은 상기 좌,우 단결정 실리콘의 깊이 방향으로 균일한 불순물 분포를 얻기 위해 에너지를 달리한 복수의 이온주입 공정으로도펀트를 주입하는 것을 특징으로 하는 이중 게이트 MOSFET의 제조방법.
- 제 7 항에 있어서, 상기 제 2 단계는,상기 단결정 실리콘 및 제 1 절연막의 미세패턴의 상부에 제 2 절연막의 증착으로 상기 제 1 절연막의 상부에 형성된 제 2 절연막의 굴곡을 CMP 공정을 이용해 제거하여 평탄화 시킨 후, 게이트가 형성될 부분의 제 2 절연막을 미세한 선폭으로 제거하는 것을 특징으로 하는 이중 게이트 MOSFET의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035456A KR100467527B1 (ko) | 2001-06-21 | 2001-06-21 | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035456A KR100467527B1 (ko) | 2001-06-21 | 2001-06-21 | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020096654A true KR20020096654A (ko) | 2002-12-31 |
| KR100467527B1 KR100467527B1 (ko) | 2005-01-24 |
Family
ID=27710386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0035456A KR100467527B1 (ko) | 2001-06-21 | 2001-06-21 | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100467527B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517126B1 (ko) * | 2003-04-21 | 2005-10-18 | 재단법인서울대학교산학협력재단 | 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법 |
| US7208356B2 (en) | 2004-05-25 | 2007-04-24 | Electronics And Telecommunications Research Institute | Method of manufacturing multiple-gate MOS transistor having an improved channel structure |
| US7285456B2 (en) | 2004-12-10 | 2007-10-23 | Samsung Electronics Co., Ltd. | Method of fabricating a fin field effect transistor having a plurality of protruding channels |
| US7285466B2 (en) | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| US7288823B2 (en) | 2003-09-16 | 2007-10-30 | Samsung Electronics Co., Ltd. | Double gate field effect transistor and method of manufacturing the same |
| KR100773009B1 (ko) * | 2003-07-21 | 2007-11-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 다수 개의 표면을 따라 변형 격자 구조를 가지는 전계 효과트랜지스터 채널 |
| US7494895B2 (en) | 2004-03-23 | 2009-02-24 | Samsung Electronics Co., Ltd. | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer |
| KR100935988B1 (ko) * | 2003-12-08 | 2010-01-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 증가된 노드 커패시턴스를 갖는 반도체 메모리 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696197B1 (ko) | 2005-09-27 | 2007-03-20 | 한국전자통신연구원 | 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290473A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6297530B1 (en) * | 1998-12-28 | 2001-10-02 | Infineon Technologies North America Corp. | Self aligned channel implantation |
| KR100511898B1 (ko) * | 1999-06-28 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2001
- 2001-06-21 KR KR10-2001-0035456A patent/KR100467527B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517126B1 (ko) * | 2003-04-21 | 2005-10-18 | 재단법인서울대학교산학협력재단 | 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법 |
| KR100773009B1 (ko) * | 2003-07-21 | 2007-11-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 다수 개의 표면을 따라 변형 격자 구조를 가지는 전계 효과트랜지스터 채널 |
| US7285466B2 (en) | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| US7473963B2 (en) | 2003-08-05 | 2009-01-06 | Samsung Electronics Co., Ltd. | Metal oxide semiconductor (MOS) transistors having three dimensional channels |
| US7288823B2 (en) | 2003-09-16 | 2007-10-30 | Samsung Electronics Co., Ltd. | Double gate field effect transistor and method of manufacturing the same |
| KR100935988B1 (ko) * | 2003-12-08 | 2010-01-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 증가된 노드 커패시턴스를 갖는 반도체 메모리 장치 |
| US7494895B2 (en) | 2004-03-23 | 2009-02-24 | Samsung Electronics Co., Ltd. | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer |
| US7208356B2 (en) | 2004-05-25 | 2007-04-24 | Electronics And Telecommunications Research Institute | Method of manufacturing multiple-gate MOS transistor having an improved channel structure |
| US7332774B2 (en) | 2004-05-25 | 2008-02-19 | Electronics And Telecommunications Research Institute | Multiple-gate MOS transistor and a method of manufacturing the same |
| US7285456B2 (en) | 2004-12-10 | 2007-10-23 | Samsung Electronics Co., Ltd. | Method of fabricating a fin field effect transistor having a plurality of protruding channels |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100467527B1 (ko) | 2005-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100993937B1 (ko) | Ｕ-형태의 게이트 구조를 가지는 반도체 디바이스 | |
| US8129777B2 (en) | Semiconductor device having a multi-channel type MOS transistor | |
| US6525403B2 (en) | Semiconductor device having MIS field effect transistors or three-dimensional structure | |
| KR100532353B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US7394116B2 (en) | Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same | |
| US7148541B2 (en) | Vertical channel field effect transistors having insulating layers thereon | |
| KR100499159B1 (ko) | 리세스 채널을 갖는 반도체장치 및 그 제조방법 | |
| US7615429B2 (en) | Methods of fabricating field effect transistors having multiple stacked channels | |
| KR100578818B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 형성 방법 | |
| US7919364B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| JP2006505950A (ja) | 分離した複数のゲートを有するダブルゲート半導体デバイス | |
| US7335945B2 (en) | Multi-gate MOS transistor and method of manufacturing the same | |
| JP2006507684A (ja) | ２トランジスタｎｏｒデバイス | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| KR20050090664A (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| KR100467527B1 (ko) | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 | |
| KR20040091309A (ko) | 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법 | |
| TWI748346B (zh) | 多閘極之半導體結構及其製造方法 | |
| WO2007054844A2 (en) | Vertical insulated gate field-effect transistor and method of manufacturing the same | |
| CN113410228B (zh) | 多栅极的半导体结构及其制造方法 | |
| CN115985940A (zh) | 一种半导体器件及其制备方法 | |
| CN115692419A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E801 | Decision on dismissal of amendment | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120120 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130124 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |