JP2006505950A - 分離した複数のゲートを有するダブルゲート半導体デバイス - Google Patents
分離した複数のゲートを有するダブルゲート半導体デバイス Download PDFInfo
- Publication number
- JP2006505950A JP2006505950A JP2004551527A JP2004551527A JP2006505950A JP 2006505950 A JP2006505950 A JP 2006505950A JP 2004551527 A JP2004551527 A JP 2004551527A JP 2004551527 A JP2004551527 A JP 2004551527A JP 2006505950 A JP2006505950 A JP 2006505950A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fin
- insulating layer
- semiconductor device
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- -1 structures Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
半導体デバイス（１００）は、基板（１１０）およびこの基板（１１０）上に形成される絶縁層（１２０）を含む。フィン（２１０）は絶縁層（１２０）上に形成され、複数の側面および上面を含む。第１ゲート（４１０）は、フィン（２１０）の複数の側面のうちの１つに隣接する絶縁層（１２０）上に形成される。第２ゲート（４２０）は、第１ゲート（４１０）と分離されており、フィン（２１０）の複数の側面のうち他の１つに隣接する絶縁層（１２０）上に形成される。
Description
本発明は、半導体デバイス、および半導体デバイスを製造する方法に関する。本発明は特に、ダブルゲートデバイスに適用することができる。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の向上を要求する。構造的要素を１００ｎｍ未満に減少することは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、移動度低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。いくつかの点において、ダブルゲートＭＯＳＦＥＴは従来のバルクシリコンＭＯＳＦＥＴよりも優れた特性を呈する。
これらの優れた特性は、ダブルゲートＭＯＳＦＥＴは従来のＭＯＳＥＴのようにチャネルの片側だけではなくチャネルの両側にゲート電極を有することから生ずる。
２つのゲートがある場合、ドレインによって生成される電界は、チャネルのソース端からより遮断される。また、２つのゲートはシングルゲートのおよそ２倍の電流を制御することができ、このことはより強いスイッチング信号に帰着する。
これらの優れた特性は、ダブルゲートＭＯＳＦＥＴは従来のＭＯＳＥＴのようにチャネルの片側だけではなくチャネルの両側にゲート電極を有することから生ずる。
２つのゲートがある場合、ドレインによって生成される電界は、チャネルのソース端からより遮断される。また、２つのゲートはシングルゲートのおよそ２倍の電流を制御することができ、このことはより強いスイッチング信号に帰着する。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。
従来のＦｉｎＦＥＴは「ダブルゲート」ＭＯＳＦＥＴと呼ばれるが、この２つのゲートは一般的に、物理的、電気的に接続され、それゆえ論理的にアドレス可能な単一のゲートを形成する。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
従来のＦｉｎＦＥＴは「ダブルゲート」ＭＯＳＦＥＴと呼ばれるが、この２つのゲートは一般的に、物理的、電気的に接続され、それゆえ論理的にアドレス可能な単一のゲートを形成する。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の趣旨に沿った実装は、導電性のフィンによって互いから効果的（effectively）分離される２つのゲートを有するＦｉｎＦＥＴデバイスを提供する。回路デザインのフレキシビリティを高くするように、各ゲートをそれぞれバイアスすることができる。
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そしてその一部は、以下の検討に基づいて当業者に明白になるであろう。または本発明を実行することによって認識できる。本発明の効果は、添付された請求項で特に指摘されるように理解され、達成される。
本発明によれば、前述およびその他の利点の一部は、基板と、この基板上に形成された絶縁層を含む半導体デバイスによって達成される。
フィンは絶縁層上に形成され、複数の側面および上面を含むことができる。
第１ゲートは、フィンの複数の側面のうちの１つと隣接する（proximate）絶縁層上に形成されてもよい。
第２ゲートは、第１ゲートから分離されるとともに、フィンの複数の側面のうちの他の１つと隣接する絶縁層上に形成されてもよい。
フィンは絶縁層上に形成され、複数の側面および上面を含むことができる。
第１ゲートは、フィンの複数の側面のうちの１つと隣接する（proximate）絶縁層上に形成されてもよい。
第２ゲートは、第１ゲートから分離されるとともに、フィンの複数の側面のうちの他の１つと隣接する絶縁層上に形成されてもよい。
本発明の他の態様によれば、半導体デバイスを製造する方法は、基板上に絶縁層を形成するステップと、絶縁層上にフィン構造を形成するステップと、を含んでいる。このフィン構造は、第１側面、第２側面、および上面を有している。この方法はまた、フィン構造の端部にソースおよびドレイン領域を形成するステップと、このフィン構造上にゲート材料をたい積するステップとを含んでいてもよい。
上面および第１側面および第２側面面は、ゲート材料に囲まれる。
フィンの両側に第１ゲート電極および第２ゲート電極を形成すべく、このゲート材料をエッチングしてもよい。たい積されたゲート材料は、フィンと面一になるようにプレーナ化することができる。
上面および第１側面および第２側面面は、ゲート材料に囲まれる。
フィンの両側に第１ゲート電極および第２ゲート電極を形成すべく、このゲート材料をエッチングしてもよい。たい積されたゲート材料は、フィンと面一になるようにプレーナ化することができる。
本発明のさらなる態様によれば、半導体デバイスは、基板、およびこの基板上に形成される絶縁層を含むことができる。
導電性のフィンは、絶縁層上に形成されてもよい。また、ゲート絶縁層は、この導電性のフィンの側面上に形成されてもよい。
第１ゲート電極は、絶縁層上に形成されてもよい。この第１ゲート電極は、ゲート絶縁層の１つに隣接する導電性のフィンの片側にたい積することができる。
第２ゲート電極は、絶縁層上に形成されてもよい。この第２ゲート電極は、ゲート絶縁層の他の１つに隣接する導電性のフィンの反対側にたい積し、第１ゲート電極から離間してもよい。
導電性のフィンは、絶縁層上に形成されてもよい。また、ゲート絶縁層は、この導電性のフィンの側面上に形成されてもよい。
第１ゲート電極は、絶縁層上に形成されてもよい。この第１ゲート電極は、ゲート絶縁層の１つに隣接する導電性のフィンの片側にたい積することができる。
第２ゲート電極は、絶縁層上に形成されてもよい。この第２ゲート電極は、ゲート絶縁層の他の１つに隣接する導電性のフィンの反対側にたい積し、第１ゲート電極から離間してもよい。
本発明の他の利点および構成は、以下の詳細な説明から、当業者に容易に明白になるであろう。図示および記載した実施形態は、本発明を実行するために熟考された最良のモードの例として、記載されている。本発明は、この発明内のすべての様々な明白な点における修正例ができる。このように、図面は、本来例示的なものであって、制限的なものではないとみなされる。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
以下、添付の図面に言及して本発明の趣旨に沿った実装を詳細に記載する。異なる図面における同一の参照符号は、同一又は類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明の趣旨に沿った実装は、ダブルゲートＦｉｎＦＥＴデバイス、およびこのようなデバイスを製造する方法を提供する。
本発明に従って形成されたＦｉｎＦＥＴデバイス中のゲートは、互いに効果的に分離される。また、バイアスを別々にかけることができる。
本発明に従って形成されたＦｉｎＦＥＴデバイス中のゲートは、互いに効果的に分離される。また、バイアスを別々にかけることができる。
図１は、本発明の実施形態に従って形成された半導体デバイス１００の断面図である。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上のシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。
埋込酸化膜１２０およびシリコン層１３０を、従来の方法により基板１１０上に形成してもよい。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上のシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。
埋込酸化膜１２０およびシリコン層１３０を、従来の方法により基板１１０上に形成してもよい。
典型的な実装においては、埋込酸化膜１２０は、酸化シリコンを含んでおり、約１０００Åから約３０００Åの範囲の厚みを有し得る。
シリコン層１３０は、約３００Åから約１５００Åの範囲の厚みを有する多結晶シリコン、または単結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
シリコン層１３０は、約３００Åから約１５００Åの範囲の厚みを有する多結晶シリコン、または単結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
代替的な本発明の趣旨に沿った実装では、基板１１０および層１３０は、ゲルマニウムのような他の半導体材料、またはシリコンゲルマニウムのような半導体材料の組合せを含んでいてもよい。埋込酸化膜１２０はさらに他の絶縁材料を含んでいてもよい。
後のエッチングプロセスの間に保護キャップとしての役割を果たすシリコン窒化物層または酸化シリコン層（例えばSiO2）のような絶縁層１４０を、シリコン層１３０上に形成することができる。典型的な実装においては、絶縁層１４０は約１５０Åから約６００Åの範囲の厚みでたい積することができる。次に、後の処理のためのフォトレジストマスク１５０を形成すべく、フォトレジスト材料をたい積してパターン化してもよい。フォトレジストは、任意の従来方法によりたい積すると共にパターン化することができる。
その後、半導体デバイス１００をエッチングするとともに、フォトレジストマスク１５０を除去してもよい。典型的な実装の１つにおいては、シリコン層１３０は、従来の方法によりエッチングすることができ、このエッチングはフィンを形成すべく、埋込酸化膜１２０の上で停止する。
このフィンを形成した後、フィンの各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、典型的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
このフィンを形成した後、フィンの各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、典型的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
図２Ａは、このような方法で形成された半導体１００上のフィン構造の概略的な上面図である。
本発明の典型的な実施形態によれば、ソース領域２２０およびドレイン領域２３０は、埋込酸化膜１２０上のフィン２１０の端部に隣接するように形成することができる。
本発明の典型的な実施形態によれば、ソース領域２２０およびドレイン領域２３０は、埋込酸化膜１２０上のフィン２１０の端部に隣接するように形成することができる。
図２Ｂは、本発明の典型的な実施形態によるフィン構造を示す図２ＡのＡ−Ａ’線に沿った断面図である。フィン２１０を形成すべく、絶縁層１４０およびシリコン層１３０はエッチングされている。フィン２１０は、シリコン１３０および絶縁性のキャップ１４０を含んでいてもよい。
図３は、本発明の典型的な実施形態によるフィン２１０上のゲート絶縁層およびゲート材料の形成を示す断面図である。
絶縁層をフィン２１０上に形成してもよい。例えば、図４に示すように、薄い酸化膜３１０をフィン２１０上に熱処理により成長させてもよい。
酸化膜３１０は、約１０Åから５０Åまでの厚みに成長させることができ、続いて形成されるゲート電極についての絶縁層の役割を果たすべく、フィン２１０中の露出した側面上に形成することができる。
酸化膜３１０と同様に、絶縁性のキャップ１４０はフィン２１０の上面を絶縁することができる。
絶縁層をフィン２１０上に形成してもよい。例えば、図４に示すように、薄い酸化膜３１０をフィン２１０上に熱処理により成長させてもよい。
酸化膜３１０は、約１０Åから５０Åまでの厚みに成長させることができ、続いて形成されるゲート電極についての絶縁層の役割を果たすべく、フィン２１０中の露出した側面上に形成することができる。
酸化膜３１０と同様に、絶縁性のキャップ１４０はフィン２１０の上面を絶縁することができる。
酸化膜３１０を形成した後、ゲート材料層３２０を半導体デバイス１００上にたい積してもよい。このゲート材料層３２０は、続いて形成されるゲート電極用のゲート材料を含むことができる。
典型的な実装の一例においては、ゲート材料層３２０は、従来の化学蒸着法（ＣＶＤ）を使用して約３００Åから約１５００Åの範囲の厚みになるようにたい積されたポリシリコンを含んでいてもよい。代替的に、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、ゲート材料として使用してもよい。
典型的な実装の一例においては、ゲート材料層３２０は、従来の化学蒸着法（ＣＶＤ）を使用して約３００Åから約１５００Åの範囲の厚みになるようにたい積されたポリシリコンを含んでいてもよい。代替的に、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、ゲート材料として使用してもよい。
２つのゲートは、リソグラフィ（例えばフォトリソグラフィ）によってゲート材料層３２０中に定義することができる。
デバイス１００上でゲート材料層３２０からゲート構造を形成すべく、ゲート材料層３２０を選択的にエッチングすることができる。
このような方法でゲート構造を形成することは、例えば図３に示すように、絶縁性のキャップ１４０上にゲート材料３２０をいくらか残すことができる。
デバイス１００上でゲート材料層３２０からゲート構造を形成すべく、ゲート材料層３２０を選択的にエッチングすることができる。
このような方法でゲート構造を形成することは、例えば図３に示すように、絶縁性のキャップ１４０上にゲート材料３２０をいくらか残すことができる。
図４は、本発明の典型的な実施形態によるゲート材料３２０のプレーナ化を示す断面図である。半導体デバイス１００のフィン領域をプレーナ化すべく、（例えば絶縁性のキャップ１４０上から）余分なゲート材料を除去してもよい。
例えば、図４に示すように、ゲート材料（すなわち層３２０）の鉛直方向における高さが絶縁性のキャップ１４０と等しいかまたはほとんど等しくなるように、化学的機械的研磨（ＣＭＰ）を実行してもよい。
例えば、図４に示すように、ゲート材料（すなわち層３２０）の鉛直方向における高さが絶縁性のキャップ１４０と等しいかまたはほとんど等しくなるように、化学的機械的研磨（ＣＭＰ）を実行してもよい。
図４を参照すると、半導体デバイス１００のチャネル領域のゲート材料層３２０は、第１ゲート４１０および第２ゲート４２０を形成すべく、２つの側面上のフィン２１０に接している。しかしながら、フィン２１０の上面は絶縁性のキャップ１４０によって覆われる。
この構造はまた、本発明による半導体デバイス１００の上面図である図５に示される。この図５では、第１ゲート４１０および第２ゲート４２０が隣接するように図示されるが、フィン２１０を被覆してはいない。
この構造はまた、本発明による半導体デバイス１００の上面図である図５に示される。この図５では、第１ゲート４１０および第２ゲート４２０が隣接するように図示されるが、フィン２１０を被覆してはいない。
その後、２つのゲート電極を形成すべく、ゲート材料層３２０をパターン化し、エッチングしてもよい。
図５に示すように、半導体デバイス１００は、ゲート電極５１０、５２０を有するダブルゲート構造を含んでいる。
以下に詳細に記載するように、ゲート電極５１０、５２０は、フィン２１０によって事実上分離される。また、バイアスは別々にかけられてもよい。
簡略化のため、フィン２１０の側面を取り囲むゲート絶縁膜３１０（図４）は、図５に示していない。
図５に示すように、半導体デバイス１００は、ゲート電極５１０、５２０を有するダブルゲート構造を含んでいる。
以下に詳細に記載するように、ゲート電極５１０、５２０は、フィン２１０によって事実上分離される。また、バイアスは別々にかけられてもよい。
簡略化のため、フィン２１０の側面を取り囲むゲート絶縁膜３１０（図４）は、図５に示していない。
その後、ソース／ドレイン領域２２０、２３０をドープしてもよい。例えば、ｎ型またはｐ型不純物を、ソース／ドレイン領域２２０、２３０に注入してもよい。特定の注入薬量および注入エネルギーは、特定の最終製品（end device）の必要条件に基づいて選択することができる。
当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このようなステップは過度に本発明の趣旨を不明瞭にしないように、ここには記載しない。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサ（図示しない）をソース／ドレイン・イオン注入より先に形成してもよい。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性化アニーリングを実行してもよい。
当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このようなステップは過度に本発明の趣旨を不明瞭にしないように、ここには記載しない。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサ（図示しない）をソース／ドレイン・イオン注入より先に形成してもよい。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性化アニーリングを実行してもよい。
図５に示すように、ゲート電極５１０およびゲート電極５２０は互いから物理的、電気的に事実上分離される。
本発明の典型的な実施形態によれば、回路中で使用される際に、ゲート電極５１０、５２０の各々にバイアスを別々にかけることができる。
バイアスを独立してゲート４１０、４２０にかける（ゲート電極５１０、５２０経由で）能力は、半導体デバイス１００を使用する回路設計のフレキシティビティを高める。
本発明の典型的な実施形態によれば、回路中で使用される際に、ゲート電極５１０、５２０の各々にバイアスを別々にかけることができる。
バイアスを独立してゲート４１０、４２０にかける（ゲート電極５１０、５２０経由で）能力は、半導体デバイス１００を使用する回路設計のフレキシティビティを高める。
図５に示される生成された半導体デバイス１００は、第１ゲート４１０および第２ゲート４２０を有するダブルゲート・デバイスである。
ゲート材料層３２０（図３および図４）は、フィン２１０の２つの表面と接するとともに、従来のダブルゲート・デバイスと比較して１つのデバイス当たりのチャネル幅が増加した半導体デバイス１００を提供する。
フィン２１０はさらに、ゲート・エッチング中に、フィン２１０を保護する絶縁性のキャップ１４０を保持することができる。
ゲート材料層３２０（図３および図４）は、フィン２１０の２つの表面と接するとともに、従来のダブルゲート・デバイスと比較して１つのデバイス当たりのチャネル幅が増加した半導体デバイス１００を提供する。
フィン２１０はさらに、ゲート・エッチング中に、フィン２１０を保護する絶縁性のキャップ１４０を保持することができる。
ゲート４１０とゲート４２０はまた、フィン２１０によって事実上分離される。また、デバイス１００の特定の回路必要条件に基づき、これらのゲートにバイアスを別々にかけてもよい（それぞれのゲート電極５１０およびゲート電極５２０経由で）。
この分離したダブルゲート構造は、１つのゲート接続を含む従来のＦｉｎＦＥＴに比べて、回路設計中のフレキシティビティを高める。
この分離したダブルゲート構造は、１つのゲート接続を含む従来のＦｉｎＦＥＴに比べて、回路設計中のフレキシティビティを高める。
このように、本発明によれば、デバイスのチャネル領域中に２つの分離したゲートを有するダブルゲートＦｉｎＦＥＴデバイスが形成される。
有利には、生成した構造は、短チャネル耐性に優れている。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセス中に容易に統合することができる。
有利には、生成した構造は、短チャネル耐性に優れている。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセス中に容易に統合することができる。
いくつかの実装においては、ＦｉｎＦＥＴのフィン中に引張歪み（tensile strain）を生じさせることが望ましい。図６Ａから図６Ｅは、本発明の他の実装による、フィン中の引張歪みの発生のさせ方を示す断面図である。
図６Ａは、半導体デバイス６００の断面を示す図である。図６Ａを参照すると、デバイス６００は埋込酸化物（ＢＯＸ）層６１０、フィン層６２０、およびSiO2層６３０を含んでいてもよい。
図１ないし図２Ｂに関して上述したように、構成要素６１０ないし６３０を形成してもよい。
フィン層６２０は、シリコン、ゲルマニウムまたはシリコンとゲルマニウムの組合せを含んでいてもよい。
図６Ａは、半導体デバイス６００の断面を示す図である。図６Ａを参照すると、デバイス６００は埋込酸化物（ＢＯＸ）層６１０、フィン層６２０、およびSiO2層６３０を含んでいてもよい。
図１ないし図２Ｂに関して上述したように、構成要素６１０ないし６３０を形成してもよい。
フィン層６２０は、シリコン、ゲルマニウムまたはシリコンとゲルマニウムの組合せを含んでいてもよい。
図６Ｂに示すように、厚い犠牲酸化層６４０をフィン６２０上に熱処理により成長させてもよい。
この厚い犠牲酸化層６４０（例えば２００Åから４００Å）を成長させることは、フィン６２０中に引張歪みを生じさせることができる。
その後、犠牲酸化層６４０を除去することができる。また、図６Ｃに示すように、薄いゲート酸化膜６５０を成長させてもよい。その後、図６Ｄに示すように、フィン６２０上にゲート材料６６０をたい積してもよい。
ＦｉｎＦＥＴは一般的な方法により図６Ｄにおける構造から形成することができる。このようなＦｉｎＦＥＴ中のフィン６２０は引っ張り歪みを有することになり、当業者によって理解される特性をフィン６２０に与えることとなる。
この厚い犠牲酸化層６４０（例えば２００Åから４００Å）を成長させることは、フィン６２０中に引張歪みを生じさせることができる。
その後、犠牲酸化層６４０を除去することができる。また、図６Ｃに示すように、薄いゲート酸化膜６５０を成長させてもよい。その後、図６Ｄに示すように、フィン６２０上にゲート材料６６０をたい積してもよい。
ＦｉｎＦＥＴは一般的な方法により図６Ｄにおける構造から形成することができる。このようなＦｉｎＦＥＴ中のフィン６２０は引っ張り歪みを有することになり、当業者によって理解される特性をフィン６２０に与えることとなる。
他の実装の１つにおいては、完全にシリサイド化されたゲートを備えたＦｉｎＦＥＴが望まれる。
このようなＦｉｎＦＥＴは、ポリシリコン消耗効果を除去すると共に、ＦｉｎＦＥＴについての適切なスレショールド電圧を得るのを助ける、一体化した（incorporated）メタルゲートを有していてもよい。
図７Ａおよび図７Ｂは、完全にシリサイド化されたゲートを有するＦｉｎＦＥＴを形成するための典型的なプロセスを示す断面図である。
図９Ａを参照すると、デバイス７００はフィン７１０、ソース７２０、および７２０を含んでいる。これらの層／構造は、図１ないし図２Ｂについて記載したように形成することができる。
図７Ｂに示すように、フィン７１０は、上部の酸化キャップ７４０、およびシリコン構造を取り囲むゲート酸化膜７５０を含んでいてもよい。
フィン７１０は、埋め込み酸化物（ＢＯＸ）層７０５上に形成することができる。
このようなＦｉｎＦＥＴは、ポリシリコン消耗効果を除去すると共に、ＦｉｎＦＥＴについての適切なスレショールド電圧を得るのを助ける、一体化した（incorporated）メタルゲートを有していてもよい。
図７Ａおよび図７Ｂは、完全にシリサイド化されたゲートを有するＦｉｎＦＥＴを形成するための典型的なプロセスを示す断面図である。
図９Ａを参照すると、デバイス７００はフィン７１０、ソース７２０、および７２０を含んでいる。これらの層／構造は、図１ないし図２Ｂについて記載したように形成することができる。
図７Ｂに示すように、フィン７１０は、上部の酸化キャップ７４０、およびシリコン構造を取り囲むゲート酸化膜７５０を含んでいてもよい。
フィン７１０は、埋め込み酸化物（ＢＯＸ）層７０５上に形成することができる。
図７Ｃに示すように、フィン７１０上に薄いポリシリコン層７６０をたい積してもよい。その後、図７Ｄに示すように、厚いＢＡＲＣ（反射防止膜）層７７０をたい積してもよい。その後、ゲート領域およびコンタクト７８０をパターン化し、図７Ｅの上面図に示すようにエッチングすることができる。
ＢＡＲＣ層７７０を除去することなく、ソースおよびドレイン領域７２０、７３０にイオンを注入することができる。
したがって、使用されたドーパントはＢＡＲＣ層７７０により停止し、チャネル（例えばフィン７１０）に入り込まないようになっている。
したがって、使用されたドーパントはＢＡＲＣ層７７０により停止し、チャネル（例えばフィン７１０）に入り込まないようになっている。
図７Ｅおよび図７Ｆに示すように、ＢＡＲＣ層７７０が除去され、メタルゲート７８０を形成すべく、ポリシリコン７６０が完全にシリサイド化される。
このゲート材料７１０はまた、図４に関して上述したのと同様の方法でプレーナ化することができる。
このゲート材料７１０はまた、図４に関して上述したのと同様の方法でプレーナ化することができる。
前記記載においては、本発明について理解し易いように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明による、半導体デバイスを製造するのに使用される絶縁層および導電層は、従来のたい積技術によってたい積してもよい。例えば、低圧ＣＶＤ（ＬＰＣＶＤ）およびエンハンストＣＶＤ（ＥＣＶＤ）を含んだ様々な種類のＣＶＤプロセスのようなメタライゼーション技術を使用することができる。
本発明は、ダブルゲート半導体デバイスの製造、特に１００ｎｍ以下の構造的要素を有するＦｉｎＦＥＴデバイスに適用可能である。
本発明は、様々な種類の半導体デバイスの形成に適用可能である。したがって、不必要に本発明の内容を不明瞭にしないようにその詳細は記載しない。本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
本発明は、様々な種類の半導体デバイスの形成に適用可能である。したがって、不必要に本発明の内容を不明瞭にしないようにその詳細は記載しない。本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
本発明の好ましい実施形態およびその多様性のうちのいくつかの例のみが、本発明において開示されると共に記載される。本発明は、様々な他の組合わせおよび環境において使用できると共に、ここに記載されるような本発明の概念の範囲内の変形または修正することができるものとして理解される。
Claims (10)
- 基板（１１０）と、
この基板（１１０）上に形成される絶縁層（１２０）と、
この絶縁層（１２０）上に形成され、複数の側面および上面を含むフィン（２１０）と、
このフィン（２１０）の複数の側面のうちの１つに隣接する前記絶縁層（１２０）上に形成される第１ゲート（４１０）と、
この第１ゲート（４１０）と分離されており、前記フィン（２１０）の複数の側面のうち他の１つに隣接する絶縁層（１２０）上に形成される第２ゲート（４２０）と、を含む、半導体デバイス（１００）。 - 前記第２ゲート（４２０）は、前記第１ゲート（４１０）からみて前記フィン（２１０）の反対側において形成される、請求項１記載の半導体デバイス（１００）。
- 前記第１ゲート（４１０）、前記第２ゲート（４２０）はそれぞれ第１ゲートコンタクト（５１０）、第２ゲートコンタクト（４１０）を含む、請求項２記載の半導体デバイス（１００）。
- それぞれ前記フィン（２１０）の前記複数の側面に沿って形成される、複数の絶縁層（３１０）をさらに有しており、
前記第１ゲート（４１０）および第２ゲート（４２０）は、前記複数の絶縁層（３１０）のうちの異なる絶縁層にそれぞれ隣接する、請求項１記載の半導体デバイス（１００）。 - 前記フィン（２１０）の上面上に形成される窒化物および酸化物の少なくともいずれか一方を含む絶縁層（１４０）をさらに有しており、
前記絶縁層（１４０）の上面、前記第１ゲート（４１０）の上面、および前記第２ゲート（４２０）の上面は、実質的に共に同じ面上（coplanar）にある、請求項１記載の半導体デバイス（１００）。 - 基板（１１０）上に絶縁層（１２０）を提供するステップと、
この絶縁層（１２０）上に、第１側面、第２側面、および上面を含むフィン構造（２１０）を形成するステップと、
前記フィン構造（２１０）の端部にソースおよびドレイン領域（２２０）、（２３０）を形成するステップと、
前記フィン構造（２１０）上に、前記上面および前記第１側面と第２側面を取り囲むゲート材料（３２０）をたい積するステップと、
前記フィン（２１０）の両側に第１ゲート電極（４１０）および第２ゲート電極（４２０）を形成すべく、前記ゲート材料（３２０）をエッチングするステップと、
前記フィン（２１０）に隣接する前記たい積されたゲート材料（３２０）をプレーナ化するステップと、を含む、半導体デバイス（１００）を製造する方法。 - 前記フィン構造（２１０）の前記上面上に絶縁層（１４０）を形成するステップと、
前記絶縁層（１４０）上にゲート材料（３２０）が残らないように、前記ゲート材料（３２０）を研磨するステップと、をさらに含む、請求項６記載の方法。 - 基板（１１０）と、この基板（１１０）上に形成される絶縁層（１２０）と、この絶縁層（１２０）上に形成される導電性のフィン（２１０）と、この導電性のフィン（２１０）の側面上に形成される複数のゲート絶縁層（３１０）と、絶縁層（１２０）上に形成され、前記複数のゲート絶縁層（３１０）のうちの１つに隣接する前記導電性のフィン（２１０）の第１側面上に配置される第１ゲート（４１０）と、を含む半導体デバイス（１００）であって、
第２ゲート電極（４１０）は、前記絶縁層（１２０）上に形成され、前記複数のゲート絶縁層（３１０）のうちの他の１つに隣接する前記導電性のフィン（２１０）の逆側に配置されると共に、前記第１ゲート電極（４１０）から離間される、半導体デバイス（１００）。 - 前記導電性のフィン（２１０）の上面上に形成される絶縁性のキャップ（１４０）をさらに有しており、
前記第１ゲート電極（４１０）および前記第２ゲート電極（４２０）のどちらも前記絶縁性のキャップ（１４０）上に広がっていない、請求項８記載の半導体デバイス（１００）。 - 前記第１ゲート（４１０）と前記第２ゲート（４２０）の上面、および前記絶縁性のキャップ（１４０）は、実質的に共に同一の面上（coplanar）にある、請求項９記載の半導体デバイス（１００）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/290,158 US6611029B1 (en) | 2002-11-08 | 2002-11-08 | Double gate semiconductor device having separate gates |
| PCT/US2003/032662 WO2004044992A1 (en) | 2002-11-08 | 2003-10-14 | Double gate semiconductor device having separate gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006505950A true JP2006505950A (ja) | 2006-02-16 |
| JP2006505950A5 JP2006505950A5 (ja) | 2006-11-30 |
Family
ID=27757499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004551527A Pending JP2006505950A (ja) | 2002-11-08 | 2003-10-14 | 分離した複数のゲートを有するダブルゲート半導体デバイス |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6611029B1 (ja) |
| JP (1) | JP2006505950A (ja) |
| KR (1) | KR101029383B1 (ja) |
| CN (1) | CN100459166C (ja) |
| AU (1) | AU2003291641A1 (ja) |
| DE (1) | DE10393687B4 (ja) |
| GB (1) | GB2408849B (ja) |
| TW (1) | TWI311371B (ja) |
| WO (1) | WO2004044992A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500952A (ja) * | 2003-06-12 | 2007-01-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ |
| US7842562B2 (en) | 2003-08-22 | 2010-11-30 | International Business Machines Corporation | Strained-channel fin field effect transistor (FET) with a uniform channel thickness and separate gates |
| US8237226B2 (en) | 2008-04-11 | 2012-08-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
Families Citing this family (106)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6800910B2 (en) * | 2002-09-30 | 2004-10-05 | Advanced Micro Devices, Inc. | FinFET device incorporating strained silicon in the channel region |
| US6611029B1 (en) * | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US6815268B1 (en) * | 2002-11-22 | 2004-11-09 | Advanced Micro Devices, Inc. | Method for forming a gate in a FinFET device |
| US6855990B2 (en) * | 2002-11-26 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained-channel multiple-gate transistor |
| US7091068B1 (en) * | 2002-12-06 | 2006-08-15 | Advanced Micro Devices, Inc. | Planarizing sacrificial oxide to improve gate critical dimension in semiconductor devices |
| US7001837B2 (en) * | 2003-01-17 | 2006-02-21 | Advanced Micro Devices, Inc. | Semiconductor with tensile strained substrate and method of making the same |
| US7148526B1 (en) | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
| US6803631B2 (en) * | 2003-01-23 | 2004-10-12 | Advanced Micro Devices, Inc. | Strained channel finfet |
| US6855606B2 (en) * | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
| US7074656B2 (en) * | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
| US7029959B1 (en) * | 2003-05-06 | 2006-04-18 | Advanced Micro Devices, Inc. | Source and drain protection and stringer-free gate formation in semiconductor devices |
| US6913959B2 (en) | 2003-06-23 | 2005-07-05 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device having a MESA structure |
| US7087506B2 (en) * | 2003-06-26 | 2006-08-08 | International Business Machines Corporation | Method of forming freestanding semiconductor layer |
| US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
| US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US6909151B2 (en) * | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
| US7301206B2 (en) * | 2003-08-01 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US8008136B2 (en) * | 2003-09-03 | 2011-08-30 | Advanced Micro Devices, Inc. | Fully silicided gate structure for FinFET devices |
| US6970373B2 (en) * | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
| US7888201B2 (en) * | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7624192B2 (en) * | 2003-12-30 | 2009-11-24 | Microsoft Corporation | Framework for user interaction with multiple network devices |
| US7268058B2 (en) | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US8217450B1 (en) | 2004-02-03 | 2012-07-10 | GlobalFoundries, Inc. | Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin |
| US7060539B2 (en) * | 2004-03-01 | 2006-06-13 | International Business Machines Corporation | Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby |
| KR100620446B1 (ko) * | 2004-03-09 | 2006-09-12 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 이의 제조 방법 |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7262084B2 (en) | 2004-04-15 | 2007-08-28 | International Business Machines Corporation | Methods for manufacturing a finFET using a conventional wafer and apparatus manufactured therefrom |
| US7098477B2 (en) * | 2004-04-23 | 2006-08-29 | International Business Machines Corporation | Structure and method of manufacturing a finFET device having stacked fins |
| US7579280B2 (en) | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| KR100634372B1 (ko) * | 2004-06-04 | 2006-10-16 | 삼성전자주식회사 | 반도체 소자들 및 그 형성 방법들 |
| US7452778B2 (en) * | 2004-06-10 | 2008-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-wire devices and methods of fabrication |
| US7084461B2 (en) * | 2004-06-11 | 2006-08-01 | International Business Machines Corporation | Back gate FinFET SRAM |
| KR100541657B1 (ko) * | 2004-06-29 | 2006-01-11 | 삼성전자주식회사 | 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터 |
| US8669145B2 (en) * | 2004-06-30 | 2014-03-11 | International Business Machines Corporation | Method and structure for strained FinFET devices |
| US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| KR100618852B1 (ko) | 2004-07-27 | 2006-09-01 | 삼성전자주식회사 | 높은 동작 전류를 갖는 반도체 소자 |
| US6951784B1 (en) | 2004-08-05 | 2005-10-04 | International Business Machines Corporation | Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs |
| US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7348641B2 (en) * | 2004-08-31 | 2008-03-25 | International Business Machines Corporation | Structure and method of making double-gated self-aligned finFET having gates of different lengths |
| US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| US7332439B2 (en) | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7422946B2 (en) * | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7241649B2 (en) * | 2004-10-29 | 2007-07-10 | International Business Machines Corporation | FinFET body contact structure |
| WO2006069340A2 (en) * | 2004-12-21 | 2006-06-29 | Carnegie Mellon University | Lithography and associated methods, devices, and systems |
| US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US7288805B2 (en) * | 2005-02-24 | 2007-10-30 | International Business Machines Corporation | Double gate isolation |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US20090114209A1 (en) * | 2005-06-16 | 2009-05-07 | Vkr Holding A/S | Solar Collector and Mounting Bracket |
| US7411252B2 (en) * | 2005-06-21 | 2008-08-12 | International Business Machines Corporation | Substrate backgate for trigate FET |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| CN100442295C (zh) * | 2005-08-05 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 确定半导体ic可靠性可比性的方法 |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US7400031B2 (en) * | 2005-09-19 | 2008-07-15 | International Business Machines Corporation | Asymmetrically stressed CMOS FinFET |
| US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7566609B2 (en) * | 2005-11-29 | 2009-07-28 | International Business Machines Corporation | Method of manufacturing a semiconductor structure |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US7402856B2 (en) * | 2005-12-09 | 2008-07-22 | Intel Corporation | Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same |
| US7439588B2 (en) * | 2005-12-13 | 2008-10-21 | Intel Corporation | Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate |
| US7512017B2 (en) * | 2005-12-21 | 2009-03-31 | Intel Corporation | Integration of planar and tri-gate devices on the same substrate |
| US7396711B2 (en) | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US7525160B2 (en) | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| JP2007180362A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体装置 |
| US20070148926A1 (en) * | 2005-12-28 | 2007-06-28 | Intel Corporation | Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors |
| US7545008B2 (en) * | 2006-02-03 | 2009-06-09 | The Hong Kong University Of Science And Technology | Complementary metal-oxide-semiconductor transistor structure for high density and high performance integrated circuits |
| CN101385150A (zh) * | 2006-02-13 | 2009-03-11 | Nxp股份有限公司 | 栅极具有不同功函数的双栅极半导体器件及其制造方法 |
| US20070235763A1 (en) * | 2006-03-29 | 2007-10-11 | Doyle Brian S | Substrate band gap engineered multi-gate pMOS devices |
| US20070232002A1 (en) * | 2006-03-29 | 2007-10-04 | Chang Peter L D | Static random access memory using independent double gate transistors |
| US7425500B2 (en) | 2006-03-31 | 2008-09-16 | Intel Corporation | Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors |
| US7407847B2 (en) * | 2006-03-31 | 2008-08-05 | Intel Corporation | Stacked multi-gate transistor design and method of fabrication |
| US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
| WO2007133775A2 (en) * | 2006-05-15 | 2007-11-22 | Carnegie Mellon University | Integrated circuit, device, system, and method of fabrication |
| US7670928B2 (en) * | 2006-06-14 | 2010-03-02 | Intel Corporation | Ultra-thin oxide bonding for S1 to S1 dual orientation bonding |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US7435683B2 (en) * | 2006-09-15 | 2008-10-14 | Intel Corporation | Apparatus and method for selectively recessing spacers on multi-gate devices |
| US20080097346A1 (en) * | 2006-09-19 | 2008-04-24 | Alcon, Inc. | Trocar cannula |
| US7700470B2 (en) | 2006-09-22 | 2010-04-20 | Intel Corporation | Selective anisotropic wet etching of workfunction metal for semiconductor devices |
| US7538391B2 (en) * | 2007-01-09 | 2009-05-26 | International Business Machines Corporation | Curved FINFETs |
| US20080173942A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | STRUCTURE AND METHOD OF MANUFACTURING A STRAINED FinFET WITH STRESSED SILICIDE |
| WO2009101564A1 (en) * | 2008-02-11 | 2009-08-20 | Nxp B.V. | Finfet with separate gates and method for fabricating a finfet with separate gates |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US20100155801A1 (en) * | 2008-12-22 | 2010-06-24 | Doyle Brian S | Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application |
| US7999298B2 (en) * | 2008-12-30 | 2011-08-16 | Intel Corporation | Embedded memory cell and method of manufacturing same |
| US8105901B2 (en) * | 2009-07-27 | 2012-01-31 | International Business Machines Corporation | Method for double pattern density |
| CN102479821B (zh) * | 2010-11-30 | 2014-07-16 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
| CN103022124B (zh) * | 2011-09-22 | 2015-08-19 | 中芯国际集成电路制造(北京)有限公司 | 双栅晶体管及其制造方法 |
| US9059001B2 (en) * | 2011-12-16 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with biased feature |
| US8785273B2 (en) | 2012-04-11 | 2014-07-22 | International Business Machines Corporation | FinFET non-volatile memory and method of fabrication |
| US9018713B2 (en) | 2012-06-25 | 2015-04-28 | International Business Machines Corporation | Plural differential pair employing FinFET structure |
| US9024387B2 (en) | 2012-06-25 | 2015-05-05 | International Business Machines Corporation | FinFET with body contact |
| CN103811543B (zh) * | 2012-11-05 | 2018-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105448688A (zh) * | 2014-07-09 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法及半导体器件 |
| US9525072B2 (en) * | 2014-08-11 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method of formation |
| US9577101B2 (en) | 2015-03-13 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain regions for fin field effect transistors and methods of forming same |
| CN105632936B (zh) * | 2016-03-22 | 2018-10-16 | 上海华力微电子有限公司 | 一种双栅极鳍式场效应晶体管的制备方法 |
| CN106898553A (zh) * | 2017-03-16 | 2017-06-27 | 北京大学 | 一种鳍式场效应晶体管及其制备方法 |
| CN106952959B (zh) * | 2017-03-16 | 2020-04-03 | 北京大学 | 一种锗硅沟道鳍式场效应晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270850A (ja) * | 2001-03-13 | 2002-09-20 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1601059A (en) * | 1978-05-31 | 1981-10-21 | Secr Defence | Fet devices and their fabrication |
| US5315143A (en) * | 1992-04-28 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | High density integrated semiconductor device |
| US5910912A (en) * | 1992-10-30 | 1999-06-08 | International Business Machines Corporation | Flash EEPROM with dual-sidewall gate |
| JP3252578B2 (ja) * | 1993-12-27 | 2002-02-04 | ソニー株式会社 | 平面型絶縁ゲート電界効果トランジスタの製法 |
| US5757038A (en) * | 1995-11-06 | 1998-05-26 | International Business Machines Corporation | Self-aligned dual gate MOSFET with an ultranarrow channel |
| DE19846063A1 (de) * | 1998-10-07 | 2000-04-20 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung eines Double-Gate MOSFETs |
| US6333247B1 (en) * | 1999-02-10 | 2001-12-25 | International Business Machines Corporation | Two-step MOSFET gate formation for high-density devices |
| US6159782A (en) * | 1999-08-05 | 2000-12-12 | Advanced Micro Devices, Inc. | Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant |
| US6483171B1 (en) * | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| US6252284B1 (en) * | 1999-12-09 | 2001-06-26 | International Business Machines Corporation | Planarized silicon fin device |
| KR100353551B1 (ko) * | 2000-01-28 | 2002-09-27 | 주식회사 하이닉스반도체 | 실리사이드 형성방법 |
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| US6472258B1 (en) * | 2000-11-13 | 2002-10-29 | International Business Machines Corporation | Double gate trench transistor |
| US6396108B1 (en) * | 2000-11-13 | 2002-05-28 | Advanced Micro Devices, Inc. | Self-aligned double gate silicon-on-insulator (SOI) device |
| US6300182B1 (en) * | 2000-12-11 | 2001-10-09 | Advanced Micro Devices, Inc. | Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage |
| US6630388B2 (en) * | 2001-03-13 | 2003-10-07 | National Institute Of Advanced Industrial Science And Technology | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same |
| US6458662B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed |
| US6689650B2 (en) * | 2001-09-27 | 2004-02-10 | International Business Machines Corporation | Fin field effect transistor with self-aligned gate |
| US6657259B2 (en) * | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| US6610576B2 (en) * | 2001-12-13 | 2003-08-26 | International Business Machines Corporation | Method for forming asymmetric dual gate transistor |
| US20030151077A1 (en) * | 2002-02-13 | 2003-08-14 | Leo Mathew | Method of forming a vertical double gate semiconductor device and structure thereof |
| US6635909B2 (en) * | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
| US6657252B2 (en) * | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| US6770516B2 (en) * | 2002-09-05 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an N channel and P channel FINFET device on the same semiconductor substrate |
| US6833588B2 (en) * | 2002-10-22 | 2004-12-21 | Advanced Micro Devices, Inc. | Semiconductor device having a U-shaped gate structure |
| US6611029B1 (en) * | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US7214991B2 (en) * | 2002-12-06 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS inverters configured using multiple-gate transistors |
| US6812119B1 (en) * | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
-
2002
- 2002-11-08 US US10/290,158 patent/US6611029B1/en not_active Expired - Lifetime
-
2003
- 2003-06-24 US US10/602,061 patent/US20040126975A1/en not_active Abandoned
- 2003-10-14 DE DE10393687T patent/DE10393687B4/de not_active Expired - Lifetime
- 2003-10-14 GB GB0504833A patent/GB2408849B/en not_active Expired - Lifetime
- 2003-10-14 AU AU2003291641A patent/AU2003291641A1/en not_active Abandoned
- 2003-10-14 WO PCT/US2003/032662 patent/WO2004044992A1/en active Application Filing
- 2003-10-14 JP JP2004551527A patent/JP2006505950A/ja active Pending
- 2003-10-14 CN CNB2003801027590A patent/CN100459166C/zh not_active Expired - Lifetime
- 2003-10-14 KR KR1020057008204A patent/KR101029383B1/ko active IP Right Grant
- 2003-11-03 TW TW092130612A patent/TWI311371B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270850A (ja) * | 2001-03-13 | 2002-09-20 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500952A (ja) * | 2003-06-12 | 2007-01-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ |
| US7842562B2 (en) | 2003-08-22 | 2010-11-30 | International Business Machines Corporation | Strained-channel fin field effect transistor (FET) with a uniform channel thickness and separate gates |
| US7915685B2 (en) | 2003-08-22 | 2011-03-29 | International Business Machines Corporation | Strained-channel fin field effect transistor (FET) with a uniform channel thickness and separate gates |
| US8237226B2 (en) | 2008-04-11 | 2012-08-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10393687T5 (de) | 2005-10-06 |
| GB2408849B (en) | 2006-06-28 |
| GB0504833D0 (en) | 2005-04-13 |
| US20040126975A1 (en) | 2004-07-01 |
| KR20050062656A (ko) | 2005-06-23 |
| CN1711644A (zh) | 2005-12-21 |
| CN100459166C (zh) | 2009-02-04 |
| WO2004044992A1 (en) | 2004-05-27 |
| KR101029383B1 (ko) | 2011-04-15 |
| US6611029B1 (en) | 2003-08-26 |
| AU2003291641A1 (en) | 2004-06-03 |
| DE10393687B4 (de) | 2012-12-06 |
| TW200421595A (en) | 2004-10-16 |
| GB2408849A (en) | 2005-06-08 |
| TWI311371B (en) | 2009-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006505950A (ja) | 分離した複数のゲートを有するダブルゲート半導体デバイス | |
| JP5409997B2 (ja) | ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法 | |
| JP4745663B2 (ja) | ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 | |
| US7256455B2 (en) | Double gate semiconductor device having a metal gate | |
| JP5009611B2 (ja) | Ｆｉｎｆｅｔデバイス中の構造を形成する方法 | |
| US6787439B2 (en) | Method using planarizing gate material to improve gate critical dimension in semiconductor devices | |
| US6645797B1 (en) | Method for forming fins in a FinFET device using sacrificial carbon layer | |
| JP5017795B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US6872647B1 (en) | Method for forming multiple fins in a semiconductor device | |
| US7105894B2 (en) | Contacts to semiconductor fin devices | |
| US6998301B1 (en) | Method for forming a tri-gate MOSFET | |
| US7335945B2 (en) | Multi-gate MOS transistor and method of manufacturing the same | |
| JP2007501524A (ja) | 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス | |
| US6876042B1 (en) | Additional gate control for a double-gate MOSFET | |
| US6911697B1 (en) | Semiconductor device having a thin fin and raised source/drain areas | |
| US8669162B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20020096654A (ko) | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 | |
| US6995438B1 (en) | Semiconductor device with fully silicided source/drain and damascence metal gate | |
| US7091068B1 (en) | Planarizing sacrificial oxide to improve gate critical dimension in semiconductor devices | |
| US7112847B1 (en) | Smooth fin topology in a FinFET device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101006 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110921 |