CN106952959B - 一种锗硅沟道鳍式场效应晶体管及其制备方法 - Google Patents

一种锗硅沟道鳍式场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106952959B
CN106952959B CN201710156420.2A CN201710156420A CN106952959B CN 106952959 B CN106952959 B CN 106952959B CN 201710156420 A CN201710156420 A CN 201710156420A CN 106952959 B CN106952959 B CN 106952959B
Authority
CN
China
Prior art keywords
germanium
fin
silicon
fin strip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710156420.2A
Other languages
English (en)
Other versions
CN106952959A (zh
Inventor
安霞
张冰馨
胡向阳
黎明
黄如
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201710156420.2A priority Critical patent/CN106952959B/zh
Publication of CN106952959A publication Critical patent/CN106952959A/zh
Application granted granted Critical
Publication of CN106952959B publication Critical patent/CN106952959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公布了一种锗硅沟道鳍式场效应晶体管及其制备方法。该锗硅沟道鳍式场效应晶体管通过热氧化形成体在绝缘层上(BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制器件的泄漏电流，并且比SGOI FinFET具有更小的埋氧层面积，可以改善散热效果。另外，在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。

Description

一种锗硅沟道鳍式场效应晶体管及其制备方法
技术领域
本发明涉及一种锗硅沟道鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。
背景技术
随着集成电路的迅速发展，半导体器件的特征尺寸不断缩小。当器件的特征尺寸进入纳米尺度领域后，受到物理机制、工艺技术等方面的限制，传统硅基平面器件面临严重的短沟道效应、迁移率退化等问题。为了解决这些问题，人们提出了双栅、多栅等器件结构，并引入高迁移率沟道材料来提高器件性能。鳍式场效应晶体管(FinFET)能够有效抑制短沟道效应，具有栅控能力好、开态电流大、与CMOS工艺兼容等优点。锗硅材料具有比硅更高的载流子迁移率，可以提高器件的开态电流。因此，多栅器件与高迁移率沟道材料相结合是未来的主要趋势。
目前锗硅沟道FinFET主要是在SGOI衬底实现的，但是由于氧化硅埋氧层的热导率约为硅的1％，导致器件散热性较差，且成本较高。
发明内容
针对以上问题，本发明提出了一种锗硅沟道鳍式场效应晶体管及其制备方法，该方法通过热氧化形成体在绝缘层上(Body-on-Insulator,BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制器件的泄漏电流，并且比SGOIFinFET具有更小的埋氧层面积，可以改善散热效果。另外，在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。
本发明提供的鳍式场效应晶体管，包括半导体衬底，在半导体衬底上具有凸起的Fin条，在Fin条侧壁和顶部表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区，其特征在于，沟道区为锗硅材料，沟道长度小于Fin条长度；源、漏位于沟道区两端；Fin条两端的半导体与衬底相连；Fin条与半导体衬底之间有一层局域埋氧层，形成BOI结构，该局域埋氧层的宽度不大于Fin条宽度。
本发明还提供了一种锗硅沟道鳍式场效应晶体管的制备方法，包括以下步骤：
1)在半导体衬底上形成锗硅材料的凸起Fin条；
2)在Fin条与半导体衬底之间形成局域埋氧层，该局域埋氧层的宽度不大于Fin条宽度；
3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；
4)光刻定义源漏区图形，掺杂并退火形成源漏。
上述制备方法中，步骤1)中所述半导体衬底常用的为体硅衬底，但不局限于体硅衬底，形成Fin条的方法具体可包括：
1-1)在半导体衬底上生长锗硅或锗硅/锗叠层的半导体外延层；
1-2)定义器件有源区，并形成器件之间的隔离；
1-3)在步骤1-1)形成的半导体外延层上淀积硬掩膜，光刻定义Fin条图形，干法刻蚀硬掩膜和半导体外延层，停止在衬底表面，去掉光刻胶，形成Fin条。
所述步骤1-1)中所述半导体外延层的厚度可以为5～200nm，其厚度决定了Fin条的高度。
所述步骤1-1)中生长半导体外延层的工艺可以采用分子束外延(Molecule BeamEpitaxy,MBE)、化学气相淀积(Chemical Vapor Deposition,CVD)等方法。
所述步骤1-3)中，硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，但应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法。硬掩膜厚度一般为10～800nm；Fin条宽度一般为5～100nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进光刻技术。
上述制备方法中，步骤2)具体可包括：
2-1)在Fin条上淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；
2-2)各向同性刻蚀半导体衬底至一定深度，使Fin条正下方的半导体宽度小于Fin条宽度，然后通过热氧化使这部分半导体被氧化，形成局域埋氧层(对于体硅衬底来说，形成氧化硅绝缘层)；
2-3)湿法腐蚀去掉氮化硅侧墙。
所述步骤2-2)中衬底的刻蚀深度决定了埋氧层的厚度，各向同性刻蚀深度由Fin条宽度决定，刻蚀深度可以为5～50nm，使Fin条下方的半导体变窄；热氧化工艺可以采用湿氧氧化、氢氧合成氧化、等离子体氧化等，使Fin条与衬底之间的半导体(硅)完全被氧化，氧化过程中应严格控制氧化时间和温度，避免锗出现严重扩散，氧化温度可以为700～900℃。
所述步骤2-3)中，湿法腐蚀氮化硅可以采用浓磷酸溶液。
上述制备方法中，步骤3)和步骤4)为常规的工艺步骤。步骤3)包括淀积栅介质层，光刻、刻蚀形成栅电极，淀积氧化硅并刻蚀形成侧墙隔离层。步骤4)包括光刻定义源漏区图形，离子掺杂并退火形成源漏，以及后续的工艺步骤：光刻、刻蚀接触孔，溅射金属，光刻、刻蚀形成金属互连，合金，钝化等。
本发明优点如下：
1)采用各向同性刻蚀的方法，使Fin条正下方的半导体(硅)变窄，缩小了锗向衬底中的扩散通道，抑制锗扩散，并在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。
2)BOI结构可以抑制泄漏电流，降低功耗。
3)与SGOI结构相比，减小了埋氧层面积，改善了散热问题，并且在提高器件特性的同时降低了成本。
附图说明
图1～图7为实施例制备锗硅沟道BOIFinFET的关键工艺步骤示意图，各图中(a)为垂直于沟道方向的剖面图，(b)为平行于沟道方向的剖面图。
其中：1-硅衬底；2-锗硅外延层；3-作硬掩膜的氧化硅层；4-作硬掩膜的氮化硅；5-锗硅Fin条；6-保护锗硅Fin条的氮化硅侧墙；7-氧化硅绝缘层；8-栅介质；9-栅电极；10-侧墙隔离层；11-源；12-漏。
具体实施方式
本发明通过热氧化形成BOI结构，切断了源漏间的泄漏电流通道，能够有效抑制器件的泄漏电流，并且比SGOIFinFET具有更小的埋氧层面积，可以改善散热效果。另外，在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。下面结合附图对本发明进行详细说明。
根据下列步骤可以实现锗硅沟道BOIFinFET：
步骤1.在P型(100)硅衬底1上MBE生长50nm锗硅外延层2，PECVD淀积氧化硅，通过光刻、RIE刻蚀形成有源区，去胶；
步骤2.PECVD淀积30mn氧化硅层3和40nm氮化硅层4作为硬掩膜，通过电子束光刻定义宽20nm的Fin条图形，刻蚀硬掩膜，露出锗硅外延层2上表面，去胶，如图1所示；
步骤3.以硬掩膜为掩蔽，刻蚀锗硅外延层2，露出硅衬底1上表面，形成锗硅Fin条5结构，如图2所示；
步骤4.PECVD淀积30nm氮化硅并刻蚀，在锗硅Fin条5两侧形成氮化硅侧墙6，如图3所示；
步骤5.以硬掩膜和侧墙为掩蔽，各向同性刻蚀硅衬底1，如图4所示；
步骤6.通过氢氧合成对硅衬底1进行氧化，氧化温度为800℃，在锗硅Fin条5正下方形成氧化硅绝缘层7，如图5所示；
步骤7.通过浓磷酸加热170℃，腐蚀去除氮化硅，所得结构如图6所示；
步骤8.淀积Al2O3/TiN，光刻、刻蚀形成栅电极9，淀积氧化硅并刻蚀形成侧墙隔离层10；
步骤9.通过光刻定义源漏区图形，P+注入对源漏进行掺杂，注入能量为20keV，注入剂量2E15cm-2，并通过RTA退火950℃，30s，激活杂质，形成源11、漏12，具体退火条件根据锗组分改变，如图7所示；
步骤10.PECVD淀积氧化硅，通过CMP实现平坦化；
步骤11.通过光刻、ICP刻蚀形成栅、源、漏各端的接触孔，去胶；
步骤12.溅射金属，光刻、刻蚀形成金属互连，合金。
该方法通过热氧化形成BOI结构，切断了源漏间的泄漏电流通道，能够有效抑制器件的泄漏电流，并且比SGOIFinFET具有更小的埋氧层面积，可以改善散热效果。另外，在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。

Claims (6)

1.一种锗硅沟道鳍式场效应晶体管的制备方法，所述鳍式场效应晶体管包括半导体衬底，在半导体衬底上具有凸起的Fin条，在Fin条侧壁和顶部表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区，其中：沟道区为锗硅材料，沟道长度小于Fin条长度；源、漏位于沟道区两端；Fin条两端的半导体与衬底相连；Fin条与半导体衬底之间有一层局域埋氧层，形成BOI结构，该局域埋氧层的宽度不大于Fin条宽度；该鳍式场效应晶体管的制备包括以下步骤：
1)在半导体衬底上形成锗硅材料的凸起Fin条；
2)在Fin条与半导体衬底之间形成局域埋氧层，该局域埋氧层的宽度不大于Fin条宽度，形成所述局域埋氧层的具体方法包括：
2-1)在Fin条上淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；
2-2)各向同性刻蚀半导体衬底至一定深度，使Fin条正下方的半导体宽度小于Fin条宽度，然后通过热氧化使这部分半导体被氧化，形成局域埋氧层，其中热氧化采用湿氧氧化、氢氧合成氧化或等离子体氧化，氧化温度为700～900℃；
2-3)湿法腐蚀去掉氮化硅侧墙；
3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；
4)光刻定义源漏区图形，掺杂并退火形成源漏。
2.如权利要求1所述的制备方法，其特征在于，步骤1)包括：
1-1)在半导体衬底上生长锗硅或锗硅/锗叠层的半导体外延层；
1-2)定义器件有源区，并形成器件之间的隔离；
1-3)在步骤1-1)形成的半导体外延层上淀积硬掩膜，光刻定义Fin条图形，干法刻蚀硬掩膜和半导体外延层，停止在衬底表面，去掉光刻胶，形成Fin条。
3.如权利要求2所述的制备方法，其特征在于，步骤1-1)采用分子束外延或化学气相淀积方法生长所述半导体外延层，所述半导体外延层的厚度为5～200nm。
4.如权利要求2所述的制备方法，其特征在于，步骤1-3)中所述硬掩膜氧化硅层、氮化硅层或氧化硅/氮化硅叠层，硬掩膜厚度为10～800nm。
5.如权利要求2所述的制备方法，其特征在于，步骤1-3)采用电子束光刻或193nm浸没式光刻技术进行光刻，形成宽度为5～100nm的Fin条。
6.如权利要求1所述的制备方法，其特征在于，步骤2-3)的湿法腐蚀采用浓磷酸溶液。
CN201710156420.2A 2017-03-16 2017-03-16 一种锗硅沟道鳍式场效应晶体管及其制备方法 Active CN106952959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710156420.2A CN106952959B (zh) 2017-03-16 2017-03-16 一种锗硅沟道鳍式场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710156420.2A CN106952959B (zh) 2017-03-16 2017-03-16 一种锗硅沟道鳍式场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106952959A CN106952959A (zh) 2017-07-14
CN106952959B true CN106952959B (zh) 2020-04-03

Family

ID=59472598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710156420.2A Active CN106952959B (zh) 2017-03-16 2017-03-16 一种锗硅沟道鳍式场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106952959B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892158B2 (en) * 2019-04-01 2021-01-12 Hitachi High-Tech Corporation Manufacturing method of a semiconductor device and a plasma processing apparatus
CN112349590B (zh) * 2020-10-27 2022-12-30 中国科学院微电子研究所 改善寄生沟道效应的ns-fet及其制备方法
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
CN105826381A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222680B2 (en) * 2002-10-22 2012-07-17 Advanced Micro Devices, Inc. Double and triple gate MOSFET devices and methods for making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
CN105826381A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
High-Performance BOI FinFETs Based on bulk silicon substrate;Xiaoyan Xu, Runsheng Wang，etal;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20081130;第55卷(第11期);正文DEVICE STRUCTURE AND SIMULATION RESULTS部分，图1 *

Also Published As

Publication number Publication date
CN106952959A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
US11908862B2 (en) FinFET and fabrication method thereof
US9892912B2 (en) Method of manufacturing stacked nanowire MOS transistor
JP5728444B2 (ja) 半導体装置およびその製造方法
JP2016054320A (ja) トリゲート・デバイス及び製造方法
KR100639679B1 (ko) 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터
JPWO2004107452A1 (ja) 半導体装置およびその製造方法
CN104282559A (zh) 堆叠纳米线mos晶体管及其制作方法
WO2015070555A1 (zh) 一种三面源隧穿场效应晶体管及其制备方法
US20160133695A1 (en) A method of inhibiting leakage current of tunneling transistor, and the corresponding device and a preparation method thereof
CN106952959B (zh) 一种锗硅沟道鳍式场效应晶体管及其制备方法
CN107591436B (zh) 鳍式场效应管及其形成方法
JP5886802B2 (ja) 半導体装置
US10714477B2 (en) SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof
JP2011066362A (ja) 半導体装置
CN104347508B (zh) 半导体结构及其形成方法
CN116845108A (zh) 一种半导体器件及其制备方法
CN115831752A (zh) 一种半导体器件及其制备方法
CN106898643B (zh) 一种高迁移率沟道双纳米线场效应晶体管及其制备方法
WO2021227448A1 (zh) 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法
CN114927422A (zh) 一种半导体器件制备方法
CN114927555A (zh) 一种半导体器件及其制备方法
CN108376709B (zh) 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法
CN113178490A (zh) 一种隧穿场效应晶体管及其制备方法
CN108735807B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant