CN113394104A - FinFET结构中的Fin形貌设计方法 - Google Patents
FinFET结构中的Fin形貌设计方法 Download PDFInfo
- Publication number
- CN113394104A CN113394104A CN202110597296.XA CN202110597296A CN113394104A CN 113394104 A CN113394104 A CN 113394104A CN 202110597296 A CN202110597296 A CN 202110597296A CN 113394104 A CN113394104 A CN 113394104A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- fin
- epitaxial layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 46
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000009826 distribution Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- -1 a-C Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910005793 GeO 2 Inorganic materials 0.000 claims description 2
- 239000000969 carrier Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 210000000746 body region Anatomy 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种FinFET结构中的Fin形貌设计方法，在硅基底上依次形成锗外延层、硅外延层、缓冲层以及硬掩膜层；刻蚀形成多个相互间隔的Fin结构；并在Fin结构侧壁形成第一侧墙；沉积覆盖Fin结构的有机分布层；刻蚀有机分布层及第一侧墙至将锗外延层的侧壁全部暴露；在硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；去除有机分布层；沉积一层氧化层并退火处理，暴露出侧壁的锗外延层在退火中被完全氧化；刻蚀去除硬掩膜层、缓冲层及氧化层形成多个Fin。本发明在硅基底的上方以及Fin的下方形成锗外延层，在侧墙的保护下，锗外延层作为N型Fin或P型fin在退火过程中被氧化，从而无需对Fin进行抗穿通掺杂，即可提高载流子的迁移率，提高了器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种FinFET结构中的Fin形貌设计方法。
背景技术
随着MOS规模的不断扩大，FinFET(鳍式晶体管)器件成为了CMOS的进一步技术拓展，FinFET器件结构的主要优点是其优越的静电完整性，它在很大程度上依赖于沟道形貌，图1a显示为现有技术中的FinFET结构示意图，其中FIN(鳍式部分)被金属栅极(MG)包裹在FIN顶部的深度H以下，FIN下部有更大的穿透风险，特别是当源漏沟道越深、掺杂浓度越高时。
目前APT(抗穿通)掺杂注入后，存在损伤问题，FIN的顶部掺杂浓度极低，载流子的迁移率较高，对FIN器件性能较好；FIN结构的底部掺杂较高，且掺杂体向上扩散到沟道的能力较差，不利于载流子迁移率的提高。
如图1b和图1c所示，图1b显示为现有技术中FIN结构体区中具有抗穿通(APT)掺杂分布示意图；图1c显示为FIN底部APT掺杂分布示意图，由此可见，FIN高度(HFIN)和宽度(WFIN)，APT掺杂峰位和尾部的参数是研究的关键。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FinFET结构中的Fin形貌设计方法，用于解决现有技术中在FinFET结构的制程中，不能同时满足FIN底部的沟道中高迁移率和FIN底部抗穿透风险的问题。
为实现上述目的及其他相关目的，本发明提供一种FinFET结构中的Fin形貌设计方法，步骤一、提供硅基底，在所述硅基底上形成锗外延层；在所述锗外延层上形成硅外延层；在所述硅外延层上形成缓冲层，在所述缓冲层上形成硬掩膜层；
步骤二、刻蚀所述硬掩膜层、缓冲层、硅外延层、锗外延层以及硅基底，形成多个相互间隔的Fin结构；并在所述Fin结构的侧壁形成第一侧墙；
步骤三、沉积覆盖所述Fin结构以及所述硅基底上表面的有机分布层；之后沿所述Fin结构的侧壁刻蚀所述有机分布层以及所述第一侧墙至将所述锗外延层的侧壁全部暴露为止；
步骤四、在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；去除所述有机分布层；
步骤五、利用FCVD的方法在所述Fin结构以及暴露的硅基底上沉积一层氧化层，并进行退火处理，暴露出侧壁的所述锗外延层在退火过程中被完全氧化；
步骤六、刻蚀去除所述硬掩膜层、缓冲层以及氧化后的所述锗外延层以上的氧化层，将所述Fin结构中的硅外延层暴露形成多个Fin。
优选地，步骤一中的所述缓冲层为二氧化硅。
优选地，步骤一中的所述硬掩膜层为氮化硅、a-C、a-Si、AlN、SIOC、SIC中的一种。
优选地，步骤二中在所述Fin结构的侧壁形成所述第一侧墙的方法包括：先在所述Fin结构以及暴露出的所述硅基底上沉积用于形成所述第一侧墙的材料，之后刻蚀使所述硬掩膜层的顶部露出，并去除暴露出的所述硅基底上的用于形成所述第一侧墙的材料，在所述Fin结构的侧壁形成所述第一侧墙。
优选地，步骤四中在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙的方法包括：在步骤三中剩余的所述有机分布层上继续沉积有机分布层将所述锗外延层侧壁全部覆盖为止；之后在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；接着将所述有机分布层全部去除暴露出所述锗外延层的侧壁以及硅基底上表面。
优选地，步骤五中所述锗外延层被氧化后形成GeO2。
如上所述，本发明的FinFET结构中的Fin形貌设计方法，具有以下有益效果：本发明在硅基底的上方以及Fin的下方形成锗外延层，在侧墙的保护下，锗外延层作为N型Fin或P型fin在退火过程中被氧化，从而无需对Fin进行抗穿通掺杂，即可提高载流子的迁移率，提高了器件的性能。
附图说明
图1a显示为现有技术中的FinFET结构示意图；
图1b显示为现有技术中FIN结构体区中具有抗穿通(APT)掺杂分布示意图；
图1c显示为现有技术中FIN底部APT掺杂分布示意图；
图2显示为本发明中硅基底上形成有锗外延层以及硅外延层后的结构示意图；
图3显示为本发明中刻蚀形成多个相互间隔的Fin结构后的结构示意图；
图4显示为本发明中去除第一侧墙和有机分布层后的结构示意图；
图5显示为本发明中在Fin结构的侧壁形成第二侧墙后的结构示意图；
图6显示为本发明中在Fin结构中的锗外延层被氧化后的结构示意图；
图7显示为本发明中形成多个Fin的结构示意图；
图8显示为本发明中的FinFET结构中的Fin形貌设计方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种FinFET结构中的Fin形貌设计方法，如图8所示，图8显示为本发明中的FinFET结构中的Fin形貌设计方法流程图，该方法至少包括以下步骤：
步骤一、提供硅基底，在所述硅基底上形成锗外延层；在所述锗外延层上形成硅外延层；在所述硅外延层上形成缓冲层，在所述缓冲层上形成硬掩膜层；如图2所示，图2显示为本发明中硅基底上形成有锗外延层以及硅外延层后的结构示意图。该步骤一中，在所述硅基底01上形成锗外延层02；在所述锗外延层02上形成硅外延层010；之后在所述硅外延层010上形成缓冲层，在所述缓冲层上形成硬掩膜层。
本发明进一步地，本实施例的步骤一中的所述缓冲层为二氧化硅。
本发明进一步地，本实施例的步骤一中的所述硬掩膜层为氮化硅、a-C、a-Si、AlN、SIOC、SIC中的一种。
步骤二、刻蚀所述硬掩膜层、缓冲层、硅外延层、锗外延层以及硅基底，形成多个相互间隔的Fin结构；并在所述Fin结构的侧壁形成第一侧墙；如图3所示，图3显示为本发明中刻蚀形成多个相互间隔的Fin结构后的结构示意图。该步骤二中刻蚀所述硬掩膜层04、缓冲层03、硅外延层010、锗外延层02以及硅基底01，形成多个相互间隔的Fin结构；并在所述Fin结构的侧壁形成第一侧墙05。
本发明进一步地，本实施例的步骤二中在所述Fin结构的侧壁形成所述第一侧墙05的方法包括：先在所述Fin结构以及暴露出的所述硅基底01上沉积用于形成所述第一侧墙的材料，之后刻蚀使所述硬掩膜层04的顶部露出，并去除暴露出的所述硅基底上的用于形成所述第一侧墙的材料，在所述Fin结构的侧壁形成所述第一侧墙05。
步骤三、沉积覆盖所述Fin结构以及所述硅基底上表面的有机分布层；之后沿所述Fin结构的侧壁刻蚀所述有机分布层以及所述第一侧墙至将所述锗外延层的侧壁全部暴露为止；如图4所示，图4显示为本发明中去除第一侧墙和有机分布层后的结构示意图。参阅图4，该步骤三中沉积覆盖所述Fin结构以及所述硅基底上表面的有机分布层06；之后沿所述Fin结构的侧壁刻蚀所述有机分布层06以及所述第一侧墙05至将所述锗外延层02的侧壁全部暴露为止，形成如图4所示的结构。
步骤四、在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；去除所述有机分布层；如图5所示，图5显示为本发明中在Fin结构的侧壁形成第二侧墙后的结构示意图。该步骤四中在所述Fin结构中的所述硅外延层010、缓冲层03以及硬掩膜层04的侧壁形成第二侧墙07；之后去除所述有机分布层06，形成如图5所示的结构。
本发明进一步地，本实施例的步骤四中在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙的方法包括：在步骤三中剩余的所述有机分布层06上继续沉积有机分布层将所述锗外延层02侧壁全部覆盖为止；之后在所述Fin结构中的所述硅外延层010、缓冲层03以及硬掩膜层04的侧壁形成第二侧墙07；接着将所述有机分布层全部去除暴露出所述锗外延层02的侧壁以及硅基底01上表面，形成如图5所示的结构。
步骤五、利用FCVD的方法在所述Fin结构以及暴露的硅基底上沉积一层氧化层，并进行退火处理，暴露出侧壁的所述锗外延层在退火过程中被完全氧化；如图6所示，图6显示为本发明中在Fin结构中的锗外延层被氧化后的结构示意图。该步骤五中利用FCVD的方法在所述Fin结构以及暴露的硅基底01上沉积一层氧化层09，并进行退火处理，暴露出侧壁的所述锗外延层在退火过程中被完全氧化。
如图6所示，本发明进一步地，本实施例的步骤五中所述锗外延层被氧化后形成GeO2(08)。
步骤六、刻蚀去除所述硬掩膜层、缓冲层以及氧化后的所述锗外延层以上的氧化层，将所述Fin结构中的硅外延层暴露形成多个Fin。如图7所示，图7显示为本发明中形成多个Fin的结构示意图。该步骤六中刻蚀去除所述硬掩膜层04、缓冲层03以及氧化后的所述锗外延层(GeO2)以上的氧化层(GeO2上方的所述氧化层)，将所述Fin结构中的硅外延层暴露形成多个Fin(10)。
综上所述，本发明在硅基底的上方以及Fin的下方形成锗外延层，在侧墙的保护下，锗外延层作为N型Fin或P型fin在退火过程中被氧化，从而无需对Fin进行抗穿通掺杂，即可提高载流子的迁移率，提高了器件的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种FinFET结构中的Fin形貌设计方法，其特征在于，至少包括：
步骤一、提供硅基底，在所述硅基底上形成锗外延层；在所述锗外延层上形成硅外延层；在所述硅外延层上形成缓冲层，在所述缓冲层上形成硬掩膜层；
步骤二、刻蚀所述硬掩膜层、缓冲层、硅外延层、锗外延层以及硅基底，形成多个相互间隔的Fin结构；并在所述Fin结构的侧壁形成第一侧墙；
步骤三、沉积覆盖所述Fin结构以及所述硅基底上表面的有机分布层；之后沿所述Fin结构的侧壁刻蚀所述有机分布层以及所述第一侧墙至将所述锗外延层的侧壁全部暴露为止；
步骤四、在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；去除所述有机分布层；
步骤五、利用FCVD的方法在所述Fin结构以及暴露的硅基底上沉积一层氧化层，并进行退火处理，暴露出侧壁的所述锗外延层在退火过程中被完全氧化；
步骤六、刻蚀去除所述硬掩膜层、缓冲层以及氧化后的所述锗外延层以上的氧化层，将所述Fin结构中的硅外延层暴露形成多个Fin。
2.根据权利要求1所述的FinFET结构中的Fin形貌设计方法，其特征在于：步骤一中的所述缓冲层为二氧化硅。
3.根据权利要求1所述的FinFET结构中的Fin形貌设计方法，其特征在于：步骤一中的所述硬掩膜层为氮化硅、a-C、a-Si、AlN、SIOC、SIC中的一种。
4.根据权利要求1所述的FinFET结构中的Fin形貌设计方法，其特征在于：步骤二中在所述Fin结构的侧壁形成所述第一侧墙的方法包括：先在所述Fin结构以及暴露出的所述硅基底上沉积用于形成所述第一侧墙的材料，之后刻蚀使所述硬掩膜层的顶部露出，并去除暴露出的所述硅基底上的用于形成所述第一侧墙的材料，在所述Fin结构的侧壁形成所述第一侧墙。
5.根据权利要求1所述的FinFET结构中的Fin形貌设计方法，其特征在于：步骤四中在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙的方法包括：在步骤三中剩余的所述有机分布层上继续沉积有机分布层将所述锗外延层侧壁全部覆盖为止；之后在所述Fin结构中的所述硅外延层、缓冲层以及硬掩膜层的侧壁形成第二侧墙；接着将所述有机分布层全部去除暴露出所述锗外延层的侧壁以及硅基底上表面。
6.根据权利要求1所述的FinFET结构中的Fin形貌设计方法，其特征在于：步骤五中所述锗外延层被氧化后形成GeO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110597296.XA CN113394104A (zh) | 2021-05-31 | 2021-05-31 | FinFET结构中的Fin形貌设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110597296.XA CN113394104A (zh) | 2021-05-31 | 2021-05-31 | FinFET结构中的Fin形貌设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113394104A true CN113394104A (zh) | 2021-09-14 |
Family
ID=77619496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110597296.XA Pending CN113394104A (zh) | 2021-05-31 | 2021-05-31 | FinFET结构中的Fin形貌设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394104A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150021691A1 (en) * | 2013-07-18 | 2015-01-22 | Globalfoundries Inc. | Finfet with electrically isolated active region on bulk semiconductor substrate and method of fabricating same |
| CN105977284A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 用于鳍式场效应晶体管的源极/漏极区及其形成方法 |
| CN106098555A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | Fet及形成fet的方法 |
| CN106169424A (zh) * | 2015-05-21 | 2016-11-30 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US9583489B1 (en) * | 2016-01-08 | 2017-02-28 | International Business Machines Corporation | Solid state diffusion doping for bulk finFET devices |
| CN106558556A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| US20170110579A1 (en) * | 2015-10-15 | 2017-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin-type field effect transistor structure and manufacturing method thereof |
| CN106952959A (zh) * | 2017-03-16 | 2017-07-14 | 北京大学 | 一种锗硅沟道鳍式场效应晶体管及其制备方法 |
| CN107785425A (zh) * | 2016-08-31 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20200091319A1 (en) * | 2018-09-18 | 2020-03-19 | International Business Machines Corporation | Oxide isolated fin-type field-effect transistors |
-
2021
- 2021-05-31 CN CN202110597296.XA patent/CN113394104A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150021691A1 (en) * | 2013-07-18 | 2015-01-22 | Globalfoundries Inc. | Finfet with electrically isolated active region on bulk semiconductor substrate and method of fabricating same |
| CN105977284A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 用于鳍式场效应晶体管的源极/漏极区及其形成方法 |
| CN106098555A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | Fet及形成fet的方法 |
| CN106169424A (zh) * | 2015-05-21 | 2016-11-30 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN106558556A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| US20170110579A1 (en) * | 2015-10-15 | 2017-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin-type field effect transistor structure and manufacturing method thereof |
| US9583489B1 (en) * | 2016-01-08 | 2017-02-28 | International Business Machines Corporation | Solid state diffusion doping for bulk finFET devices |
| CN107785425A (zh) * | 2016-08-31 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106952959A (zh) * | 2017-03-16 | 2017-07-14 | 北京大学 | 一种锗硅沟道鳍式场效应晶体管及其制备方法 |
| US20200091319A1 (en) * | 2018-09-18 | 2020-03-19 | International Business Machines Corporation | Oxide isolated fin-type field-effect transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859404B2 (en) | FinFET structure and method for manufacturing thereof | |
| CN104681613B (zh) | 半导体器件的fin结构 | |
| TWI602301B (zh) | 鰭式場效電晶體裝置結構及其形成方法 | |
| KR100613294B1 (ko) | 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법 | |
| CN203573956U (zh) | 晶体管 | |
| JP5159096B2 (ja) | コーナ部が支配的なトライ・ゲート型電界効果トランジスタ | |
| CN106206676A (zh) | FinFET器件的结构和形成方法 | |
| US10790392B2 (en) | Semiconductor structure and fabricating method thereof | |
| TW201919108A (zh) | 半導體結構及其製造方法 | |
| CN1885564A (zh) | 用于FinFET的散热结构及其制造方法 | |
| US20240105877A1 (en) | Germanium-Based Sensor with Junction-Gate Field Effect Transistor and Method of Fabricating Thereof | |
| CN104425520B (zh) | 半导体器件及形成方法 | |
| CN113394104A (zh) | FinFET结构中的Fin形貌设计方法 | |
| US9893154B2 (en) | Recess liner for silicon germanium fin formation | |
| CN113782439A (zh) | 一种FinFET结构中的Fin形貌设计方法 | |
| CN111785638A (zh) | 一种增加晶体管有效沟道长度的方法 | |
| CN113506732A (zh) | 一种减小FinFET器件伪栅极切断效应的方法 | |
| CN113571418B (zh) | 一种FinFET的超级阱形成方法 | |
| CN113394106B (zh) | 一种FinFET结构的抗穿通掺杂方法 | |
| CN110120344B (zh) | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 | |
| US11302583B2 (en) | Solid-phase source doping method for FinFET structure | |
| CN113517195A (zh) | 一种用于FinFET防穿通的固相源掺杂方法 | |
| US11462441B2 (en) | Method for fabricating semiconductor device | |
| US20230163231A1 (en) | Germanium-Based Sensor with Junction-Gate Field Effect Transistor and Method of Fabricating Thereof | |
| CN110233176B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |