CN110120344B - 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 - Google Patents
一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 Download PDFInfo
- Publication number
- CN110120344B CN110120344B CN201910280312.5A CN201910280312A CN110120344B CN 110120344 B CN110120344 B CN 110120344B CN 201910280312 A CN201910280312 A CN 201910280312A CN 110120344 B CN110120344 B CN 110120344B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- silicon nitride
- etching
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 28
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 description 8
- 239000006117 anti-reflective coating Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，在有源区硅层上形成第一氧化层和第一多晶硅层；刻蚀形成第一多晶硅结构；淀积形成氮化硅层，之后刻蚀氮化硅层形成氮化硅侧墙；去除氮化硅侧墙；沉积第二多晶硅层形成HBT器件结构的外基区，沉积第二氧化层；刻蚀覆盖于第二多晶硅结构上的第二氧化层，并以第二多晶硅层为刻蚀停止层；沿第二多晶硅结构侧壁的第二氧化层刻蚀第二多晶硅层，并以第一氧化层作为刻蚀停止层。本发明通过将选择性硅或锗硅外延生长替换为多晶硅淀积，大大降低了外基区自对准工艺难度，并形成更好的器件形貌。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种在锗硅HBT中用氮化硅侧墙实现自对准结构的方法。
背景技术
为了得到更高频率的锗硅HBT器件，需要开发新的自对准结构。现有工艺用牺牲发射极窗口多晶硅和选择性硅或锗硅外延做外基区。图1a至图1d是传统的锗硅HBT制作工序结构示意图。其中如图1a所示，器件结构上有一硅层01，在所述硅层01上沉积氧化层02，然后在氧化层02上沉积多晶硅03，之后在所述多晶硅03上形成又一氧化层02和光刻胶图形04，之后光刻和刻蚀所述氧化层02以及多晶硅03后形成如图1a的结构，然后在该多晶硅结构的侧壁形成氧化层02的侧墙。之后对所述侧墙刻蚀形成如图1b的结构，然后湿法刻蚀氧化层02并淀积选择性硅或锗硅作为外基区05。参考图1c，之后沉积氧化层02后悬涂抗反射涂层06以及光刻胶04，沿窗口刻蚀，形成如图1d中的结构，该结构去除了凹槽中的多晶硅层03。
由此可见，为了满足外基区硅或锗硅外延的选择性，需要将牺牲发射极窗口多晶硅用氧化硅保护住，这就大大增加了工艺的难度。
因此，需要提出一种新的实现方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，用于解决现有技术中为满足外基区硅或锗硅外延的选择性，需要将牺牲发射极窗口多晶硅用氧化硅保护住，这就大大增加了工艺的难度的问题。
为实现上述目的及其他相关目的，本发明提供一种在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，至少包括以下步骤：步骤一、在P型硅衬底上形成浅沟槽，由所述浅沟槽隔离出有源区，在所述有源区上形成硅层；步骤二、在所述硅层上形成第一氧化层，在所述第一氧化层上形成第一多晶硅层；步骤三、刻蚀所述第一多晶硅层，形成第一多晶硅结构；步骤四、淀积形成覆盖所述第一多晶硅结构和覆盖所述第一氧化层的氮化硅层，之后刻蚀所述氮化硅层形成覆盖所述第一多晶硅结构侧壁的氮化硅侧墙；步骤五、去除所述氮化硅侧墙；步骤六、沉积覆盖所述硅层、所述第一氧化层和所述第一多晶硅结构的第二多晶硅层，形成HBT器件结构的外基区；步骤七、沉积覆盖所述第二多晶硅层的第二氧化层；步骤八、在所述第二氧化层上悬涂抗反射涂层；步骤九、刻蚀所述抗反射涂层以及覆盖于所述第二多晶硅层上的第二氧化层，并以所述第二多晶硅层为刻蚀停止层；步骤十、沿所述第一多晶硅结构两侧的第二多晶硅层的侧壁刻蚀所述第二多晶硅层，并以所述第一氧化层作为刻蚀停止层。
优选地，步骤二中形成所述第一氧化层是采用淀积的方法形成。
优选地，步骤二中的第一氧化层和步骤七中的第二氧化层均为氧化硅层。
优选地，步骤三中刻蚀所述第一多晶硅层之前对所述第一多晶硅层进行光刻形成光刻图形，沿所述光刻图形的侧壁刻蚀所述第一多晶硅层，以所述第一氧化层作为刻蚀停止层。
优选地，步骤四中刻蚀所述氮化硅层时以所述硅层作为刻蚀停止层。
优选地，步骤五中去除所述氮化硅侧墙的方法采用湿法去除。
优选地，步骤六中所述第二多晶硅层的厚度小于所述步骤四中所述氮化硅侧墙的厚度。
优选地，步骤八中的所述抗反射涂层为底部抗反射涂层。
优选地，步骤九中刻蚀前，在所述抗反射涂层上悬涂光刻胶，经过曝光和显影之后，形成光刻图形。
如上所述，本发明的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，具有以下有益效果：本发明通过将选择性硅或锗硅外延生长替换为多晶硅淀积，大大降低了外基区自对准工艺难度，并形成更好的器件形貌。
附图说明
图1a至图1d是传统的锗硅HBT制作工序结构示意图；
图2a至图2d显示为本发明的锗硅HBT制作工序结构示意图；
图3为本发明的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2a至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2a所示，图2a显示为本发明的锗硅HBT制作工序结构示意图。并参考图3，图3显示为本发明的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法流程示意图。
步骤一、在P型硅衬底上形成浅沟槽，由所述浅沟槽隔离出有源区，在所述有源区上形成硅层；本实施例中，所述浅沟槽以外的区域为有源区，用于形成器件。
步骤二、在所述硅层上形成第一氧化层，在所述第一氧化层上形成第一多晶硅层；
本实施例优选地，所述第一氧化层02为氧化硅层。并且进一步地，本实施例形成所述第一氧化层是采用淀积的方法形成。步骤二中先在所述硅层01上淀积一层第一氧化层02，之后在所述第一氧化层02上淀积形成第一多晶硅层03。
步骤三、刻蚀所述第一多晶硅层，形成第一多晶硅结构；参考图2a，进一步地，步骤三中刻蚀所述第一多晶硅层03之前对所述第一多晶硅层03进行光刻形成光刻图形，沿所述光刻图形的侧壁刻蚀所述第一多晶硅层03，以所述第一氧化层02作为刻蚀停止层。也就是说，在所述第一多晶硅层03上悬涂光刻胶后，经过光刻过程的曝光和显影后形成光刻胶图形04，按照所述光刻胶图形04刻蚀所述第一多晶硅层03，直到刻蚀至所述第一氧化层02的上表面为止。之后，形成如图2b中的第一多晶硅结构031。
步骤四、淀积形成覆盖所述第一多晶硅结构031和覆盖所述第一氧化层02的氮化硅层，之后刻蚀所述氮化硅层形成覆盖所述第一多晶硅结构侧壁的氮化硅侧墙05；优选地，步骤四中刻蚀所述氮化硅层时以所述有源区硅层01作为刻蚀停止层。在所述有源区硅层01上的第一氧化层02上形成所述第一多晶硅结构031后，再沉积一层氮化硅层，该氮化硅层覆盖所述第一多晶硅结构031和所述第一氧化层02的上表面，之后沿所述第一多晶硅结构031的两侧对所述氮化硅层进行刻蚀，如图2b所述，留下所述第一多晶硅结构031两侧壁的氮化硅，形成氮化硅侧墙05，刻蚀所述氮化硅层直至停留在所述有源区硅层01的上表面，也就是说，所述第一氧化层02剩余的部分只在所述氮化硅侧墙05以及所述第一多晶硅结构031的下方。
步骤五、去除所述氮化硅侧墙05；进一步地，本实施例中步骤五中去除所述氮化硅侧墙的方法采用湿法去除。也就是说，所述氮化硅侧墙05去除后，如图2c所示，留下所述第一多晶硅结构031以及该第一多晶硅结构031下表面的第一氧化层02。
步骤六、沉积覆盖所述硅层、所述第一氧化层和所述第一多晶硅结构的第二多晶硅层，形成HBT器件结构的外基区；如图2c所示，经过步骤五后，所述有源区硅层01的上表面只剩余了一部分第一氧化层02和位于该部分第一氧化层02上方的第一多晶硅结构031。该步骤五在暴露在外的所述有源区硅层01和所述第一多晶硅结构031上沉积第二多晶硅层003，如图2c所示，该第二多晶硅层003覆盖了所述第一多晶硅结构031两边暴露在外的有源区硅层01的上表面以及覆盖了所述第一多晶硅结构031，形成了所述HBT器件结构的外基区。
本实施例进一步地，所述第二多晶硅层003的厚度小于所述步骤四中所述氮化硅侧墙05 的厚度。
步骤七、如图2c所示，沉积覆盖所述第二多晶硅层003的第二氧化层002；本实施例进一步地，所述第二氧化层002为氧化硅层。
步骤八、在所述第二氧化层002上悬涂抗反射涂层06；本实施例优选地，所述抗反射涂层为底部抗反射涂层(BARK)。所述抗反射涂层用于后续光刻工序中减少反射和驻波等现象。本实施例中的所述抗反射涂层覆盖了所述第二氧化层002的上表面。
步骤九、刻蚀所述抗反射涂层06以及覆盖于所述第二多晶硅层031上的第二氧化层002，并以所述第二多晶硅层为刻蚀停止层；如图2c中所示，本实施例优选地，步骤九中刻蚀所述抗反射涂层以及覆盖于所述第一多晶硅结构031上的第二氧化层002之前，在所述抗反射涂层06上悬涂光刻胶，经过曝光和显影之后，形成光刻图形04。之后按照所述光刻胶图形04 刻蚀所述抗反射涂层06以及第二氧化层002，由于覆盖于所述第一多晶硅结构031的所述第二氧化层002的位置高于所述第一多晶硅结构031两侧外基区的高度，因此，刻蚀时先刻蚀所述第一多晶硅结构031上方的所述第二氧化层002，将所述第一多晶硅结构031上表面的所述第二多晶硅层003露出后，刻蚀将停止在所述第一多晶硅结构031两侧外基区的所述第二氧化层002的上表面。
步骤十、沿所述第一多晶硅结构031两侧的所述第二多晶硅层的侧壁刻蚀所述第二多晶硅层002，并以所述第一氧化层02作为刻蚀停止层。刻蚀后的结构如图2d所示。形成暴露出所述第一氧化层02的上表面的凹槽。
综上所述，本发明通过将选择性硅或锗硅外延生长替换为多晶硅淀积，大大降低了外基区自对准工艺难度，并形成更好的器件形貌。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于，至少包括以下步骤：
步骤一、在P型硅衬底上形成浅沟槽，由所述浅沟槽隔离出有源区，在所述有源区上形成硅层；
步骤二、在所述硅层上形成第一氧化层，在所述第一氧化层上形成第一多晶硅层；
步骤三、刻蚀所述第一多晶硅层，形成第一多晶硅结构；
步骤四、淀积形成覆盖所述第一多晶硅结构和覆盖所述第一氧化层的氮化硅层，之后刻蚀所述氮化硅层形成覆盖所述第一多晶硅结构侧壁的氮化硅侧墙；刻蚀所述氮化硅层时以所述有源区硅层作为刻蚀停止层；
步骤五、去除所述氮化硅侧墙；
步骤六、沉积覆盖所述硅层、所述第一氧化层和所述第一多晶硅结构的第二多晶硅层，形成HBT器件结构的外基区；
步骤七、沉积覆盖所述第二多晶硅层的第二氧化层；
步骤八、在所述第二氧化层上悬涂抗反射涂层；
步骤九、刻蚀所述抗反射涂层以及覆盖于所述第二多晶硅层上的第二氧化层，并以所述第二多晶硅层为刻蚀停止层；
步骤十、沿所述第一多晶硅结构两侧的第二多晶硅层的侧壁刻蚀所述第二多晶硅层，并以所述第一氧化层作为刻蚀停止层。
2.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤二中形成所述第一氧化层是采用淀积的方法形成。
3.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤二中的第一氧化层和步骤七中的第二氧化层均为氧化硅层。
4.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤三中刻蚀所述第一多晶硅层之前对所述第一多晶硅层进行光刻形成光刻图形，沿所述光刻图形的侧壁刻蚀所述第一多晶硅层，以所述第一氧化层作为刻蚀停止层。
5.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤五中去除所述氮化硅侧墙的方法采用湿法去除。
6.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤六中所述第二多晶硅层的厚度小于所述步骤四中所述氮化硅侧墙的厚度。
7.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤八中的所述抗反射涂层为底部抗反射涂层。
8.根据权利要求1所述的在锗硅HBT中用氮化硅侧墙实现自对准结构的方法，其特征在于：步骤九中刻蚀前，在所述抗反射涂层上悬涂光刻胶，经过曝光和显影之后，形成光刻图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280312.5A CN110120344B (zh) | 2019-04-09 | 2019-04-09 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280312.5A CN110120344B (zh) | 2019-04-09 | 2019-04-09 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110120344A CN110120344A (zh) | 2019-08-13 |
| CN110120344B true CN110120344B (zh) | 2022-08-16 |
Family
ID=67520884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910280312.5A Active CN110120344B (zh) | 2019-04-09 | 2019-04-09 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110120344B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586307B1 (en) * | 2002-02-14 | 2003-07-01 | Newport Fab, Llc | Method for controlling an emitter window opening in an HBT and related structure |
| CN101257043A (zh) * | 2007-02-28 | 2008-09-03 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN104064520A (zh) * | 2013-03-22 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中多晶硅电阻集成制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234564A (ja) * | 1985-04-10 | 1986-10-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0558100B1 (en) * | 1986-04-01 | 1996-12-04 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor |
| US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| CN100533762C (zh) * | 2007-07-02 | 2009-08-26 | 中电华清微电子工程中心有限公司 | 非自对准抬高外基区锗硅异质结晶体管及其制备工艺 |
| US8933536B2 (en) * | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
-
2019
- 2019-04-09 CN CN201910280312.5A patent/CN110120344B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586307B1 (en) * | 2002-02-14 | 2003-07-01 | Newport Fab, Llc | Method for controlling an emitter window opening in an HBT and related structure |
| CN101257043A (zh) * | 2007-02-28 | 2008-09-03 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN104064520A (zh) * | 2013-03-22 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中多晶硅电阻集成制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110120344A (zh) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101670556B1 (ko) | 집적 회로 패터닝 방법 | |
| US20200211848A1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| CN110718460A (zh) | 一种改善sadp中奇偶效应的工艺方法 | |
| CN110120344B (zh) | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 | |
| CN111524793A (zh) | 一种半导体结构及形成方法 | |
| US20210159078A1 (en) | Semiconductor structure and fabrication method thereof | |
| US11315796B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN111554687B (zh) | 半导体结构的制备方法 | |
| CN104425350A (zh) | 一种半导体器件及其制造方法 | |
| CN110265358B (zh) | 半导体器件沟道的制作方法、半导体器件及其制造方法 | |
| CN103050382A (zh) | 半导体器件的制造方法 | |
| CN109216185B (zh) | 一种半导体器件的制备方法 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| CN103972078A (zh) | 一种自对准双层图形的形成方法 | |
| CN109727855B (zh) | 锗硅生长后氮化掩膜层的去除方法 | |
| CN104425223B (zh) | 图形化方法 | |
| CN111799165B (zh) | 一种半导体结构的制备方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| CN103972077A (zh) | 一种自对准双层图形的形成方法 | |
| CN107958868B (zh) | 隔离结构的制造方法 | |
| CN118098958A (zh) | Hbt器件的制造方法 | |
| CN115498017A (zh) | 锗硅异质结晶体管的制造方法 | |
| CN118116806A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |