CN101257043A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101257043A CN101257043A CNA2008100806629A CN200810080662A CN101257043A CN 101257043 A CN101257043 A CN 101257043A CN A2008100806629 A CNA2008100806629 A CN A2008100806629A CN 200810080662 A CN200810080662 A CN 200810080662A CN 101257043 A CN101257043 A CN 101257043A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- emitter electrode
- layer
- protuberance
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 4
- 239000012212 insulator Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 54
- 239000010703 silicon Substances 0.000 description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 43
- 229920005591 polysilicon Polymers 0.000 description 43
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- OSDMQGAYBYMXLB-UHFFFAOYSA-N silicon(4+) tetraazide Chemical compound [Si+4].[N-]=[N+]=[N-].[N-]=[N+]=[N-].[N-]=[N+]=[N-].[N-]=[N+]=[N-] OSDMQGAYBYMXLB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种高性能化的半导体装置及其制造方法，可不设置高精度的曝光装置而制造。该半导体装置具备：在第一导电型集电极层上形成的导电层；在导电层上形成的第一导电型的发射极电极；沿发射极电极与导电层的界面自发射极电极的外侧向内侧突出的突出部。另外，导电层具有经由突出部与发射极电极相接的第一导电型的发射极扩散层和第二导电型的基极层。
Description
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
近年来，伴随移动电话、个人用移动信息终端(PDA)、数码摄像机(DVC)及数码相机(DSC)这样的便携式电子设备的高性能化的加速，要使这样的制品被市场所接受，需要使其小型、轻量化。为实现之而正在寻求高集成化的系统LSI。
作为实现这样的高集成的系统LSI的模块之一例，有高频双极晶体管。目前，作为以该高频双极晶体管的高性能化为目标的构造之一例，已知有基极层由硅锗(SiGe)合金构成的异质结双极晶体管(半导体装置)。这种异质结双极晶体管例如公开于特开2006-54409号公报中。
图9是表示特开2006-54409号公报中公开的现有的双极晶体管的主要构成的概略剖面图。参照图9，对特开2006-54409号公报中记载的双极晶体管(半导体装置)的构成进行说明。
如图9所示，现有的双极晶体管中，在p型硅衬底101上形成有集电极层102。该集电极层102通过在硅衬底101上外延成长n型硅而形成。在该集电极层102的局部形成有由STI(Shallow Trench Isolation：浅槽绝缘膜)构成的元件分离层103。在集电极层102上形成有p型的SiGe合金层106a。进而，在SiGe合金层106a上形成有具有凸状的截面形状的p型硅膜107a，在该硅膜107a的上部形成有作为发射极层使用的n型发射极扩散层113。该发射极扩散层113通过自后述的多晶硅膜108a向具有凸状的截面形状的硅膜107a上扩散n型杂质而形成。利用SiGe合金层106a和硅膜107a中未扩散n型杂质的区域构成基极层。在发射极扩散层113上形成有作为发射极电极使用的多晶硅膜108a。在多晶硅膜108a上形成有氮化硅膜109a。另外，形成由绝缘膜构成的侧壁膜111(通常称作侧壁)，使其覆盖发射极扩散层113、多晶硅膜108a、及氮化硅膜109a的侧面。在此，多晶硅膜108a与发射极扩散层113的接触面150位于侧壁膜111的下面160的上方。另外，在侧壁膜111的外侧区域形成有作为外部基极层使用的p型外部基极扩散层112。
在这样现有的双极晶体管中，通过将硅膜107a与多晶硅膜108a的接触面150设置在侧壁膜111的下面160的上方，从而在使n型杂质自多晶硅膜108a向具有凸状的截面形状的硅膜107a热扩散，来形成发射极扩散层113时，可利用侧壁膜111来抑制n型杂质向横向的扩散。由此，可减小发射极层(发射极扩散层113)的沿接触面150的方向的宽度。
在此，为今后制造更高性能的半导体装置(SiGe异质结双极晶体管)，而需要进一步减小发射极层的沿接触面150的方向的宽度。该情况下，在现有的半导体装置中，为减小发射极层的沿接触面150的方向的宽度，需要减小多晶硅膜108a的沿接触面150的方向上的宽度本身。但是，为减小多晶硅膜108a的沿接触面150的方向的宽度，存在需要设置高精度的曝光装置的问题。
发明内容
本发明的一目的在于，提供可不设置高精度的曝光装置而制造的高性能化的半导体装置及其制造方法。
本发明第一方面提供一种半导体装置，其具备：在第一导电型集电极层上形成的导电层；在导电层上形成的第一导电型的发射极电极；沿发射极电极与导电层的界面、自发射极电极的外侧向内侧突出的突出部，导电层具有经由突出部与发射极电极相接的第一导电型的发射极扩散层和第二导电型的基极层。
本发明第二方面提供一种半导体装置的制造方法，其包括：在第一导电型集电极层上形成第二导电型导电层的工序；在导电层上形成含有第一导电型杂质的发射极电极的工序；形成沿发射极电极与导电层的界面、自发射极电极的外侧朝向内侧突出的突出部的工序；通过使发射极电极中所含的杂质经由突出部向导电层的表面扩散，在导电层内形成包含杂质的第一导电型的发射极扩散层和第二导电型的基极层的工序。
附图说明
图1是用于说明本发明一实施方式的双极晶体管的概略剖面图；
图2是以图1所示的双极晶体管的发射极、基极区域为中心的局部放大图；
图3是用于说明本发明一实施方式的双极晶体管的制造工序的概略剖面图；
图4是用于说明本发明一实施方式的双极晶体管的制造工序的概略剖面图；
图5是用于说明本发明一实施方式的双极晶体管的制造工序的概略剖面图；
图6是用于说明本发明一实施方式的双极晶体管的制造工序的概略剖面图；
图7是用于说明本发明一实施方式的双极晶体管的制造工序的概略剖面图；
图8是以本发明变形例的双极晶体管的发射极、基极区域为中心的局部放大图；
图9是表示现有的双极晶体管的主要构成的概略剖面图。
具体实施方式
首先，参照图1及图2说明本发明一实施方式的双极晶体管的构造。
本实施方式的双极晶体管是基极由SiGe合金构成的NPN型的异质结双极晶体管。如图1及图2所示，该双极晶体管中，在p型硅衬底1上形成有集电极层2。集电极层2通过在硅衬底1上外延成长n型硅而形成。在该集电极层2的局部形成有由STI构成的元件分离层3。集电极层2中被元件分离层3包围的区域为活性区域。
在集电极层2的活性区域上形成有由p型的SiGe合金层6a和具有凸状的截面形状的p型硅膜7a构成的导电层。SiGe合金层的带隙比硅膜的带隙窄。在硅膜7a内的上部形成有作为发射极层起作用的n型的发射极扩散层13。由SiGe合金层6a和硅膜7a中未扩散n型杂质的区域构成基极层。在发射极扩散层13上形成有n型的多晶硅膜8a。在多晶硅膜8a上形成有氮化硅膜9a。另外，硅膜7a包含与多晶硅膜8a具有同一宽度的上侧部分7b和具有比多晶硅膜8a的宽度大的宽度的下侧部分7c。由上侧部分7b和下侧部分7c形成台阶7d。另外，多晶硅膜8a是本发明的“发射极电极”之一例。另外，SiGe合金层6a是本发明的“窄带隙区域”之一例。
本实施方式中，在多晶硅膜8a的侧面和硅膜7a的表面形成有绝缘膜10。另外，沿多晶硅膜8a与硅膜7a的界面50设有自多晶硅膜8a的外侧向内侧突出的由氧化硅膜构成的突出部10a(突出量L)。绝缘膜10和突出部10a一体地形成。在此，硅膜7a与多晶硅膜8a的界面50位于绝缘膜10的下面60(硅膜7a的第一部分7b与第二部分7c的台阶7d)的上方。因此，硅膜7a内的发射极扩散层13(发射极层)的沿界面50的方向的宽度W2比多晶硅膜8a的沿界面50的方向的宽度W1(硅膜7a的第一部分7b的沿界面50的方向的宽度W1)小。
另外，按照覆盖绝缘膜10的表面及氮化硅膜9a的侧面的方式形成有由绝缘膜构成的侧壁膜11。而且，在侧壁膜11的外侧的区域形成有作为外部基极层使用的p型外部基极扩散层12。
其次，参照图1～图7说明本实施方式的双极晶体管的制造工艺。
如图3所示，首先，使用公知的技术在p型硅衬底1上外延成长n型硅，由此形成作为集电极层2的外延层。然后，在集电极层2的局部形成由STI构成的元件分离层3。另外，也可以采用由LOCOS(Local Oxidation of Silicon：硅的局部氧化)膜构成的元件分离层来代替由STI构成的元件分离层3。其次，使用减压CVD(Chemical Vapor Deposition：化学气相沉积)法使掺杂了p型杂质的SiGe合金层6及不含锗(Ge)的硅膜7分别外延成长。之后，利用减压CVD法层叠掺杂了高浓度的n型杂质的多晶硅膜8。另外，在多晶硅膜8上层叠氮化硅膜9。然后，利用平版印刷法形成用于将多晶硅膜8加工成所希望的发射极电极的规定图案的抗蚀剂掩模PR。
其次，如图4所示，利用干式蚀刻将氮化硅膜9作为氮化硅膜9a进行加工。氮化硅膜9a作为蚀刻加工多晶硅膜8时的掩模起作用。其次，按顺序干式蚀刻多晶硅膜8及硅膜7。此时，干式蚀刻在完全除去硅膜7之前不进行，而以在SiGe合金层6上的整个面上残留硅膜7的一部分的状态结束。其结果是，硅膜7形成具有由第一部分7b、第二部分7c及台阶7d构成的凸状的截面形状的硅膜7a。此时，在硅膜7a的表面有蚀刻损伤，形成损伤层(未图示)。另外，多晶硅膜8被加工成作为发射极电极起作用的多晶硅膜8a。
其次，如图5所示，通过使用热氧化法对多晶硅膜8a的侧面及硅膜7a的表面进行热氧化，形成由氧化硅膜构成的绝缘膜10。另外，在形成绝缘膜10的同时，沿多晶硅膜8a与硅膜7a的界面50形成自多晶硅膜8a的外侧向内侧突出的由氧化硅膜构成的突出部10a(突出量L)。作为热氧化的条件，例如使用已有的RTO(Rapid Thermal Oxidation：快速热氧化)装置在O2环境中以900℃左右进行10秒左右。由此，在多晶硅膜8a的侧面及硅膜7a的表面形成作为绝缘膜10的5～15nm左右的热氧化膜。另外，沿多晶硅膜8a与硅膜7a的界面50形成自多晶硅膜8a的外侧具有1～5nm左右的突出量L的由氧化硅膜构成的突缘状的突出部10a。另外，在上述RTO的条件下，多晶硅膜8a中的n型杂质几乎不向硅膜7a扩散。
其次，如图6所示，使用CVD法在整个面上层叠氧化硅膜，同时进行干式蚀刻，由此反复蚀刻其整个面。由此，形成被称作侧壁的由氧化硅膜构成的侧壁膜11，使其覆盖氮化硅膜9a的侧面及绝缘膜10的侧面。此时，将形成于硅膜7a的表面的热氧化膜即绝缘膜10的不需要的部分除去。
其次，如图7所示，以氮化硅膜9a及侧壁膜11为掩模，使用离子注入法注入p型杂质，之后利用热处理进行活化。由此，在侧壁膜11的外侧的区域形成作为外部基极层起作用的p型的外部基极扩散层12。在此，SiGe合金层6中未注入p型杂质的区域成为SiGe合金层6a。该离子注入方面，通过设定离子不通过多晶硅膜8a上存在的氮化硅膜9a的条件，可不向多晶硅膜8a注入p型杂质。
其次，如图1所示，通过进行热处理，使多晶硅膜8a中的n型杂质向硅膜7a扩散。由此，形成作为发射极层起作用的n型的发射极扩散层13。其结果是，在硅膜7a内形成含n型杂质的区域(发射极扩散层13)和不含n型杂质的区域，并且，在硅膜7a内形成发射极-基极结。另外，热处理是使用RTA(Rapid Thermal Anneal：快速热退火)装置以1050℃左右进行5～30秒左右的热处理。
在此，在本实施方式中，在通过自多晶硅膜8a的扩散n型杂质而形成发射极扩散层13时，沿界面50形成的突出部10a成为n型杂质的扩散势垒，由此限制n型杂质向硅膜7a内的扩散。由此，可将多晶硅膜8a中易形成发射极扩散层13的部分的宽度减小突出部10a突出的量。
另外，在进行热扩散时，对具有凸状的截面形状的硅膜7a的表面(第一部分7b的侧面及第二部分7c的上面(参照图2))施加的蚀刻损伤(损伤层)在形成侧壁膜11后也还有残留。在这样的损伤层内，n型杂质的固相扩散速度加快。因此，如现有构造的情况(没有突出部的情况)，在损伤层上有n型杂质扩散的情况下，由于在损伤层n型杂质大范围扩散，故发射极层的厚度不均匀。与此同时，由于在损伤层部分基极层相对薄，故击穿电压降低，因此，可能不能得到规定的晶体管动作。与之相对，在沿界面50设置了突出部10a的情况下，通过按照覆盖损伤层的方式调节突出部10a的突出量L，能够抑制n型杂质向损伤层内的扩散。
其次，图中未图示，在半导体衬底的表面堆积绝缘膜。然后，在该绝缘膜的与集电极层、外部基极层及发射极电极分别对应的区域形成用于进行接触的开口。之后，经由各区域的开口形成与集电极层、外部基极层及发射极电极分别连接的端子，由此制造本实施方式的双极晶体管(半导体装置)。
在本实施方式中，如上所述，通过形成自发射极电极(多晶硅膜8a)的外侧向内侧突出的突出部10a，可抑制在使杂质自发射极电极向硅膜7a扩散时，杂质向与形成有突出部10a的部分对应的硅膜7a的部分扩散。因此，可使发射极扩散层13的沿界面50的方向的宽度W2减小突出部10a的突出长度L的量。由此，即使不设置高精度的曝光装置以减小发射极电极(多晶硅膜8a)的宽度，也能够减小发射极扩散层13的沿界面50的方向的宽度。因此，可不设置高精度的曝光装置而制造高性能化的双极晶体管。
另外，在本实施方式中，如上所述，通过形成突出部10a，可通过突出部10a抑制n型杂质向损伤层内的扩散。由此，可减小发射极层(发射极扩散层13)的厚度及宽度的偏差，因此，可得到性能偏差小的双极晶体管。
此外，在本实施方式中，如上所述，通过设定使发射极层(发射极扩散层13)的沿界面50的方向的宽度W2比发射极电极(多晶硅膜8a)的沿界面50的方向的宽度W1小，与目前相比，可用少的电流得到相同的电流密度，并且可得到高的电流放大率。因此，可得到耗电量低的双极晶体管。
另外，在本实施方式中，如上所述，通过利用采用了已有的热处理装置的热处理在界面50形成突出部10a，可不设置高精度的曝光装置而减小多晶硅膜8a的易形成发射极扩散层13的部分的宽度。由此，可以以低成本制造发射极层(发射极扩散层13)的沿界面50的方向的宽度W2减小了的双极晶体管。
另外，在本实施方式中，如上所述，通过使用热处理法沿界面50使氧化膜成长来形成突出部10a，从而工艺上稳定，且可容易地减小多晶硅膜8a的易形成发射极扩散层13的部分的宽度。
另外，本次公开的实施方式是以所有点进行的示例，应认为并不是对本发明进行限制。本发明的范围不是由上述实施方式的说明，而由权利要求的范围表示，进而包含与权利要求的范围均等的意思及范围内的所有变更。
例如，在上述实施方式中，表示了本发明适用于NPN型双极晶体管的例子，但本发明不限于此，也可以将本发明应用于使各区域的导电型反向的PNP型双极晶体管。
另外，在上述实施方式中，表示了通过在硅衬底1上层叠由硅构成的外延层而形成集电极层2的例子，但本发明不限于此，也可以自p型或n型硅的硅衬底1的表面离子注入与其极性相反的杂质，而形成集电极层。
此外，在上述实施方式中，表示了作为发射极层使用的发射极扩散层13的下面位于硅膜7a内的例子，但本发明不限于此。例如图8所示的变形例的半导体装置，通过减薄硅膜7a的厚度等，也可以使发射极扩散层13a的下面达到SiGe合金层6a中。据此，与上述实施方式(未达到SiGe合金层6中的情况)相比，可缩短自发射极扩散层13a的下面到活性区域(集电极层2)的距离。由此，可缩短自发射极层侧流向集电极层的电子的移动时间，因此可形成高速动作的晶体管。
另外，在发射极扩散层13a的下面处于SiGe合金层6a中的情况下，SiGe合金层的带隙比硅膜的带隙窄，因此，相对于自发射极层(发射极扩散层13a)向基极层(SiGe合金层6a)注入的电子的势垒高度减小。由此，发射极注入效率大，可得到更高的电流放大率。
Claims (20)
1、一种半导体装置，其具备：
在第一导电型集电极层上形成的导电层；
在所述导电层上形成的第一导电型的发射极电极；
沿所述发射极电极与所述导电层的界面、自所述发射极电极的外侧向内侧突出的突出部，
所述导电层具有经由所述突出部与所述发射极电极相接的第一导电型的发射极扩散层和第二导电型的基极层。
2、如权利要求1所述的半导体装置，其中，所述突出部由绝缘体构成。
3、如权利要求2所述的半导体装置，其中，所述突出部由氧化硅膜构成。
4、如权利要求1所述的半导体装置，其中，所述突出部形成于所述发射极电极的两侧。
5、如权利要求1所述的半导体装置，其中，
还具备按照至少覆盖所述发射极电极的侧面的方式形成的绝缘膜，
所述突出部与所述绝缘膜一体地形成。
6、如权利要求5所述的半导体装置，其中，还具备覆盖所述绝缘膜的侧面的侧壁绝缘膜。
7、如权利要求5所述的半导体装置，其中，所述界面位于所述绝缘膜下面的上方。
8、如权利要求5所述的半导体装置，其中，
所述导电层包含：
配置于所述发射极电极侧、沿所述界面的方向的宽度与所述发射极电极实质上相等的第一部分；
配置于所述集电极层侧，沿所述界面的方向的宽度比所述发射极电极大的第二部分，
所述绝缘膜按照覆盖所述第一部分和所述第二部分的台阶部分的方式形成。
9、如权利要求8所述的半导体装置，其中，所述突出部与所述第一部分和所述第二部分的台阶部分相比，在所述发射极电极侧形成。
10、如权利要求1所述的半导体装置，其中，所述发射极扩散层的沿所述界面的方向的宽度比所述发射极电极的沿所述界面的方向的宽度小。
11、如权利要求1所述的半导体装置，其中，所述基极层含有由带隙比所述发射极电极的材料的带隙窄的材料构成的窄带隙区域。
12、如权利要求11所述的半导体装置，其中，所述窄带隙区域与所述发射极扩散层相接。
13、一种半导体装置的制造方法，其包括：
在第一导电型集电极层上形成第二导电型导电层的工序；
在所述导电层上形成含有第一导电型杂质的发射极电极的工序；
形成沿所述发射极电极与所述导电层的界面、自所述发射极电极的外侧朝向内侧突出的突出部的工序；
通过使所述发射极电极中所含的杂质经由所述突出部向所述导电层的表面扩散，在所述导电层内形成含有所述杂质的第一导电型的发射极扩散层和第二导电型的基极层的工序。
14、如权利要求13所述的半导体装置的制造方法，其中，
形成所述突出部的工序包括通过将所述发射极电极与所述导电层的界面附近热氧化来形成所述突出部的工序。
15、如权利要求14所述的半导体装置的制造方法，其中，所述突出部由氧化硅膜构成。
16、如权利要求14所述的半导体装置的制造方法，其中，
形成所述突出部的工序包括通过热氧化而同时形成所述突出部和至少覆盖所述发射极电极的侧面的绝缘膜的工序。
17、如权利要求16所述的半导体装置的制造方法，其中，还包括形成覆盖所述绝缘膜的侧面的侧壁绝缘膜的工序。
18、如权利要求13所述的半导体装置的制造方法，其中，
形成所述导电层的工序包括：通过蚀刻来形成第一部分和第二部分的工序，其中所述第一部分配置于所述发射极电极侧，沿所述界面的方向的宽度与所述发射极电极实质上相等；所述第二部分配置于所述集电极层侧，沿所述界面的方向的宽度比所述发射极电极的大。
19、如权利要求13所述的半导体装置的制造方法，其中，所述基极层包含由带隙比所述发射极电极的材料的带隙窄的材料构成的窄带隙区域。
20、如权利要求19所述的半导体装置的制造方法，其中，所述窄带隙区域与所述发射极扩散层相接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP048254/07 | 2007-02-28 | ||
| JP2007048254A JP2008211105A (ja) | 2007-02-28 | 2007-02-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101257043A true CN101257043A (zh) | 2008-09-03 |
Family
ID=39773800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100806629A Pending CN101257043A (zh) | 2007-02-28 | 2008-02-28 | 半导体装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080230809A1 (zh) |
| JP (1) | JP2008211105A (zh) |
| CN (1) | CN101257043A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342319A (zh) * | 2017-06-21 | 2017-11-10 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 |
| CN110120344A (zh) * | 2019-04-09 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775688B2 (ja) * | 2004-07-16 | 2011-09-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
-
2007
- 2007-02-28 JP JP2007048254A patent/JP2008211105A/ja active Pending
-
2008
- 2008-02-28 CN CNA2008100806629A patent/CN101257043A/zh active Pending
- 2008-02-28 US US12/073,053 patent/US20080230809A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342319A (zh) * | 2017-06-21 | 2017-11-10 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 |
| CN107342319B (zh) * | 2017-06-21 | 2019-12-10 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 |
| CN110120344A (zh) * | 2019-04-09 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
| CN110120344B (zh) * | 2019-04-09 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080230809A1 (en) | 2008-09-25 |
| JP2008211105A (ja) | 2008-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512258B2 (en) | Semiconductor device and method of manufacturing same | |
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US6352885B1 (en) | Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same | |
| US7785974B2 (en) | Methods of employing a thin oxide mask for high dose implants | |
| CN101189730A (zh) | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 | |
| US6100159A (en) | Quasi soi device | |
| JP2000260953A (ja) | ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法 | |
| JPH0691183B2 (ja) | コンデンサを形成する方法 | |
| US7863148B2 (en) | Method for integrating SiGe NPN and vertical PNP devices | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| JP2005522033A (ja) | ソース／ドレイン拡張部からドーパントが外方拡散しないようにするための、シリコン酸化物ライナーのイオン注入 | |
| US20090309161A1 (en) | Semiconductor integrated circuit device | |
| CN101257043A (zh) | 半导体装置及其制造方法 | |
| JP4775688B2 (ja) | 半導体装置 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US20020013016A1 (en) | Method for fabricating semiconductor device | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| KR19980081779A (ko) | Ｍｏｓ 트랜지스터와 그 제조 방법 | |
| CN1902759A (zh) | 双极晶体管、具有该双极晶体管的半导体装置、及其制造方法 | |
| US20060170074A1 (en) | Semiconductor device | |
| JP3249034B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2006120801A (ja) | 半導体装置及びその製造方法 | |
| CN113394101A (zh) | 一种改善应力薄膜覆盖均匀性的nmos器件制造方法及其nmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080903 |