CN108831829B - 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 - Google Patents
一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 Download PDFInfo
- Publication number
- CN108831829B CN108831829B CN201810632297.1A CN201810632297A CN108831829B CN 108831829 B CN108831829 B CN 108831829B CN 201810632297 A CN201810632297 A CN 201810632297A CN 108831829 B CN108831829 B CN 108831829B
- Authority
- CN
- China
- Prior art keywords
- etching
- sin
- gate
- layer
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000002955 isolation Methods 0.000 title claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000004380 ashing Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 57
- 238000004519 manufacturing process Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
本发明提出一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，本发明在原有工艺Tri‑Layer膜层的基础上，向其SOC底部添加了氮化硅层。这一方案，充分利用氮化硅的保护来移除原工艺中光刻未曝开区域的Si‑ARC，同时避免了曝开区域AA顶部的OX被刻穿的情况，进而避免了硅基底损伤；继而充分利用干法刻蚀以及湿法刻蚀工艺中氮化硅对多晶硅和氧化硅选择比高的特点，在刻蚀以及湿法工艺之后获得与原有工艺相同的结构。通过这一发明，在不改变最终工艺结构的基础上显著增加了刻蚀工艺的工艺窗口。
Description
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺。
背景技术
在基于分裂栅结构的产品制造工艺中，需要将侧墙栅极进行隔离的刻蚀工艺。由于在这一刻蚀工艺之前已经形成了较为复杂的栅极结构，且侧墙栅极隔离工艺中的曝光区域尺寸较小，因此需要用到自旋碳(SOC:Spin On Carbon)的三层Tri-Layer技术来完成这一刻蚀过程。其刻蚀前的膜层结构如图1所示，其包括衬底的有源区AA10，浅沟槽隔离STI20，浮栅FG30，SOC40，含硅抗反射层Si-ARC50，光刻胶PR60，侧墙栅极顶部的自然氧化层Native OX70，多晶硅poly顶部的氧化掩模层OXHM80和侧墙氧化物Side wall OX90。
在光刻完成之后，分别考虑曝光区域和未曝光区域，该刻蚀工艺流程如图2A～图2F所示。具体来说，现有工艺可以分为以下步骤：
(1):光刻曝光之后，可以将待刻蚀区域分为曝光区域和未曝光区域，如图2A所示。在此之后以PR60(光刻胶,Photo Resistance)为掩模层进行Si-ARC50(含硅抗反射层，SiAnti-Reflection Coating)的刻蚀。直至将曝光区域的Si-ARC50刻完，如图2B所示；
(2):以剩余光刻胶60和Si-ARC50为掩模层，进行SOC40的刻蚀。该刻蚀步骤中SOC40相对于Si-ARC50具有很高的选择比，可以在将曝光区域的SOC40完全移除的情况下，保证未曝光区域的Si-ARC50无明显损失，如图2C所示；
(3):进行BT(Break Through)刻蚀过程，移除侧墙栅极顶部的自然氧化层70，并同时将剩余的Si-ARC50完全移除。由于曝光区域AA(有源区，ActiveArea)顶部的OX(氧化硅，Oxide)也是直接暴露在外面的，因此这一过程也会对该OX进行刻蚀，使其产生损失，如图2D所示；
(4):进行多晶硅刻蚀。该步骤多晶硅对氧化硅具有很高的刻蚀选择比，由于选择栅极的顶部以及侧壁均有氧化硅的保护，故而不会有损失；曝光区域AA由于顶部有OX的保护也不会有损失。曝光区域的侧墙栅极完全移除，无残留；而未曝光区域由于有SOC的保护也不会有多晶硅的损失，如图2E所示；
(5):进行灰化过程，将剩余的SOC完全移除，如图2F所示。
分析以上过程，其BT刻蚀步骤具有很大的工艺挑战。该步骤一方面要求将未曝光区域SOC表面较厚的Si-ARC完全移除，否则将在灰化过程之后发生Si-ARC残留，进而污染灰化机台；另一方面则要求不能将曝光区域AA表面的OX刻穿，否则将会在后续的多晶硅刻蚀步骤产生AA损伤。其中Si-ARC由于较厚，因此要求该刻蚀步骤具有较大的刻蚀量。同时，曝光区域AA表面的OX较薄，因此要求该刻蚀步骤的刻蚀量较小。此外，现有工艺增大Si-ARC对OX的选择比也难以实现。因此，该刻蚀步骤的工艺窗口较小甚至消失，需要方案来解决这一问题。
发明内容
本发明提出一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，从膜层结构设计的角度出发来解决原工艺流程中刻蚀工艺窗口消失的问题。
为了达到上述目的，本发明提出一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，在原有膜层的基础上新增了氮化硅层(SiN)，介于SOC与其下层材料之间，具体刻蚀工艺包括下列步骤：
光刻曝光之后，将刻蚀分为光刻胶曝光区域和光刻胶未曝光区域，在此之后以光刻胶为掩模层进行Si-ARC的刻蚀，直至将曝光区域的Si-ARC刻完；
以剩余的光刻胶和Si-ARC为掩模层，进行SOC的刻蚀；
进行未曝光区域的Si-ARC刻蚀，在Si-ARC刻蚀过后，SiN仍有剩余；
进行SiN刻蚀，刻蚀过后，曝光区域AA和选择栅极顶部的OX掩模层产生轻微损失，侧墙栅极顶部的自然氧化层被完全移除，并使侧墙栅极有轻微损失；
进行多晶硅刻蚀，将曝光区域的侧墙栅极完全移除，没有多晶硅残留，而未曝光区域由于有SOC和SiN的保护而不会有多晶硅的损失；
进行灰化过程，将剩余的SOC完全移除；
采用湿法刻蚀进行SiN掩模层移除。
进一步的，所述SOC刻蚀步骤中，SOC相对于Si-ARC具有较高的刻蚀选择比，在保证将曝光区域SOC完全移除的情况下，未曝光区域的Si-ARC仍无明显损失。
进一步的，所述SOC刻蚀步骤中，SOC相对于SiN也具有较高的刻蚀选择比，因此曝光区域的SiN在该步骤之后也不会有明显损失。
进一步的，所述Si-ARC刻蚀步骤中，曝光区域由于有SiN保护，使得侧墙栅极，AA顶部的OX以及选择栅极顶部的OX掩模层都没有损失。
进一步的，所述多晶硅刻蚀步骤中，该步骤多晶硅相对于SiN和OX都具有较高的刻蚀选择比。由于选择栅极在顶部以及侧壁均有氧化硅的保护，故而不会有损失。
进一步的，所述灰化过程步骤后，未曝光区域顶部仍有SiN膜层。
进一步的，所述SiN掩模层移除步骤中，SiN相对于OX具有较高的刻蚀选择比，因此，在将SiN完全移除之后，暴露在外面的OX基本没有损失。
本发明提出的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，在原有工艺膜层的基础上，在SOC与其下部结构之间新增了氮化硅层。这实现了增大侧墙栅极隔离刻蚀工艺窗口的技术效果，并最终获得了与原工艺相同的结构。
附图说明
图1所示为现有工艺侧墙栅极隔离工艺刻蚀前膜层结构示意图。
图2A～图2F所示为现有侧墙栅极隔离刻蚀工艺流程图。
图3所示为本发明较佳实施例的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺流程图。
图4A～图4H所示为本发明较佳实施例的侧墙栅极隔离工艺示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图3，图3所示为本发明较佳实施例的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺流程图。本发明提出一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，包括下列步骤：
步骤S100：光刻曝光之后，将刻蚀分为光刻胶曝光区域和光刻胶未曝光区域，在此之后以光刻胶为掩模层进行Si-ARC的刻蚀，直至将曝光区域的Si-ARC刻完；
步骤S200：以剩余的光刻胶和Si-ARC为掩模层，进行SOC的刻蚀；
步骤S300：进行未曝光区域的Si-ARC刻蚀，在Si-ARC刻蚀过后，SiN仍有剩余；
步骤S400：进行SiN刻蚀，刻蚀过后，曝光区域AA及选择栅极顶部的OX掩模层产生轻微损失，侧墙栅极顶部的自然氧化层也被完全移除并使侧墙栅极产生轻微损失；
步骤S500：进行多晶硅刻蚀，将曝光区域的侧墙栅极完全移除，没有多晶硅残留，而未曝光区域由于有SOC和SiN的保护而不会有多晶硅的损失；
步骤S600：进行灰化过程，将剩余的SOC完全移除；
步骤S700：采用湿法刻蚀进行SiN掩模层移除。
本发明从膜层结构设计的角度出发，在原有膜层的基础上新增了氮化硅层(SiN)，介于SOC与其下层材料之间。在新的膜层结构下，刻蚀工艺流程如图4A～图4H所示，其包括衬底的有源区AA100，浅沟槽隔离STI200，浮栅FG300，SOC400，含硅抗反射层Si-ARC500，光刻胶PR600，侧墙栅极顶部的自然氧化层Native OX700，多晶硅poly顶部的氧化掩模层OXHM800，侧墙氧化物Side wall OX900和SiN层960。
具体来说，可以分为以下步骤：
(1):光刻曝光之后，可以将刻蚀分为光刻胶曝光区域和光刻胶未曝光区域，如图4A所示。在此之后以光刻胶600为掩模层进行Si-ARC500的刻蚀。直至将曝光区域的Si-ARC500刻完，如图4B所示；
(2):以剩余的光刻胶600和Si-ARC500为掩模层，进行SOC400的刻蚀。该刻蚀步骤中SOC400相对于Si-ARC500具有很高的刻蚀选择比，可以在保证将曝光区域SOC400完全移除的情况下未曝光区域的Si-ARC500仍无明显损失。此外，SOC400相对于SiN960也具有很高的刻蚀选择比，因此曝光区域的SiN960在该步骤之后也不会有明显损失。刻蚀后的结构如图4C所示；
(3):进行未曝光区域的Si-ARC500刻蚀。其中曝光区域由于有SiN960保护，使得侧墙栅极300，AA100顶部的OX700以及选择栅极顶部的OX掩模层800都没有损失；在Si-ARC500刻蚀过后，SiN960仍有剩余。刻蚀后的结构如图4D所示；
(4):进行SiN960刻蚀。该刻蚀步骤对OX具有一定的刻蚀选择比。刻蚀过后，曝光区域AA100和选择栅极顶部的OX掩模层产生轻微损失，侧墙栅极顶部的自然氧化层700也被完全移除，且有侧墙栅极的轻微损失。刻蚀后的结构如图4E所示；
(5):进行多晶硅刻蚀，该步骤中多晶硅相对于SiN960和OX都具有较高的刻蚀选择比，由于选择栅极在顶部以及侧壁均有氧化硅的保护，故而不会有损失。经过该步骤之后可以将曝光区域的侧墙栅极完全移除，没有多晶硅残留，而未曝光区域由于有SOC400和SiN960的保护而不会有多晶硅的损失，如图4F所示；
(6):进行灰化过程，将剩余的SOC400完全移除，得到如图4G所示结构。其中未曝光区域顶部仍有SiN膜层960；
(7):采用湿法刻蚀进行SiN掩模层960移除。该步骤中，SiN960相对于OX具有较高的刻蚀选择比。因此，在将SiN960完全移除之后，暴露在外面的OX基本没有损失。最终得到如图4H所示的结构。这一结构与目前工艺流程最终所得到的结构相同，满足后续工艺要求。
物联网芯片的生产过程采用分裂栅结构。其浮栅为侧墙形貌的多晶硅。侧墙浮栅在沿着选择栅极方向形成之后需要进行隔离刻蚀工艺。采用SOC Tri-Layer的工艺，其曝光区域的AA顶部有氧化硅保护层。为便于后续离子注入等工艺的进行，该掩模层的厚度不可较厚。同时，为了使光刻未曝光区域的SOC能够充分保护其下部的侧墙栅极，其顶部的Si-ARC也需要有足够的厚度以使得SOC得到充分的保护。这使得浮栅隔离刻蚀工艺中的BT步骤时间难以控制，以在完全移除Si-ARC的前提下，避免AA表面保护层被完全移除。采用本发明工艺，则可以解决以上工艺窗口的问题，同时不改变产品最终的工艺结构。
综上所述，本发明提出的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，在原有工艺膜层的基础上，在SOC与其下部结构之间新增了氮化硅层。这实现了增大侧墙栅极隔离刻蚀工艺窗口的技术效果，并最终获得了与原工艺相同的结构。
对于分裂栅结构中的侧墙栅极隔离工艺，本发明在原有工艺Tri-Layer膜层的基础上，向其SOC底部添加了氮化硅层。这一方案，充分利用氮化硅的保护来移除原工艺中光刻未曝光区域的Si-ARC，同时避免了曝光区域AA顶部的OX被刻穿的情况，进而避免了硅基底损伤；继而充分利用干法刻蚀以及湿法刻蚀工艺中氮化硅对多晶硅和氧化硅选择比高的特点，在刻蚀以及湿法工艺之后获得与原有工艺相同的结构。通过这一发明，在不改变最终工艺结构的基础上显著增加了刻蚀工艺的工艺窗口。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (7)
1.一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，包括下列步骤：
光刻曝光之后，将刻蚀区域分为光刻胶曝光区域和光刻胶未曝光区域，在此之后以光刻胶为掩模层进行含硅抗反射层的刻蚀，直至将曝光区域的含硅抗反射层刻完；
以剩余的光刻胶和含硅抗反射层为掩模层，进行SOC的刻蚀；
进行未曝光区域的含硅抗反射层刻蚀，在含硅抗反射层刻蚀过后，SiN仍有剩余；
进行SiN刻蚀，刻蚀过后，曝光区域有源区以及选择栅极顶部的氧化硅掩模层被部分刻蚀，侧墙栅极顶部的自然氧化层也被完全移除并使得侧墙栅极被部分刻蚀；
进行多晶硅刻蚀，将曝光区域的侧墙栅极完全移除，没有多晶硅残留，而未曝光区域由于有SOC和SiN的保护使得多晶硅不会损失；
进行灰化过程，将剩余的SOC完全移除；
采用湿法刻蚀进行SiN掩模层移除。
2.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述SOC刻蚀步骤中，SOC先于含硅抗反射层被刻蚀干净，在保证将曝光区域SOC完全移除的情况下，未曝光区域的SOC层表面仍完整覆盖有含硅抗反射层。
3.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述SOC刻蚀步骤中，SOC先于SiN被刻蚀干净，因此曝光区域的SiN在该步骤之后也仍完整覆盖在所述选择栅极顶部的氧化硅掩模层的表面和所述侧墙栅极顶部的自然氧化层的表面。
4.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述含硅抗反射层刻蚀步骤中，曝光区域由于有SiN保护，使得侧墙栅极，有源区顶部的氧化硅以及选择栅极顶部的氧化硅掩模层都没有损失。
5.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述多晶硅刻蚀步骤中，该步骤多晶硅先于SiN和氧化硅被刻蚀干净，由于选择栅极的顶部以及侧壁均有氧化硅的保护，故而不会有损失。
6.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述灰化过程步骤后，未曝光区域顶部仍有SiN膜层。
7.根据权利要求1所述的分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺，其特征在于，所述SiN掩模层移除步骤中，SiN先于氧化硅被刻蚀干净，因此，在将SiN完全移除之后，暴露在外面的氧化硅完整覆盖在所述侧墙栅极的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810632297.1A CN108831829B (zh) | 2018-06-19 | 2018-06-19 | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810632297.1A CN108831829B (zh) | 2018-06-19 | 2018-06-19 | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108831829A CN108831829A (zh) | 2018-11-16 |
| CN108831829B true CN108831829B (zh) | 2020-10-27 |
Family
ID=64142802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810632297.1A Active CN108831829B (zh) | 2018-06-19 | 2018-06-19 | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108831829B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364614A (zh) * | 2007-08-06 | 2009-02-11 | 美商矽储科技股份有限公司 | 非易失性闪速存储单元、阵列及其制造方法 |
| CN101533803A (zh) * | 2008-03-14 | 2009-09-16 | 株式会社瑞萨科技 | 非易失性半导体存储装置的制造方法和非易失性半导体存储装置 |
| CN103488058A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 双重曝光制作高均匀度栅极线条的方法 |
| CN104217934A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5554973B2 (ja) * | 2009-12-01 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5936959B2 (ja) * | 2012-09-04 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-06-19 CN CN201810632297.1A patent/CN108831829B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364614A (zh) * | 2007-08-06 | 2009-02-11 | 美商矽储科技股份有限公司 | 非易失性闪速存储单元、阵列及其制造方法 |
| CN101533803A (zh) * | 2008-03-14 | 2009-09-16 | 株式会社瑞萨科技 | 非易失性半导体存储装置的制造方法和非易失性半导体存储装置 |
| CN104217934A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
| CN103488058A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 双重曝光制作高均匀度栅极线条的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108831829A (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| CN108735813B (zh) | 半导体结构及其形成方法 | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| US6130168A (en) | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process | |
| US20070155148A1 (en) | Method for forming semiconductor device having fin structure | |
| CN111370299A (zh) | 半导体结构及其形成方法 | |
| CN109599336A (zh) | 半导体结构及其形成方法 | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| CN109841503A (zh) | 自对准双重图形化半导体结构的制作方法 | |
| TWI593105B (zh) | 半導體裝置結構之形成方法 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| CN108122843A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN115775766B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| CN108847388B (zh) | 一种分裂栅结构下的浮栅隔离刻蚀工艺 | |
| KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
| CN114175232A (zh) | 半导体器件及其制作方法 | |
| TW201438057A (zh) | 半導體裝置圖案化結構之製作方法 | |
| CN110648959A (zh) | 半导体器件及其制造方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| CN113327843B (zh) | 半导体结构的形成方法 | |
| KR20030056602A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |