CN114175232A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN114175232A
CN114175232A CN202180003702.3A CN202180003702A CN114175232A CN 114175232 A CN114175232 A CN 114175232A CN 202180003702 A CN202180003702 A CN 202180003702A CN 114175232 A CN114175232 A CN 114175232A
Authority
CN
China
Prior art keywords
region
mask layer
layer
shallow trench
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003702.3A
Other languages
English (en)
Inventor
张权
姚兰
周璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2021/103677 external-priority patent/WO2022236944A1/en
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority claimed from PCT/CN2021/125943 external-priority patent/WO2022237080A1/zh
Publication of CN114175232A publication Critical patent/CN114175232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制作方法，包括：提供衬底；在衬底中形成位于第一区域的第一浅沟槽隔离结构以及位于第二区域的至少两个第二浅沟槽隔离结构；形成第二掩膜层；依次刻蚀位于第二区域的第二掩膜层以及至少两个第二浅沟槽隔离结构，以于相邻两个第二浅沟槽隔离结构之间形成半导体突起。

Description

半导体器件及其制作方法
本申请要求于2021年5月12日提交的国际申请号为PCT/CN2021/093323的优先权以及于2021年6月30日提交的国际申请号为PCT/CN2021/103677的优先权，案件名称均为“MEMORY PERIPHERAL CIRCUIT HAVING THREE-DIMENSIONAL TRANSISTORS AND METHODFOR FORMING THE SAME”，其全部内容通过引用并入本文。
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
在现有集成电路的半导体器件中，通常包括高压器件区和低压器件区，二者都采用平面型晶体管。随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的快速发展，人们对于集成电路的集成度和性能要求越来越高，对应地，要求将半导体器件的特征尺寸进一步缩小，当特征尺寸按比例缩小到22nm时，平面型晶体管结构会出现严重的短沟道效应，严重地影响到器件性能。
技术解决方案
本发明提供一种半导体器件的制作方法，其包括：
提供衬底，所述衬底包括第一区域和第二区域；在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的至少两个第二浅沟槽隔离结构；在所述衬底、所述第一浅沟槽隔离结构以及所述至少两个第二浅沟槽隔离结构上形成第二掩膜层；依次刻蚀位于所述第二区域的第二掩膜层以及所述至少两个第二浅沟槽隔离结构，以于相邻两个所述第二浅沟槽隔离结构之间形成半导体突起。
优选的，所述衬底上形成有第一掩膜层；所述依次刻蚀位于所述第二区域的第二掩膜层以及所述至少两个第二浅沟槽隔离结构，包括：在所述第二掩模层上形成第二光阻层；依次刻蚀位于所述第二区域的第二光阻层以及第二掩膜层，直至暴露位于所述第二区域的第一掩膜层以及至少两个第二浅沟槽隔离结构；去除位于所述第一区域的第二光阻层；以暴露的第一掩模层和位于所述第二区域的剩余第二掩膜层为掩模，刻蚀所述至少两个第二浅沟槽隔离结构。
优选的，所述在所述第二掩模层上形成第二光阻层，包括：在所述第二掩膜层上形成保护层；在所述保护层上形成所述第二光阻层。
优选的，所述衬底与所述第一掩膜层之间还形成有位于所述第一区域的第一器件氧化层和所述第二区域的第二器件氧化层；所述刻蚀至少两个所述第二浅沟槽隔离结构之后，还包括：去除所述第一掩模层以及所述剩余第二掩模层；在所述半导体突起的两侧形成补充氧化层，以延展所述第二器件氧化层。
优选的，所述第二掩膜层为氮化硅或多晶硅；当所述第二掩膜层为多晶硅时，所述去除所述第一掩模层以及所述剩余第二掩模层，包括：对所述半导体突起的两侧进行碳或锗掺杂；依次去除所述剩余第二掩膜层以及所述第一掩膜层。
优选的，所述对半导体突起的两侧进行碳掺杂，包括：在所述剩余第二掩膜层上形成第三掩膜层；以所述第三掩膜层以及位于所述第二区域的第一掩膜层为掩膜，对所述半导体突起的两侧进行碳或锗掺杂。
优选的，所述在所述半导体突起的两侧形成补充氧化层，以延展所述第二器件氧化层之后，还包括：在所述第一器件氧化层上形成第一栅极层；在延展的所述第二器件氧化层上形成第二栅极层。
优选的，所述第一器件氧化层在第一方向上的厚度大于所述第二器件氧化层在所述第一方向上的厚度。
优选的，在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的至少两个第二浅沟槽隔离结构，包括：在所述衬底中形成隔离槽，所述隔离槽包括位于第一区域的第一子隔离槽以及位于第二区域的至少两个第二子隔离槽；在所述隔离槽中填充隔离材料，以分别在所述第一区域和第二区域形成所述第一浅沟槽隔离结构和所述至少两个第二浅沟槽隔离结构。
优选的，所述在所述隔离槽中填充隔离材料包括：在所述隔离槽中及所述第一掩膜层上沉积所述隔离材料，以填满所述隔离槽；平坦化所述隔离材料，以使所述隔离槽中的所述隔离材料与所述第一掩膜层平齐。
优选的，所述第一掩模层材料为氮化硅。
优选的，所述第二掩膜层为氮化硅或多晶硅；当所述第二掩膜层为多晶硅时，所述在所述衬底、所述第一浅沟槽隔离结构以及至少两个所述第二浅沟槽隔离结构上形成第二掩膜层，包括：在所述第一掩膜层、所述第一浅沟槽隔离结构以及所述第二浅沟槽隔离结构上形成缓冲层；在所述缓冲层上形成所述第二掩膜层。
优选的，所述缓冲层的厚度范围为8nm～9nm。
优选的，所述第一区域用于形成平面型晶体管，所述第二区域用于形成鳍式晶体管。
优选的，所述第一浅沟槽隔离结构高出所述衬底，且所述衬底高出所述沟槽隔离结构。
第二方面，本发明还提供一种半导体器件，其包括：衬底，所述衬底包括第一区域和第二区域；分别位于所述第一区域和所述第二区域的第一浅沟槽隔离结构和至少两个第二浅沟槽隔离结构，相邻两个所述第二浅沟槽隔离结构之间具有半导体突起；位于所述第一区域的第一器件氧化层，以及位于所述第二区域且包覆所述半导体突起的第二器件氧化层；位于所述第一器件氧化层上的第一栅极层，以及位于所述第二器件氧化层上的第二栅极层。
优选的，所述第一区域用于形成平面型晶体管，所述第二区域用于形成鳍式晶体管。
优选的，所述第一浅沟槽隔离结构高出所述衬底，且所述衬底高出所述第二浅沟槽隔离结构。
优选的，所述第一器件氧化层在第一方向上的厚度大于所述第二器件氧化层在所述第一方向上的厚度。
附图说明
图1是本发明实施例提供的一种半导体器件的制作方法流程图；
图2是本发明实施例提供的另一种半导体器件的制作方法流程图；
图3是本发明实施例提供的又一种半导体器件的制作方法流程图；
图4A～图4P是本发明实施例的半导体器件在各阶段时的剖面结构示意图；
图5A～图5B是本发明实施例提供的当第二掩膜层为多晶硅时，半导体器件在形成缓冲层时的剖面结构示意图。
图6A～图6B本发明实施例提供的当第二掩膜层为多晶硅时，半导体器件在掺杂阶段的剖面结构示意图。
本发明的实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
在现有集成电路的半导体器件中，通常包括高压器件区和低压器件区，二者都采用平面型晶体管。随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的快速发展，人们对于集成电路的集成度和性能要求越来越高，对应地，要求将半导体器件的特征尺寸进一步缩小，当特征尺寸按比例缩小到22nm时，平面型晶体管结构会出现严重的短沟道效应，严重的影响到器件性能。为了解决这一问题，现有低压器件区一般改用FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)，而在高压器件区形成满足其性能需求FinFET的工艺就变得十分困难，以致于高压器件区仍然采用平面型晶体管。
由于现有半导体器件中高压器件区与低压器件区的浅沟槽隔离结构是同时形成的，故高压器件区与低压器件区的浅沟槽隔离结构相同。然而，当低压器件区改用FinFET，而高压器件区仍采用平面型晶体管时，由于平面型晶体管和FinFET对于浅沟槽隔离结构的要求各不相同，因此采用现有形成方法并不能满足实际需求。
本发明提供了一种半导体结构及其制作方法，有效地解决了现有浅沟槽隔离结构不能同时满足半导体器件中不同区域结构要求的问题。
请参阅图1，图1是本发明实施例所提供的一种半导体器件的制作方法的流程图，该制作方法的具体流程可以如下：
步骤S101:提供衬底，该衬底包括第一区域和第二区域。
其中，步骤S101完成后的剖面结构示意图如图4A所示。
具体的，该衬底10的材料可以为硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。在本实施例中，该衬底10可以包括第一区域(A区)和第二区域(B区)，其中，A区包含高压器件区，该A区可用于形成本发明实施例中的平面型晶体管；B区包含低压器件区(低压器件区中的器件的工作电压小于高压器件区的器件的工作电压)，进一步的，低压器件区还可以包括第一低压区b1和第二低压区b2，其中，高压器件区、第一低压区以及第二低压区的器件(例如晶体管或CMOS管)的工作电压的大小关系可以是依次递减，在本实施例中，为了精简示图，在图4A后的附图中，用B区对b1及b2进行概括示意；具体的可以B区可以为一个低压器件区，也可以同时包含b1和b2，图4B-4O是以B区包含一个低压器件区为例进行说明。该B区用于形成本发明实施例中的鳍式晶体管(FinFET)，在FinFET中，栅极可从三面包围着沟道，增大了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟道效应，减小亚阈值泄露电流。不同器件区的性能可以通过改变在器件内部的一个或多个晶体管的沟道宽度来调整，而FinFET的沟道宽度与鳍结构的高度成正比，由于高压器件区需要较高的驱动电压，因此对应的FinFET的“Fin”(鳍结构)的高度也较高，很难在较高的Fin上形成三面包围的栅极结构，故A区仍采用平面型晶体管。
其中，如图4B所示，该衬底10上还形成有位于该第一区域的第一器件氧化层11A与位于该第二区域的第二器件氧化层11B，该第一器件氧化层11A在第一方向(图中的y方向)上的厚度H1大于该第二器件氧化层11B在该第一方向上的厚度H2。
具体地，在本实施例中第一器件氧化层11A和第二器件氧化层11B的形成工艺包括热氧化工艺(Thermal Oxidation)、轻等离子体氧化工艺(Soft Plasma Oxidation)或者紫外辅助氧化工艺(UV Photo Assistant Oxidation)，且在本实例中选择衬底10为硅或锗衬底时，可选择在形成第一器件氧化层11A的同时，形成第二器件氧化层11B，此时第一器件氧化层11A和第二器件氧化层11B的成分均为氧化硅或者氧化锗。其中，第一器件氧化层11A和第二器件氧化层11B的成分还可以根据是否预先在衬底10的A区或B区进行掺杂而存在差异，例如第二器件氧化层11B可以是不含氯的氧化硅，而第一器件氧化层11A是含氯的氧化硅。该第一器件氧化层11A和第二器件氧化层11B分别用作高压器件和低压器件的栅氧化层，由于低压器件和高压器件对于击穿电压的要求不同，为了避免在高压器件区出现过大的漏电流，该第一器件氧化层11A在第一方向上(图中的y方向)，也即在该衬底10的厚度方向上的厚度H1大于该第二器件氧化层11B在该第一方向上的厚度H2，为了实现对应的厚度关系，该第一器件氧化层11A和第二器件氧化层11B可在分步或者同步形成。当采用同步形成时，可预先在A区掺杂氯离子，由于A区掺杂了氯离子，A区中衬底10被氧化的速度加快，因此，在相同时间内，形成的该第一器件氧化层11A比第二器件氧化层11B更厚。当采用分步形成时，第一步：在相同时间和工艺条件下，在第一区域和第二区域形成相同厚度的器件氧化层；第二步，选择性刻蚀第二区域的器件氧化层，使得位于第二区域的第二器件氧化层的厚度小于位于第一区域的第一器件氧化层厚度。
其中，如图4C所示，该衬底10上还有形成有位于该第一器件氧化层11A与该第二器件氧化层11B上的第一掩膜层12。
具体的，该第一掩膜层12为硬掩膜层，其中，硬掩膜层的作用在于将光刻胶上的特定图形转移到衬底上，也即首先将特定图形从光刻胶上转移到硬掩膜层上，由于硬掩膜层具有坚硬以及致密的特性，因此具有较好的保形能力，通过硬掩模层最终将图形刻蚀转移到衬底10上时可以得到较为完整的图案。该第一掩膜层12具体材料可选择氮化硅或者氮化钛。另外，需要说明的是，第一器件氧化层11A和第二器件氧化层11B有利于减缓形成氮化硅层(也即第一掩膜层12)对衬底10的应力，在本实例中，可通过LPCVD工艺形成氮化硅层。
步骤S102:在该衬底中形成位于该第一区域的第一浅沟槽隔离结构以及位于该第二区域的至少两个第二浅沟槽隔离结构。
具体的，请参阅图2，图2是本发明实施例所提供的另一种半导体器件的制作方法的流程图，步骤S102具体可以包括：
步骤S1021:在该衬底中形成隔离槽，该隔离槽包括位于第一区域的第一子隔离槽以及位于第二区域的至少两个第二子隔离槽；
其中，步骤S1021完成后的剖面结构示意图如图4D所示。
该隔离槽101的作用在于被介电材料填满以防止晶体管结构之间的电性耦合。可通过在第一掩膜层12的表面涂布第一光阻层(图中未示出)并进行曝光、显影等光刻工艺以形成定义隔离槽101位置且具有开口的光刻胶图形，之后利用反应离子刻蚀或等离子刻蚀工艺经第一光阻层的开口刻蚀第一掩膜层12、第一器件氧化层11A、第二器件氧化层11B，以露出衬底10的表面，然后利用含氟刻蚀气体，再以第一掩膜层12为掩膜对衬底10进行刻蚀，从而在衬底10中形成隔离槽101，该隔离槽101包括第一子隔离槽101A和至少两个第二子隔离槽101B，第一子隔离槽101A位于A区，第二子隔离槽101B位于B区，第一子隔离槽101A和至少两个第二子隔离槽101B可选择在同一刻蚀工艺中步成形，即二者在第一方向上可具有相同的高度；第一子隔离槽101A和第二子隔离槽101B也可选择在不同的刻蚀工艺中形成，也即二者在第一方向上也可具有不同的高度，可根据不同程度的电绝缘隔离需求设置对应的高度。
S1022:在该隔离槽中填充隔离材料，以分别在该第一区域和第二区域形成该第一浅沟槽隔离结构和该至少两个第二浅沟槽隔离结构。
其中，步骤S1022具体可以包括：在该隔离槽中及该第一掩膜层上沉积该隔离材料，以填满该隔离槽；平坦化该隔离材料，以使该隔离槽中的该隔离材料与该第一掩膜层平齐。
具体的，如图4E，可通过高密度等离子体化学气相沉积工艺在该隔离槽101中及该第一掩膜层12上沉积该隔离材料13，以填满该隔离槽101，之后采用平坦化工艺，如化学机械抛光工艺，平坦化该隔离材料13，以使该隔离槽101中的隔离材料13与该第一掩膜层12平齐，此时，该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B平齐，第一掩膜层12的作用还在于用作平坦化工艺中的停止层。步骤S1022完成后的剖面结构示意图如图4F所示。在本实施例中，该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B可选择在同一工艺步骤中形成或者在不同的工艺步骤中形成，由于该第一子隔离槽101A和该第二子隔离槽101B的高度可以相同或者不同，因此，该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B可以为等高或不等高，可根据不同程度的电绝缘隔离需求设置对应的高度。
步骤S103:在该衬底、该第一浅沟槽隔离结构以及该至少两个第二浅沟槽隔离结构上形成第二掩膜层。
其中，步骤S103完成之后的剖面结构示意图如图4G所示。
具体的，该第二掩膜层14为硬掩膜层，具体材料也可为氮化硅或多晶硅。当第二掩膜层14选择为氮化硅层时，可避免在刻蚀中出现硬掩膜层脱皮翘起的问题(peelingdefect)，本实施例中具体可通过LPCVD工艺形成氮化硅层。另外，当第二掩膜层14选择为氮化硅层时，采用惰性气体对氮化硅层进行刻蚀时，气体与氮化硅反应的副产物会在氮化硅层上形成针孔并对第一器件氧化层和/或第二器件氧化层损害，因此，本实施例中，可选择第二掩膜层14的材料为多晶硅，可避免出现这种现象。当第二掩膜层选择的材料不同时，第二掩膜层14的形成工艺和后续去除第二掩膜层14的工艺也存在差异。例如，当第二掩膜层14的材料为多晶硅时，请参阅图5A～图5B，步骤S103具体可以包括：在该第一掩膜层、该第一浅沟槽隔离结构以及该至少两个第二浅沟槽隔离结构上形成缓冲层17，该步骤完成后的结构如图5A所示；在该缓冲层上形成该第二掩膜层14，该步骤完成后的结构如图5B所示。其中，该缓冲层17的作用在于使以多晶硅为材料的第二掩膜层14与第一掩膜层12更好地结合。该缓冲层17的材料可以选择为氧化硅或其他有助于结合以多晶硅为材料的第二掩膜层14附着在第一掩膜层12上的材料，该缓冲层17对应的厚度范围优选为8nm～9nm。
步骤S104:依次刻蚀位于该第二区域的第二掩膜层以及该至少两个第二浅沟槽隔离结构，以于相邻两个该第二浅沟槽隔离结构之间形成半导体突起。
请参阅图2，图2是本发明实施例提供的另一种半导体器件的制作方法的流程图，步骤S104具体可以包括：
步骤S1041:在该第二掩模层上形成第二光阻层。
其中，步骤S1041完成后剖面结构示意图如图4H所示。在本实施例中，当第二掩膜层14的材料选择为氮化硅时，为了避免氮化硅材料对第二光阻层15造成的“中毒现象”，即为了避免氮化硅材料影响到第二光阻层15的形貌，在形成第二光阻层15之前，可以预先形成保护层19，该保护层19的材料优选为氧化硅，用于避免第二光阻层的受到氮化硅材料的影响；该第二光阻层15为光刻胶，包括正性光刻胶或者负性光刻胶。因此，该步骤S1061具体可以包括：在该第二掩膜层上形成保护层；在该保护层上形成该第二光阻层。
步骤S1042:依次刻蚀位于该第二区域的第二光阻层以及第二掩膜层，直至暴露位于该第二区域的第一掩膜层以及至少两个第二浅沟槽隔离结构。
其中，步骤S1042完成后剖面结构示意图如图4J所示。
具体的，如图4I所示，可通过对第二光阻层15进行曝光、显影等光刻工艺以形成具有定义B区图案的第二光阻层15A，根据该图案刻蚀该第二掩模层14。具体的，可利用反应离子刻蚀或等离子刻蚀工艺根据该图案刻蚀该第二掩膜层14，直至如图4J所示，暴露位于B区的第一掩膜层12以及至少两个第二浅沟槽隔离结构13B。
步骤S1043:去除位于该第一区域的该第二光阻层。
其中，步骤S1043完成后剖面结构示意图如图4K所示，通过曝光及显影的方式去除位于A区的该第二光阻层15A。
步骤S1044:以暴露的第一掩模层和位于该第二区域的剩余第二掩膜层为掩模，刻蚀该至少两个第二浅沟槽隔离结构。
其中，步骤S1044完成后剖面结构示意图如图4L所示。
具体的，在步骤S1042中。在对B区的第二掩模层14刻蚀完毕后，A区中还存在残留的剩余第二掩膜层14A，故剩余第二掩膜层14A在刻蚀该至少两个第二浅沟槽隔离结构13B时起到保护该第一浅沟槽隔离结构13A的作用，而暴露的第一掩模层12可避免B区中除第二浅沟槽隔离结构13B以外的其他结构被刻蚀。另外，当该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B设置为等高时，当对该第二浅沟槽隔离结构13B进行刻蚀后，得到的沟槽隔离结构13B’的高度小于该第一浅沟槽隔离结构13A的高度，更进一步的，在本实施例中，选择将第二浅沟槽隔离结构13B刻蚀至低出该衬底10，因此，该第一浅沟槽隔离结构13A高出该衬底10，且该衬底10高出该沟槽隔离结构13B’，使得该衬底10凸出于相邻的两个沟槽隔离结构13B’的部分作为B区中FinFET的“Fin”,也即B区中的半导体突起10B作为FinFET中的鳍结构。
请参阅图3，在步骤S104之后，还包括：
步骤S105:去除该第一掩膜层以及该剩余第二掩模层。
其中，步骤S105完成后剖面结构示意图如图4M所示。其中，步骤S105完成后，该半导体突起10B的顶部上覆盖有部分第二器件氧化层11B’。在本实例中，当该第一掩膜层12和剩余第二掩膜层14A同为氮化硅材料时，可使用热磷酸以湿法刻蚀的方式去除剩余第二掩膜层14A和剩该第一掩膜层12。需要说明的是，在本实施例中，当第二掩膜层14为多晶硅材料，第一掩膜层12为氮化硅材料时，可先采用四甲基氢氧化铵(TMAH)溶液去除该第一区域的该第二掩膜层14A，之后再用热磷酸移除剩余该第一掩膜层12，由于TMAH对多晶硅和单晶硅都具有较强的腐蚀作用，因此为了避免通过湿法工艺去除第二掩膜层14A时，大幅损伤到B区的半导体突起10B，在本实施例中，如图2所示，步骤S105具体可以包括：对该半导体突起的两侧进行碳或锗掺杂；依次去除该剩余第二掩膜层以及该第一掩膜层。
其中，由于TMAH溶液对碳掺杂后的该半导体突起的两侧1011B的刻蚀速度大幅减缓，因此，进行碳掺杂的步骤可以对Fin结构起到保护作用，同理如锗。
请参阅图6A～6B，其中，对该半导体突起的两侧进行碳或锗掺杂的步骤包括：在该剩余第二掩膜层上形成第三掩膜层；以该第三掩膜层以及位于该第二区域的第一掩膜层为掩膜，对该半导体突起的两侧进行碳或锗掺杂。
在本实施例中，第三掩膜层18为光刻胶材料，通过第三掩膜层18的掩膜作用，避免对以多晶硅为材料的第二掩膜层14A进行碳或锗掺杂，从而，在通过TMAH溶液去除该第二掩膜层14A时，由于该第二掩膜层14A未进行碳或锗掺杂，刻蚀的第二掩膜层14A的速度远大于刻蚀该部分隔离槽侧壁1011B的速度，因此，进行碳或锗掺杂的步骤可以对该部分隔离槽侧壁1011B处对应的Fin结构起到相应的保护作用，而其他结构如位于B区的第二浅沟槽隔离结构13B’并不会由于掺杂碳或锗后其绝缘性能受到影响。
步骤S106:在该半导体突起的两侧形成补充氧化层，以延展该第二器件氧化层。
其中，步骤106完成后的结构示意图如图4N所示。
具体的，可直接热氧化工艺对该半导体突起10B进行氧化，以在半导体突起10B的两侧形成补充氧化层，对应的补充氧化层与如图4M中示出的位于半导体突起10B顶部的部分第二器件氧化层11B’构成从顶部以及两侧面1011B呈三面包围鳍结构的延展的第二器件氧化层11B。该延展的第二器件氧化层11B用于FinFET结构的栅极氧化层。
请参阅图3，图3是本发明实施例提供的又一种半导体器件的制作方法流程图，在步骤S106之后，还包括：
步骤S107:在该第一器件氧化层上形成第一栅极层。
步骤S108:在延展的该第二器件氧化层上形成第二栅极层。
步骤108完成后的结构示意图如图4O所示，在图4O中，该第一栅极层16A经过图案化刻蚀后以形成平面型晶体管的栅极，该第二栅极层16B用作FinFET的栅极，第二栅极层16B可从三面包围着沟道，增大了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟道效应，减小亚阈值泄露电流。当第一栅极层16A和第二栅极层16B都为金属时，通过低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition)在不同区域上形成。在本实施例中，由于低压器件区还包括第一低压区b1和第二低压区b2，为了更好地示出第一低压区b1和第二低压区b2上形成的器件结构，请参阅图4P，第一低压区和第二电压区之间形成有相互独立的FinFET，且第一低压区b1和第二低压区b2的器件氧化层厚度可以相同或者不同，具有可根据不同低压区对于击穿电压的要求来进行设定。第一低压区和第二低压区中器件的形成方法与一个低压器件区中的器件形成方法类似，第一低压区的器件和第二低压区中器件可以是同时形成，也可以是分开形成。
在本发明提供的半导体器件的制作方法中，通过分别在第一区域和第二区域形成第一浅沟槽隔离结构和第二浅沟槽隔离结构，之后再对相邻两个第二浅沟槽隔离结构进行刻蚀得到半导体突起，从而在半导体器件上形成满足不同区域结构要求的浅沟槽隔离结构，还有利于根据该半导体突起在半导体器件上形成FinFET，减缓短沟道效应。
请参阅图4A～4P，本发明还提供一种半导体器件，该半导体器件可按上述制作方法形成，该半导体器件可具体用于存储装置中的外围电路，进一步的，该存储装置可以是NAND芯片。该半导体器件，包括衬底10、第一浅沟槽隔离结构13A、沟槽隔离结构13B’、半导体突起10B、第一器件氧化层11A、第二器件氧化层11B、第一栅极层16A以及第二栅极层16B。
具体的，如图A所示，该衬底10的材料可以为硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。在本实施例中，该衬底10可以包括第一区域(A区)和第二区域(B区)，其中，A区包含高压器件区,该A区可用于形成本发明实施例中的平面型晶体管；B区包含低压器件区(低压器件区中的器件的工作电压小于高压器件区的器件的工作电压)，进一步的，低压器件区还可以包括第一低压区b1和第二低压区b2，其中，高压器件区、第一低压区以及第二低压区的器件(例如晶体管或CMOS管)的工作电压的大小关系可以是依次递减，在本实施例中，为了精简示图，在图4A后的附图中，用B区对b1及b2进行概括示意；具体的可以B区可以为一个低压器件区，也可以同时包含b1和b2，图4B-4O是以B区包含一个低压器件区为例进行说明。该B区用于形成本发明实施例中的鳍式晶体管(FinFET)，在FinFET中，栅极可从三面包围着沟道，增大了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟道效应，减小亚阈值泄露电流。不同器件区的性能可以通过改变在器件内部的一个或多个晶体管的沟道宽度来调整，而FinFET的沟道宽度与鳍结构的高度成正比，由于高压器件区需要较高的驱动电压，因此对应的FinFET的“Fin”(鳍结构)的高度也较高，很难在较高的Fin上形成三面包围的栅极结构，故A区仍采用平面型晶体管。
其中，如图4B所示，该衬底10上还形成有位于该第一区域的第一器件氧化层11A与位于该第二区域的第二器件氧化层11B，该第一器件氧化层11A在第一方向(图中的y方向)上的厚度H1大于该第二器件氧化层11B在该第一方向上的厚度H2。
具体地，在本实施例中第一器件氧化层11A和第二器件氧化层11B的形成工艺包括热氧化工艺(ThermalOxidation)、轻等离子体氧化工艺(SoftPlasmaOxidation)或者紫外辅助氧化工艺(UVPhotoAssistantOxidation)，且在本实例中选择衬底10为硅衬底时，可选择在形成第一器件氧化层11A的同时，形成第二器件氧化层11B，此时第一器件氧化层11A和第二器件氧化层11B的成分均为氧化硅。该第一器件氧化层11A和第二器件氧化层11B分别用作高压器件和低压器件的栅氧化层，由于低压器件和高压器件对于击穿电压的要求不同，为了避免在高压器件区出现过大的漏电流，该第一器件氧化层11A在第一方向上(图中的y方向)，也即在该衬底10的厚度方向上的厚度H1大于该第二器件氧化层11B在该第一方向上的厚度H2，为了实现对应的厚度关系，该第一器件氧化层11A和第二器件氧化层11B可在分步或者同步形成。当采用同步形成时，可预先在A区掺杂氯离子，由于A区掺杂了氯离子，A区中衬底10被氧化的速度加快，因此，在相同时间内，形成的该第一器件氧化层11A比第二器件氧化层11B更厚。当采用分步形成时，第一步：在相同时间和工艺条件下，在第一区域和第二区域形成相同厚度的器件氧化层；第二步，选择性刻蚀第二区域的器件氧化层，使得位于第二区域的第二器件氧化层的厚度小于位于第一区域的第一器件氧化层厚度。在本实施例中，如图4O所示，该第二器件氧化层11B从所该半导体突起10B的两侧以及顶部包围该半导体突起10B，也即该第二器件氧化层11B从三面包覆FinFET结构的鳍结构，该第二器件氧化层11B用于FinFET结构的栅极氧化层。
该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B’分别位于该第一区域和第二区域。由于该第一浅沟槽隔离结构13A和第二浅沟槽隔离结构13B可以为等高，当对该第二浅沟槽隔离结构13B进行刻蚀后，得到的沟槽隔离结构13B’的高度小于该第一浅沟槽隔离结构13A的高度,更进一步的，在本实施例中，选择将第二浅沟槽隔离结构13B刻蚀至低出该衬底10，因此，该第一浅沟槽隔离结构13A高出该衬底10，且该衬底10高出刻蚀后该第二浅沟槽隔离结构13B’，使得该衬底10凸出于相邻的两个第二浅沟槽隔离结构13B’的部分作为B区中FinFET的“Fin”,也即B区中的半导体突起10B作为FinFET中的鳍结构。
如图4O所示，其中，该半导体器件还包括位于该第一器件氧化层11A上的第一栅极层16A以及位于该第二器件氧化层12A上的第二栅极层16B。
在图4O中，该第一栅极层16A经过图案化刻蚀后以形成平面型晶体管的栅极，该第二栅极层16B用作FinFET的栅极，第二栅极层16B可从三面包围着沟道，增大了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟道效应，减小亚阈值泄露电流。当第一栅极层16A和第二栅极层16B都为金属时，通过低压力化学气相沉积法(LowPressure Chemical Vapor Deposition)在不同区域上形成。在本实施例中，由于低压器件区还包括第一低压区b1和第二低压区b2，为了更好地示出第一低压区b1和第二低压区b2上形成的器件结构，请参阅图4P，第一低压区和第二电压区之间形成有相互独立的FinFET，且第一低压区b1和第二低压区b2的器件氧化层厚度可以相同或者不同，具有可根据不同低压区对于击穿电压的要求来进行设定。第一低压区和第二低压区中器件的形成方法与一个低压器件区中的器件形成方法类似，第一低压区的器件和第二低压区中器件可以是同时形成，也可以是分开形成。本发明的有益效果为：区别于现有技术，在本发明提供的半导体器件及其制作方法中，通过分别在第一区域和第二区域形成第一浅沟槽隔离结构和第二浅沟槽隔离结构，之后再对相邻两个第二浅沟槽隔离结构进行刻蚀得到半导体突起，从而在半导体器件上形成满足不同区域结构要求的浅沟槽隔离结构，还有利于根据该半导体突起在半导体器件上形成FinFET，减缓短沟道效应。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (19)

1.一种半导体器件的制作方法，其包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的至少两个第二浅沟槽隔离结构；
在所述衬底、所述第一浅沟槽隔离结构以及所述至少两个第二浅沟槽隔离结构上形成第二掩膜层；
依次刻蚀位于所述第二区域的第二掩膜层以及所述至少两个第二浅沟槽隔离结构，以于相邻两个所述第二浅沟槽隔离结构之间形成半导体突起。
2.根据权利要求1所述的半导体器件的制作方法，其中，所述衬底上形成有第一掩膜层；所述依次刻蚀位于所述第二区域的第二掩膜层以及所述至少两个第二浅沟槽隔离结构，包括：
在所述第二掩模层上形成第二光阻层；
依次刻蚀位于所述第二区域的第二光阻层以及第二掩膜层，直至暴露位于所述第二区域的第一掩膜层以及至少两个第二浅沟槽隔离结构；
去除位于所述第一区域的第二光阻层；
以暴露的第一掩模层和位于所述第二区域的剩余第二掩膜层为掩模，刻蚀所述至少两个第二浅沟槽隔离结构。
3.根据权利要求2所述的半导体器件的制作方法，其中，所述在所述第二掩模层上形成第二光阻层，包括：
在所述第二掩膜层上形成保护层；
在所述保护层上形成所述第二光阻层。
4.根据权利要求2所述的半导体器件的制作方法，其中，所述衬底与所述第一掩膜层之间还形成有位于所述第一区域的第一器件氧化层和所述第二区域的第二器件氧化层；所述刻蚀至少两个所述第二浅沟槽隔离结构之后，还包括：
去除所述第一掩模层以及所述剩余第二掩模层；
在所述半导体突起的两侧形成补充氧化层，以延展所述第二器件氧化层。
5.根据权利要求4所述的半导体器件的制作方法，其中，所述第二掩膜层为氮化硅或多晶硅；当所述第二掩膜层为多晶硅时，所述去除所述第一掩模层以及所述剩余第二掩模层，包括：
对所述半导体突起的两侧进行碳或锗掺杂；
依次去除所述剩余第二掩膜层以及所述第一掩膜层。
6.根据权利要求5所述的半导体器件的制作方法，其中，所述对半导体突起的两侧进行碳掺杂，包括：
在所述剩余第二掩膜层上形成第三掩膜层；
以所述第三掩膜层以及位于所述第二区域的第一掩膜层为掩膜，对所述半导体突起的两侧进行碳或锗掺杂。
7.根据权利要求4所述的半导体器件的制作方法，其中，所述在所述半导体突起的两侧形成补充氧化层，以延展所述第二器件氧化层之后，还包括：
在所述第一器件氧化层上形成第一栅极层；
在延展的所述第二器件氧化层上形成第二栅极层。
8.根据权利要求4所述的半导体器件的制作方法，其中，所述第一器件氧化层在第一方向上的厚度大于所述第二器件氧化层在所述第一方向上的厚度。
9.根据权利要求1所述的半导体器件的制作方法，其中，在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的至少两个第二浅沟槽隔离结构，包括：
在所述衬底中形成隔离槽，所述隔离槽包括位于第一区域的第一子隔离槽以及位于第二区域的至少两个第二子隔离槽；
在所述隔离槽中填充隔离材料，以分别在所述第一区域和第二区域形成所述第一浅沟槽隔离结构和所述至少两个第二浅沟槽隔离结构。
10.根据权利要求9所述的半导体器件的制作方法，其中，所述在所述隔离槽中填充隔离材料包括：
在所述隔离槽中及所述第一掩膜层上沉积所述隔离材料，以填满所述隔离槽；
平坦化所述隔离材料，以使所述隔离槽中的所述隔离材料与所述第一掩膜层平齐。
11.根据权利要求2所述的半导体器件的制作方法，其中，所述第一掩模层材料为氮化硅。
12.根据权利要求2所述的半导体器件的制作方法，其中，所述第二掩膜层为氮化硅或多晶硅；当所述第二掩膜层为多晶硅时，所述在所述衬底、所述第一浅沟槽隔离结构以及至少两个所述第二浅沟槽隔离结构上形成第二掩膜层，包括：
在所述第一掩膜层、所述第一浅沟槽隔离结构以及所述第二浅沟槽隔离结构上形成缓冲层；
在所述缓冲层上形成所述第二掩膜层。
13.根据权利要求12所述的半导体器件的制作方法，其中，所述缓冲层的厚度范围为8nm～9nm。
14.根据权利要求1所述的半导体器件的制作方法，其中，所述第一区域用于形成平面型晶体管，所述第二区域用于形成鳍式晶体管。
15.根据权利要求1所述的半导体器件的制作方法，其中，所述第一浅沟槽隔离结构高出所述衬底，且所述衬底高出所述沟槽隔离结构。
16.一种半导体器件，其包括：
衬底，所述衬底包括第一区域和第二区域；
分别位于所述第一区域和所述第二区域的第一浅沟槽隔离结构和至少两个第二浅沟槽隔离结构，相邻两个所述第二浅沟槽隔离结构之间具有半导体突起；
位于所述第一区域的第一器件氧化层，以及位于所述第二区域且包覆所述半导体突起的第二器件氧化层；
位于所述第一器件氧化层上的第一栅极层，以及位于所述第二器件氧化层上的第二栅极层。
17.根据权利要求16所述的半导体器件，其中，所述第一区域用于形成平面型晶体管，所述第二区域用于形成鳍式晶体管。
18.根据权利要求16所述的半导体器件，其中，所述第一浅沟槽隔离结构高出所述衬底，且所述衬底高出所述第二浅沟槽隔离结构。
19.根据权利要求16所述的半导体器件，其中，所述第一器件氧化层在第一方向上的厚度大于所述第二器件氧化层在所述第一方向上的厚度。
CN202180003702.3A 2021-05-12 2021-10-25 半导体器件及其制作方法 Pending CN114175232A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CNPCT/CN2021/093323 2021-05-12
CN2021093323 2021-05-12
CNPCT/CN2021/103677 2021-06-30
PCT/CN2021/103677 WO2022236944A1 (en) 2021-05-12 2021-06-30 Memory peripheral circuit having three-dimensional transistors and method for forming the same
PCT/CN2021/125943 WO2022237080A1 (zh) 2021-05-12 2021-10-25 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114175232A true CN114175232A (zh) 2022-03-11

Family

ID=80489985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003702.3A Pending CN114175232A (zh) 2021-05-12 2021-10-25 半导体器件及其制作方法

Country Status (2)

Country Link
US (1) US20230126267A1 (zh)
CN (1) CN114175232A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798863A (zh) * 2023-08-18 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081895A1 (en) * 2004-10-19 2006-04-20 Deok-Huyng Lee Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
KR100683491B1 (ko) * 2005-09-08 2007-02-15 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN102024819A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 Sram位单元装置与cam位单元装置
JP2011181841A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体装置の製造方法
CN103904116A (zh) * 2012-12-27 2014-07-02 美国博通公司 金属氧化物半导体器件和制作方法
CN104124210A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104517888A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN109216433A (zh) * 2017-07-04 2019-01-15 联华电子股份有限公司 埋入式字符线和鳍状结构上栅极的制作方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081895A1 (en) * 2004-10-19 2006-04-20 Deok-Huyng Lee Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
KR100683491B1 (ko) * 2005-09-08 2007-02-15 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN102024819A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 Sram位单元装置与cam位单元装置
JP2011181841A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体装置の製造方法
CN103904116A (zh) * 2012-12-27 2014-07-02 美国博通公司 金属氧化物半导体器件和制作方法
CN104124210A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104517888A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN109216433A (zh) * 2017-07-04 2019-01-15 联华电子股份有限公司 埋入式字符线和鳍状结构上栅极的制作方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798863A (zh) * 2023-08-18 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
US20230126267A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
US6476444B1 (en) Semiconductor device and method for fabricating the same
KR100979359B1 (ko) 새들형 핀 트랜지스터를 포함한 반도체 장치의 제조 방법및 반도체 장치
US20070284655A1 (en) Semiconductor device and method for fabricating the same
TW201639015A (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI447814B (zh) 半導體裝置中凹入閘極之製造方法
KR100739656B1 (ko) 반도체 장치의 제조 방법
CN114175232A (zh) 半导体器件及其制作方法
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
CN110867413A (zh) 单扩散区切断的形成方法
WO2022237080A1 (zh) 半导体器件及其制作方法
CN113892177A (zh) 半导体器件及其制造方法、三维存储装置、以及存储系统
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
KR20080071809A (ko) 반도체 소자의 형성 방법
CN114724953A (zh) 半导体器件的制作方法、半导体器件以及三维存储装置
KR20010093668A (ko) 얕은 트렌치 분리 소자 형성 방법
KR20060006556A (ko) 트렌치형 소자분리막을 갖는 비휘발성 메모리 소자 형성방법
CN118448265A (zh) 一种半导体器件的制造方法
CN113948442A (zh) 半导体器件及其制造方法
KR100557551B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100870293B1 (ko) 플래시 메모리 소자의 제조 방법
CN114613730A (zh) 一种半导体结构的制造方法和dram的形成方法
KR100732755B1 (ko) 반도체 소자의 리세스게이트 형성 방법
CN114709175A (zh) 一种半导体器件的制造方法
US7642191B2 (en) Method of forming semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination