CN113948442A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113948442A CN113948442A CN202111097854.2A CN202111097854A CN113948442A CN 113948442 A CN113948442 A CN 113948442A CN 202111097854 A CN202111097854 A CN 202111097854A CN 113948442 A CN113948442 A CN 113948442A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- trench isolation
- shallow trench
- well region
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 42
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 7
- 240000008042 Zea mays Species 0.000 abstract 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 abstract 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 abstract 1
- 235000005822 corn Nutrition 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 80
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- -1 silicon gallium compound Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供一衬底，所述衬底中形成有IO阱区和浅沟槽隔离结构；刻蚀所述IO阱区和部分所述浅沟槽隔离结构以形成沟槽；以及在所述沟槽中填充栅氧结构，其中，所述栅氧结构包括：第一氧化层、第二氧化层和第三氧化层。本发明还提供一种半导体器件，包括：衬底和三明治式的栅氧结构。本申请通过在衬底中的所述IO阱区和部分所述浅沟槽隔离结构上形成下沉式的栅氧结构，以及采用依次生长第一氧化层、第二氧化层和第三氧化层的工艺得到三明治式的栅氧结构的方式，在改善(降低)中压器件中的栅氧结构高度的同时，消除栅氧结构的corner空洞缺陷，从而提高了中压器件的性能和可靠性。
Description
技术领域
本申请涉及半导体器件技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
随着晶体管的尺寸不断的缩小，HKMG(高K栅介质层+金属栅极)逐步取代原有的二氧化硅绝缘层+多晶硅栅的配置，成为28nm以下COMS器件制程主要的发展方向。目前有Gate-first(先栅)和Gate-last(后栅)HKMG技术，对于Gate-first技术，由于金属栅需要经历多道高温制程，容易损伤金属栅，从而严重影响器件的性能和可靠性。相对于此，Gate-last工艺可以有效地避免高温制程，有效的保证器件的性能和可靠性，但是赝栅(DummyPoly)结构平坦性成为了金属栅高度均匀性的关键步骤。Gate-last工艺通常先制作赝栅结构，然后在后续制程将赝栅结构通过ILD0 CMP(层间绝缘化学机械研磨)工艺、干法和/或湿法刻蚀工艺去除并留下沟槽，最后在该沟槽中填入金属材料最终形成金属栅极。
后栅工艺中，由于中压器件(IO器件)中需要在衬底表面生长一定厚度的栅氧化层，所以造成中压器件的栅氧化层高度与同一晶圆上的低压(核心)器件、高压器件的栅氧化层的高度偏差过大，这就造成中压器件后续在栅氧化层上形成的金属栅的高度与同一wafer上的低压(核心)器件、高压器件的金属栅的高度偏差过大。在栅氧化层上形成DummyPoly结构之后，执行ILD0 CMP(层间绝缘化学机械研磨)工艺的过程中，因同一晶圆上的所有器件是同时研磨，所以导致中压器件的栅氧化层上方的Dummy Poly因高出低压器件的Dummy Poly而被过分误研磨，这会影响后续中压器件中的金属栅极的形成，容易导致器件失效，所以有人想出利用下沉式栅氧解决栅氧化层存在高度差的问题，但是下沉式栅氧制程中，由于栅氧化层与浅沟槽隔离结构(STI)交界位置存在corner(栅氧化层的边缘倾角)，所以造成corner位置的栅氧化层容易出现空洞，使得corner位置的栅氧化层的覆盖比低于沟槽中其他区域的栅氧化层的覆盖比，也就是说，corner位置的栅氧化层存在一定的空洞缺陷，严重影响栅氧化层的可靠性，从而影响中压器件的正常工作。
发明内容
本申请提供了一种半导体器件及其制造方法，可以解决中压器件中，栅氧化层的高度过高以及栅氧化层存在损伤的问题。
一方面，本申请实施例提供了一种半导体器件的制造方法，包括：
提供一衬底，所述衬底中形成有IO阱区和位于所述IO阱区两侧的浅沟槽隔离结构；
利用光刻工艺打开所述IO阱区表面和所述浅沟槽隔离结构的部分表面；
刻蚀所述IO阱区和所述浅沟槽隔离结构以形成沟槽；以及，
形成栅氧结构，所述栅氧结构填充所述沟槽；
其中，形成所述栅氧结构的步骤包括：
形成第一氧化层，所述第一氧化层覆盖所述沟槽的底壁；
形成第二氧化层，所述第二氧化层覆盖所述第一氧化层；
形成第三氧化层，所述第三氧化层覆盖所述第二氧化层的表面和所述浅沟槽隔离结构的剩余表面；
去除所述浅沟槽隔离结构的剩余表面上的所述第三氧化层。
可选的，在所述半导体器件的制造方法中，采用ISSG工艺形成厚度为
的所述第一氧化层。
可选的，在所述半导体器件的制造方法中，采用炉管高温氧化工艺形成厚度为
的所述第二氧化层。
可选的，在所述半导体器件的制造方法中，采用ALD工艺形成厚度为
的所述第三氧化层。
可选的，在所述半导体器件的制造方法中，去除所述浅沟槽隔离结构的剩余表面上的所述第三氧化层之后，形成所述栅氧结构的步骤还包括：
刻蚀所述沟槽上的部分厚度的所述第三氧化层以使剩余厚度的所述第三氧化层的上表面与所述浅沟槽隔离结构的上表面齐平。
可选的，在所述半导体器件的制造方法中，刻蚀所述沟槽上的所述第三氧化层的部分厚度为
可选的，在所述半导体器件的制造方法中，利用光刻工艺打开的各所述浅沟槽隔离结构在宽度上的尺寸为
可选的，在所述半导体器件的制造方法中，所述第一氧化层、所述第二氧化层和所述第三氧化层的材质均为二氧化硅。
另一方面，本申请实施例还提供了一种半导体器件，包括：
衬底，所述衬底中形成有IO阱区和位于所述IO阱区两侧的浅沟槽隔离结构，其中，所述IO阱区和所述部分浅沟槽隔离结构中形成有沟槽；
栅氧结构，所述栅氧结构填充所述沟槽，所述栅氧结构包括：依次堆叠的第一氧化层、第二氧化层和第三氧化层。
本申请技术方案，至少包括如下优点：
本申请通过在衬底中的所述IO阱区和部分所述浅沟槽隔离结构上形成下沉式的栅氧结构来改善(降低)中压器件中的栅氧结构的高度，以及通过采用依次生长第一氧化层、第二氧化层和第三氧化层的工艺得到三明治式的栅氧结构来消除栅氧结构的corner空洞缺陷，从而在改善中压器件的栅氧结构的高度的同时，消除栅氧结构的corner空洞缺陷，保证了栅氧结构的性能的完好无损以及结构的完整，从而避免了中压器件失效的情况，从而提高了中压器件的性能和可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图7是本发明实施例的制造半导体器件的各工艺步骤中的半导体结构示意图；
100-衬底，101-浅沟槽隔离结构，110-IO阱区，120-核心阱区，130-光刻胶，131-光刻定义窗口，140-栅氧结构，141-第一氧化层，142-第二氧化层，143-第三氧化层，144-corner，200-沟槽。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种半导体器件的制造方法，所述半导体器件的制造方法包括：
第一步骤：提供一衬底，所述衬底中形成有IO阱区和位于所述IO阱区两侧的浅沟槽隔离结构；
第二步骤：利用光刻工艺打开所述IO阱区表面和所述浅沟槽隔离结构的部分表面；
第三步骤：刻蚀所述IO阱区和所述浅沟槽隔离结构以形成沟槽；
第四步骤：形成栅氧结构，所述栅氧结构填充所述沟槽。
具体的，参考图1-图7，图1-图7是本发明实施例的制造半导体器件的各工艺步骤中的半导体结构示意图。
首先，参考图1，提供一衬底100，所述衬底100中形成有IO阱区110和位于所述IO阱区110两侧的浅沟槽隔离结构101。具体的，所述衬底100可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底100也可以是砷化镓、硅稼化合物等，所述衬底100还可以具有绝缘层上硅或硅上外延层结构；所述衬底100还可以是其它半导体材质，这里不再一一列举。本实施例中，所述衬底100的导电类型可以是P型。衬底100中还可以形成有核心阱区120，所述IO阱区110和所述核心阱区120利用所述浅沟槽隔离结构101实现隔离。所述IO阱区110位于中压器件中，所述核心阱区120位于低压器件中。因所述浅沟槽隔离结构101的应力与所述IO阱区110的应力不同，所述浅沟槽隔离结构101的上表面稍微高出所述衬底100表面一定的高度。
接着，参考图2，利用光刻工艺打开所述IO阱区110表面和所述浅沟槽隔离结构101的部分表面。具体的，在所述衬底100表面涂覆一层光刻胶130，通过曝光、显影在所述光刻胶130中形成光刻定义窗口131。如图2所示，所述光刻定义窗口131打开了所述IO阱区110表面和所述浅沟槽隔离结构101的部分表面，其中，利用光刻工艺打开的所述IO阱区110两侧的所述浅沟槽隔离结构101在宽度上的尺寸均可以为
然后，参考图3，刻蚀所述IO阱区110和所述浅沟槽隔离结构101以形成沟槽200。具体的，可以采用干法刻蚀工艺刻蚀所述光刻定义窗口131下的所述IO阱区110和所述浅沟槽隔离结构101。刻蚀所述IO阱区110和所述浅沟槽隔离结构101的厚度可以为
进一步的，参考图4-图7，形成栅氧结构140，所述栅氧结构140填充所述沟槽200。具体的，,形成所述栅氧结构140的步骤包括：
第一步骤：参考图4，形成第一氧化层141，所述第一氧化层141覆盖所述沟槽的底壁。具体的，采用ISSG(原位水汽生成)工艺形成所述第一氧化层141，其中，所述第一氧化层141的厚度可以为
第二步骤：参考图5，形成第二氧化层142，所述第二氧化层142覆盖所述第一氧化层141。具体的，采用炉管高温氧化(Furnace)工艺形成所述第二氧化层142，其中，所述第二氧化层142的厚度可以为
第三步骤：参考图6，形成第三氧化层143，所述第三氧化层143覆盖所述第二氧化层142的表面和所述浅沟槽隔离结构101的剩余表面。具体的，所述第三氧化层143还可以覆盖所述核心阱区120表面以及其余衬底100的表面。本实施例采用ALD(原子层沉积)工艺形成所述第三氧化层143，所述第三氧化层143的厚度可以为
本实施例中，所述第一氧化层141、所述第二氧化层142和所述第三氧化层143的材质均可以是二氧化硅。
第四步骤：参考图7，去除所述浅沟槽隔离结构101的剩余表面上的所述第三氧化层143。具体的，本步骤也包括去除所述核心阱区120表面以及其余衬底100的表面的所述第三氧化层143，仅保留所述沟槽100顶端的所述第三氧化层143。
本申请通过在所述衬底100中的所述IO阱区110和部分所述浅沟槽隔离结构101上形成下沉式的栅氧结构140来改善(降低)中压器件中的栅氧结构140的高度，保证了IO器件栅氧结构140的完整性及后续金属栅极高度的统一性。进一步的，参考图7，所述栅氧结构140的两侧靠近所述浅沟槽隔离结构101的位置倾斜的部位为corner(倾角)144，在所述沟槽200中沉积所述栅氧结构140时，在所述corner144的位置容易出现空洞缺陷。但是本申请采用依次生长所述第一氧化层141、所述第二氧化层142和所述第三氧化层143的工艺以得到三明治式的所述栅氧结构140，本申请分成三步不同的工艺形成所述栅氧结构140，可以消除栅氧结构的corner144位置的空洞缺陷。从而本申请在改善中压器件的所述栅氧结构140高度的同时，消除了所述栅氧结构140的corner144的空洞缺陷，保证了所述栅氧结构140的性能的完好无损以及结构的完整，从而避免了中压器件失效的情况，从而提高了中压器件的性能和可靠性。发明人实验发现，本发明提供的半导体制造方法形成的栅氧结构140的corner144位置的第三氧化层覆盖率比现有技术中形成的栅氧化层的corner位置的氧化物覆盖率提升了至少20％。
较佳的，去除所述浅沟槽隔离结构101的剩余表面上的所述第三氧化层143之后，形成所述栅氧结构140的步骤还可以包括：回刻蚀所述沟槽200上的部分厚度的所述第三氧化层143以使剩余厚度的所述第三氧化层143的上表面与所述浅沟槽隔离结构101的上表面齐平。具体的，刻蚀所述沟槽200上的所述第三氧化层143的部分厚度可以为
基于同一发明构思，本申请实施例还提供了一种半导体器件，包括：衬底100和栅氧结构140。其中，所述衬底100中形成有IO阱区110和位于所述IO阱区110两侧的浅沟槽隔离结构101，其中，所述IO阱区110和所述部分浅沟槽隔离结构101中形成有沟槽200；所述栅氧结构140填充所述沟槽200，所述栅氧结构140包括：依次堆叠的第一氧化层141、第二氧化层142和第三氧化层143。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有IO阱区和位于所述IO阱区两侧的浅沟槽隔离结构；
利用光刻工艺打开所述IO阱区表面和所述浅沟槽隔离结构的部分表面；
刻蚀所述IO阱区和所述浅沟槽隔离结构以形成沟槽；以及，
形成栅氧结构，所述栅氧结构填充所述沟槽；
其中，形成所述栅氧结构的步骤包括：
形成第一氧化层，所述第一氧化层覆盖所述沟槽的底壁；
形成第二氧化层，所述第二氧化层覆盖所述第一氧化层；
形成第三氧化层，所述第三氧化层覆盖所述第二氧化层的表面和所述浅沟槽隔离结构的剩余表面；
去除所述浅沟槽隔离结构的剩余表面上的所述第三氧化层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用ISSG工艺形成厚度为
的所述第一氧化层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用炉管高温氧化工艺形成厚度为
的所述第二氧化层。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用ALD工艺形成厚度为
的所述第三氧化层。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，去除所述浅沟槽隔离结构的剩余表面上的所述第三氧化层之后，形成所述栅氧结构的步骤还包括：
刻蚀所述沟槽上的部分厚度的所述第三氧化层以使剩余厚度的所述第三氧化层的上表面与所述浅沟槽隔离结构的上表面齐平。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，刻蚀所述沟槽上的所述第三氧化层的部分厚度为
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，利用光刻工艺打开的各所述浅沟槽隔离结构在宽度上的尺寸为
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一氧化层、所述第二氧化层和所述第三氧化层的材质均为二氧化硅。
9.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有IO阱区和位于所述IO阱区两侧的浅沟槽隔离结构，其中，所述IO阱区和所述部分浅沟槽隔离结构中形成有沟槽；
栅氧结构，所述栅氧结构填充所述沟槽，所述栅氧结构包括：依次堆叠的第一氧化层、第二氧化层和第三氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111097854.2A CN113948442A (zh) | 2021-09-18 | 2021-09-18 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111097854.2A CN113948442A (zh) | 2021-09-18 | 2021-09-18 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113948442A true CN113948442A (zh) | 2022-01-18 |
Family
ID=79328824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111097854.2A Pending CN113948442A (zh) | 2021-09-18 | 2021-09-18 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113948442A (zh) |
-
2021
- 2021-09-18 CN CN202111097854.2A patent/CN113948442A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| KR101444045B1 (ko) | 반도체 핀 아래에 매립된 유전체 층을 형성하기 위한 방법 | |
| EP2284870B1 (en) | Method for forming a floating gate non-volatile memory cell | |
| JP2002246460A (ja) | 浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法 | |
| JP2004228421A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20120264268A1 (en) | Methods of forming electrical isolation regions between gate electrodes | |
| KR20010091947A (ko) | 소자 분리 구조의 형성 방법 | |
| US8017511B2 (en) | Method of manufacturing semiconductor device | |
| US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
| US8823107B2 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
| JP2008140913A (ja) | 半導体装置 | |
| CN113948442A (zh) | 半导体器件及其制造方法 | |
| JPH0376159A (ja) | 半導体メモリ | |
| CN114175232A (zh) | 半导体器件及其制作方法 | |
| KR100568259B1 (ko) | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 | |
| CN113506822A (zh) | Sgt结构及其制造方法 | |
| US20080315325A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030092997A (ko) | 플래시 메모리 소자의 제조방법 | |
| US7517811B2 (en) | Method for fabricating a floating gate of flash rom | |
| US11784087B2 (en) | Semiconductor structure having layers in a trench and method of manufacturing the same | |
| US11961740B2 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| CN113948441A (zh) | 高压mos管及其制造方法 | |
| US20230230883A1 (en) | Method of manufacturing semiconductor device | |
| KR20100079753A (ko) | 반도체 소자의 제조 방법 | |
| CN113937056A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |