CN109727855B - 锗硅生长后氮化掩膜层的去除方法 - Google Patents

锗硅生长后氮化掩膜层的去除方法 Download PDF

Info

Publication number
CN109727855B
CN109727855B CN201811630059.3A CN201811630059A CN109727855B CN 109727855 B CN109727855 B CN 109727855B CN 201811630059 A CN201811630059 A CN 201811630059A CN 109727855 B CN109727855 B CN 109727855B
Authority
CN
China
Prior art keywords
mask layer
type polysilicon
oxide film
nitride
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811630059.3A
Other languages
English (en)
Other versions
CN109727855A (zh
Inventor
陆连
朱轶铮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811630059.3A priority Critical patent/CN109727855B/zh
Publication of CN109727855A publication Critical patent/CN109727855A/zh
Application granted granted Critical
Publication of CN109727855B publication Critical patent/CN109727855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种锗硅生长后氮化掩膜层的去除方法,在氧化膜侧壁上形成氮化膜侧墙;将光刻胶覆盖氮化膜掩膜层和氧化膜上表面;利用N型、P型多晶硅栅极的高度差,使N型多晶硅栅极上的氧化膜掩膜层和氮化膜掩膜层露出,而P型多晶硅栅极上氧化膜表面仍被光刻胶覆盖;将N型多晶硅栅极上的氧化膜以及氧化膜掩膜层去除至露出氮化膜掩膜层;P型多晶硅栅极上的氧化膜仍被光刻胶覆盖;光刻胶剥离后去除氮化掩膜层和氮化膜侧墙。由于N型多晶硅栅极氧化掩膜层已经被单独刻蚀,所以DHF刻蚀时间可以大大缩短,P型多晶硅氧化膜不会过度消耗,有利于保护P型多晶硅栅极,同时可以增加磷酸刻蚀时间,避免N型氮化掩膜层残留。

Description

锗硅生长后氮化掩膜层的去除方法
技术领域
本发明涉及半导体制造领域,特别是涉及一种锗硅生长后氮化掩膜层的去除方法。
背景技术
在半导体器件制造的现有技术中,在锗硅生长并去除P型多晶硅栅极氮化掩膜层后,先通过氮化膜淀积和刻蚀形成一道氮化膜侧墙,此时P型和N型多晶硅栅极氧化掩膜层厚度非常接近,N型处氧化掩膜层厚度略厚10A。然后采用湿法工艺,先用稀氟氢酸(DHF)去除N型多晶硅栅极上的氧化膜,然后用磷酸去除氮化掩膜层。由于DHF同时会去掉P型多晶硅栅极上的氧化膜导致P型多晶硅栅极曝露,如果DHF和磷酸时间过长,在磷酸作用下容易出现P型多晶硅栅极损伤;另外如果减少DHF的刻蚀量,由于N型多晶硅栅极处氧化掩膜层厚度比P型多晶硅栅极处厚约10A左右,容易出现P型多晶硅栅极处氧化掩膜层刻蚀不足,加上磷酸几乎不吃氧化膜,从而导致氮化掩膜层残留。
现有的工艺方法整体工艺窗口非常窄,容易出现P型多晶硅栅极损伤或者N型多晶硅栅极氮化掩膜层残留。
因此,需要一种新的锗硅生长后的氮化掩膜层的去除方法来解决上述种种问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种锗硅生长后的氮化掩膜层的去除方法,用于解决现有技术中由于N型多晶硅栅极和P型多晶硅栅极上氧化膜厚度差异导致工艺窗口很小,容易出现P型多晶硅栅极损伤或者N型多晶硅栅极氮化掩膜层残留的问题。
为实现上述目的及其他相关目的,本发明提供一种锗硅生长后氮化掩膜层的去除方法,提供一半导体结构,至少包括:P阱和位于P阱上的N型多晶硅栅极、所述N型多晶硅栅极上形成有氮化掩膜层,位于氮化掩膜层上的氧化膜掩膜层;所述N型多晶硅栅极、氮化掩膜层以及氧化膜掩膜层的侧壁具有第一氮化膜侧墙;覆盖于所述氧化膜掩膜层上表面和所述第一氮化膜侧墙外表面的氧化膜;N阱及位于N阱上的P型多晶硅栅极、所述P型多晶硅栅极侧壁形成有第一氮化膜侧墙,覆盖于所述P型多晶硅上表面和所述第一氮化膜侧墙外表面的氧化膜;所述N型多晶硅栅极的高度高于所述P型多晶硅栅极的高度;形成于所述N阱中的锗硅,该方法至少包括:步骤一、在所述氧化膜侧壁上形成第二氮化膜侧墙;步骤二、涂光刻胶,将所述光刻胶覆盖所述N型多晶硅栅极和其上的氮化掩膜层,同时覆盖所述P型多晶硅栅极和其上的氧化膜上表面;步骤三、光刻胶回刻,利用N型多晶硅栅极与所述P型多晶硅栅极的高度差,使所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,而P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;步骤四、将所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层利用刻蚀去除至露出所述氮化掩膜层;所述P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;步骤五、进行光刻胶的剥离和清洗;步骤六、去除所述N型多晶硅栅极上的氮化掩膜层和所述第二氮化膜侧墙。
优选地,所述P阱和N阱形成交界面,所述半导体结构还包括:形成于所述P阱和N阱中二者交界处的隔离层,位于所述隔离层上的另一N型多晶硅栅极。
优选地,所述锗硅形成于所述N阱中且有部分位于所述另一N型多晶硅栅极和所述P型多晶硅栅极之间。
优选地,所述步骤二中涂光刻胶的厚度为1000至2000埃。
优选地,该方法用于关键尺寸为40nm至28nm的技术。
优选地,该方法用于关键尺寸小于28nm的技术。
优选地,步骤一中在所述氧化膜侧壁上形成第二氮化膜侧墙的方法为通过淀积和刻蚀形成。
优选地,步骤六中去除所述氮化掩膜层的方法是通过稀氟氢酸和磷酸去除。
如上所述,本发明的锗硅生长后氮化掩膜层的去除方法,具有以下有益效果:由于N型多晶硅栅极氧化掩膜层已经被单独刻蚀,所以DHF刻蚀时间可以大大缩短,P型多晶硅氧化膜不会过度消耗,有利于保护P型多晶硅栅极,同时可以增加磷酸刻蚀时间,避免N型氮化掩膜层残留。
附图说明
图1显示为本发明的半导体结构中在氧化膜侧壁上形成第二氮化膜侧墙的结构示意图。
图2显示为本发明的半导体结构中将光刻胶覆盖N型多晶硅栅极和P型多晶硅栅极上的结构示意图。
图3显示为本发明的半导体结构中N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,P型多晶硅栅极上的氧化膜上表面被光刻胶覆盖的结构示意图。
图4显示为本发明的半导体结构中去除N型多晶硅栅极上的氧化膜掩膜层后的结构示意图。
图5显示为本发明的半导体结构中光刻胶被剥离后的结构示意图。
图6显示为本发明的锗硅生长后氮化掩膜层的去除方法的流程图。
元件标号说明
1 N阱
2 P阱
3 隔离层
4 第二氮化膜侧墙
5 氧化膜
6 第一氮化膜侧墙
7 P型多晶硅栅极
8 锗硅
9 N型多晶硅栅极
10 氮化掩膜层
11 氧化膜掩膜层
12 光刻胶
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
如图6所示,图6显示为本发明的锗硅生长后氮化掩膜层的去除方法的流程图。同时参考图1,本发明提供一半导体结构,该半导体结构在本实施例中包括:P阱2和位于P阱2上的N型多晶硅栅极9、所述N型多晶硅栅极9上形成有氮化掩膜层10,位于氮化掩膜层10上的氧化膜掩膜层11;也就是说,所述氧化膜掩膜层11、氮化掩膜层10、N型多晶硅栅极9、P阱2自上而下依次层叠。所述N型多晶硅栅极9、氮化掩膜层10以及氧化膜掩膜层11的侧壁具有第一氮化膜侧墙6;如图1所示,自上而下依次层叠的所述氧化膜掩膜层11、氮化掩膜层10、N型多晶硅栅极9以及P阱2其外侧壁上涂有一层第一氮化膜侧墙6。
所述半导体结构还包括:覆盖于所述氧化膜掩膜层11上表面和所述第一氮化膜侧墙6外表面的氧化膜5;如图1所示,所述第一氮化膜侧墙6的外表面和所述氧化膜掩膜层11都暴露在外,因此,在其二者的外表面上形成一层所述氧化膜5用于覆盖整个被所述第一氮化膜侧墙6和所述氧化膜掩膜层11包裹的结构。
所述半导体结构还包括如图1所示的:N阱1及位于N阱1上的P型多晶硅栅极7、所述P型多晶硅栅极7侧壁形成有第一氮化膜侧墙6,覆盖于所述P型多晶硅栅极7上表面和所述第一氮化膜侧墙6外表面的氧化膜5;也就是说位于所述N阱1上的P型多晶硅栅极7,除了其上表面和下表面,其他暴露在外的侧壁上被所述第一氮化膜侧墙6包裹;而所述P型多晶硅栅极7的上表面和所述暴露在外的第一氮化膜侧墙6的外表面整个形成一层氧化膜5。
如图1所示,所述半导体结构还包括形成于所述N阱中的锗硅8。所述N型多晶硅栅极9的高度高于所述P型多晶硅栅极7的高度;所述N型多晶硅栅极9上的层叠结构中,其顶部的所述氧化膜掩膜层11上表面形成的氧化膜5所处位置的高度高于所述P型多晶硅栅极7上表面的氧化膜5所处位置的高度。
参考图6,本实施例中,锗硅生长后氮化掩膜层的去除方法的具体步骤如下:
如图2所示,步骤一、在所述氧化膜5的侧壁上形成第二氮化膜侧墙4;在本实施例的所述半导体结构中的所述锗硅生长后,并去除P型多晶硅栅极7氮化掩膜层后,通过氮化膜淀积和刻蚀形成一道氮化膜侧墙,即在所述的P型多晶硅栅极7外侧的氧化膜5的侧壁形成所谓的第二氮化膜侧墙4。
本实施例提供的所述半导体结构中,所述P型多晶硅栅极7上的氮化掩膜层10已经被去除,去除之后才形成第二氮化膜侧墙4。形成的方法为通过先淀积氮化膜,后再对不需要氮化膜的地方形成刻蚀形成如图2中的第二氮化膜侧墙4。本实施例中,所述氧化膜侧壁包括P型多晶硅栅极上的氧化膜5和N型多晶硅栅极上的氧化膜5,因此,形成所述的第二氮化膜侧墙4也是在所述P型多晶硅栅极上的氧化膜5和N型多晶硅栅极上的氧化膜5的侧壁形成。
步骤二、涂光刻胶,将所述光刻胶覆盖所述N型多晶硅栅极和其上的氮化掩膜层,同时覆盖所述P型多晶硅栅极和其上的氧化膜上表面;该半导体结构中的所述N型多晶硅栅极9其上的所有层叠结构以及其顶部的所述氧化膜5都被光刻胶覆盖,同时由于涂光刻胶的方式为在所述半导体结构上整体涂布,因此,所述P型多晶硅栅极7顶部的所述氧化膜5亦被光刻胶覆盖。
参考图2,图2显示为本发明的半导体结构中将光刻胶覆盖N型多晶硅栅极和P型多晶硅栅极上的结构示意图。进一步,所述步骤二中涂光刻胶的厚度为1000至2000埃。本实施例中优选所述光刻胶厚度为1000埃。在所述半导体结构上形成的光刻胶层覆盖了所述N型多晶硅栅极和其上的氮化掩膜层以及P型多晶硅栅极和其上的氧化膜上表面。
本实施例中,所述N型多晶硅栅极顶部形成的氧化膜与所述P型多晶硅栅极上的氧化膜不在同一高度,所述N型多晶硅栅极顶部形成的氧化膜所处的位置高于所述P型多晶硅栅极上的氧化膜所处的位置。因此,所述P型多晶硅栅极上的所有结构都被光刻胶覆盖。
步骤三、光刻胶回刻,利用N型多晶硅栅极与所述P型多晶硅栅极的高度差,使所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,而P型多晶硅栅极上的氧化膜上表面扔被光刻胶覆盖;参考图3,图3显示为本发明的半导体结构中N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,P型多晶硅栅极上的氧化膜上表面被光刻胶覆盖的结构示意图。
该步骤中利用光刻回刻,使光刻胶在所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层暴露,同时,由于所述N型多晶硅栅极顶部形成的氧化膜所处的位置高于所述P型多晶硅栅极上的氧化膜所处的位置,光刻回刻同时使得所述P型多晶硅栅极上的氧化膜上表面被光刻胶覆盖,以利于保护所述P型多晶硅栅极。
步骤四、将所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层利用刻蚀去除至露出所述氮化掩膜层;所述P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;如图4所示,图4显示为本发明的半导体结构中去除N型多晶硅栅极上的氧化膜掩膜层后的结构示意图。由于所述N型多晶硅栅极9上设有氮化掩膜层10,其总的高度高于所述P型多晶硅栅极7的高度,因此,当刻蚀所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层时,所述P型多晶硅栅极7上的氧化膜上表面还没有暴露,因此,将所述N型多晶硅栅极上的氧化膜和氧化膜掩膜层都通过刻蚀去除掉以后,所述P型多晶硅栅极上的氧化膜上表面仍然被光刻胶覆盖,用以保护所述P型多晶硅栅极。
步骤五、进行光刻胶的剥离和清洗。如图5所示,图5显示为本发明的半导体结构中光刻胶被剥离后的结构示意图。将步骤四中刻蚀后得到的半导体结构去除光刻胶,位于所述半导体结构上的所有光刻胶被全部去除,去除时会留有刻蚀的残留物,因此该步骤包含清洗刻蚀后的残留聚合物,避免污染晶圆,本发明中的半导体结构位于所述晶圆上。
步骤六、去除所述N型多晶硅栅极上的氮化掩膜层和所述第二氮化膜侧墙。该步骤对上述步骤五中光刻胶剥离和清洗后得到的半导体结构进行N型多晶硅栅极上的所述氮化掩膜层的去除,同时去除所述P型多晶硅栅极上氧化膜5侧壁上的第二氮化膜侧墙4,以及N型多晶硅栅极上氧化膜5侧壁上的第二氮化膜侧墙4。优选地,步骤六中去除所述氮化掩膜层的方法是通过稀氟氢酸和磷酸去除。
本发明中该方法用于关键尺寸为40nm至28nm的技术,或者用于关键尺寸小于28nm的技术。本实施例优选地,该方法用于关键尺寸为40nm至28nm的技术。
实施例二
如图6所示,图6显示为本发明的锗硅生长后氮化掩膜层的去除方法的流程图。同时参考图1,本发明提供一半导体结构,该半导体结构在本实施例中包括:P阱2和位于P阱2上的N型多晶硅栅极9、所述N型多晶硅栅极9上形成有氮化掩膜层10,位于氮化掩膜层10上的氧化膜掩膜层11;也就是说,所述氧化膜掩膜层11、氮化掩膜层10、N型多晶硅栅极9、P阱2自上而下依次层叠。所述N型多晶硅栅极9、氮化掩膜层10以及氧化膜掩膜层11的侧壁具有第一氮化膜侧墙6;如图1所示,自上而下依次层叠的所述氧化膜掩膜层11、氮化掩膜层10、N型多晶硅栅极9以及P阱2其外侧壁上涂有一层第一氮化膜侧墙6。
所述半导体结构还包括:覆盖于所述氧化膜掩膜层11上表面和所述第一氮化膜侧墙6外表面的氧化膜5;如图1所示,所述第一氮化膜侧墙6的外表面和所述氧化膜掩膜层11都暴露在外,因此,在其二者的外表面上形成一层所述氧化膜5用于覆盖整个被所述第一氮化膜侧墙6和所述氧化膜掩膜层11包裹的结构。
所述半导体结构还包括如图1所示的:N阱1及位于N阱1上的P型多晶硅栅极7、所述P型多晶硅栅极7侧壁形成有第一氮化膜侧墙6,覆盖于所述P型多晶硅栅极7上表面和所述第一氮化膜侧墙6外表面的氧化膜5;也就是说位于所述N阱1上的P型多晶硅栅极7,除了其上表面和下表面,其他暴露在外的侧壁上被所述第一氮化膜侧墙6包裹;而所述P型多晶硅栅极7的上表面和所述暴露在外的第一氮化膜侧墙6的外表面整个形成一层氧化膜5。
如图1所示,所述半导体结构还包括形成于所述N阱中的锗硅8。所述N型多晶硅栅极9的高度高于所述P型多晶硅栅极7的高度;所述N型多晶硅栅极9上的层叠结构中,其顶部的所述氧化膜掩膜层11上表面形成的氧化膜5所处位置的高度高于所述P型多晶硅栅极7上表面的氧化膜5所处位置的高度。
本实施例优选地,所述P阱和N阱形成交界面,所述P阱和N阱处于同一水平高度,二者层厚相同,并且相互结合形成交界面。如图1所示,所述半导体结构还包括:形成于所述P阱和N阱中二者交界处的隔离层3,所述隔离层3用于隔离P阱和N阱。位于所述隔离层3上的另一N型多晶硅栅极。进一步地,所述锗硅3形成于所述N阱1中且有部分位于所述另一N型多晶硅栅极和所述P型多晶硅栅极7之间。
参考图6,本实施例中,锗硅生长后氮化掩膜层的去除方法的具体步骤如下:
如图2所示,步骤一、在所述氧化膜5的侧壁上形成第二氮化膜侧墙4;在本实施例的所述半导体结构中的所述锗硅生长后,并去除P型多晶硅栅极7氮化掩膜层后,通过氮化膜淀积和刻蚀形成一道氮化膜侧墙,即在所述的P型多晶硅栅极7外侧的氧化膜5的侧壁形成所谓的第二氮化膜侧墙4。
本实施例提供的所述半导体结构中,所述P型多晶硅栅极7上的氮化掩膜层10已经被去除,去除之后才形成第二氮化膜侧墙4。形成的方法为通过先淀积氮化膜,后再对不需要氮化膜的地方形成刻蚀形成如图2中的第二氮化膜侧墙4。本实施例中,所述氧化膜侧壁包括P型多晶硅栅极上的氧化膜5和N型多晶硅栅极上的氧化膜5,因此,形成所述的第二氮化膜侧墙4也是在所述P型多晶硅栅极上的氧化膜5和N型多晶硅栅极上的氧化膜5的侧壁形成。
步骤二、涂光刻胶,将所述光刻胶覆盖所述N型多晶硅栅极和其上的氮化掩膜层,同时覆盖所述P型多晶硅栅极和其上的氧化膜上表面;该半导体结构中的所述N型多晶硅栅极9其上的所有层叠结构以及其顶部的所述氧化膜5都被光刻胶覆盖,同时由于涂光刻胶的方式为在所述半导体结构上整体涂布,因此,所述P型多晶硅栅极7顶部的所述氧化膜5亦被光刻胶覆盖。
参考图2,图2显示为本发明的半导体结构中将光刻胶覆盖N型多晶硅栅极和P型多晶硅栅极上的结构示意图。进一步,所述步骤二中涂光刻胶的厚度为1000至2000埃。本实施例中优选所述光刻胶厚度为2000埃。在所述半导体结构上形成的光刻胶层覆盖了所述N型多晶硅栅极和其上的氮化掩膜层以及P型多晶硅栅极和其上的氧化膜上表面。
本实施例中,所述N型多晶硅栅极顶部形成的氧化膜与所述P型多晶硅栅极上的氧化膜不在同一高度,所述N型多晶硅栅极顶部形成的氧化膜所处的位置高于所述P型多晶硅栅极上的氧化膜所处的位置。因此,所述P型多晶硅栅极上的所有结构都被光刻胶覆盖。
步骤三、光刻胶回刻,利用N型多晶硅栅极与所述P型多晶硅栅极的高度差,使所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,而P型多晶硅栅极上的氧化膜上表面扔被光刻胶覆盖;参考图3,图3显示为本发明的半导体结构中N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,P型多晶硅栅极上的氧化膜上表面被光刻胶覆盖的结构示意图。
该步骤中利用光刻回刻,使光刻胶在所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层暴露,同时,由于所述N型多晶硅栅极顶部形成的氧化膜所处的位置高于所述P型多晶硅栅极上的氧化膜所处的位置,光刻回刻同时使得所述P型多晶硅栅极上的氧化膜上表面被光刻胶覆盖,以利于保护所述P型多晶硅栅极。
本实施例中,与所述锗硅相邻的所述另一N型多晶硅栅极上也具有与实施例一中N型多晶硅栅极9上同样的层叠结构,包括:氧化膜5、氧化膜掩膜层11以及氮化掩膜层10自上而下依次层叠。不同的是该另一N型多晶硅栅极上的氮化掩膜层10没有完全覆盖所述该N型多晶硅栅极。本实施例中,所述两个N型多晶硅栅极及其上的层叠结构所处的位置高度相同。因此,该步骤中进行光刻胶回刻后,所述另一N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出。
步骤四、将所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层利用刻蚀去除至露出所述氮化掩膜层;所述P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;如图4所示,图4显示为本发明的半导体结构中去除N型多晶硅栅极上的氧化膜掩膜层后的结构示意图。由于所述N型多晶硅栅极9上设有氮化掩膜层10,其总的高度高于所述P型多晶硅栅极7的高度,因此,当刻蚀所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层时,所述P型多晶硅栅极7上的氧化膜上表面还没有暴露,因此,将所述N型多晶硅栅极上的氧化膜和氧化膜掩膜层都通过刻蚀去除掉以后,所述P型多晶硅栅极上的氧化膜上表面仍然被光刻胶覆盖,用以保护所述P型多晶硅栅极。
本实施例中,所述另一N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层同样被刻蚀去除至露出所述氮化掩膜层为止。
步骤五、进行光刻胶的剥离和清洗。如图5所示,图5显示为本发明的半导体结构中光刻胶被剥离后的结构示意图。将步骤四中刻蚀后得到的半导体结构去除光刻胶,位于所述半导体结构上的所有光刻胶被全部去除,去除时会留有刻蚀的残留物,因此该步骤包含清洗刻蚀后的残留聚合物,避免污染晶圆,本发明中的半导体结构位于所述晶圆上。
步骤六、去除所述N型多晶硅栅极上的氮化掩膜层和所述第二氮化膜侧墙。该步骤对上述步骤五中光刻胶剥离和清洗后得到的半导体结构进行N型多晶硅栅极上的所述氮化掩膜层的去除,同时去除所述P型多晶硅栅极上氧化膜5侧壁上的第二氮化膜侧墙4,以及N型多晶硅栅极上氧化膜5侧壁上的第二氮化膜侧墙4。优选地,步骤六中去除所述氮化掩膜层的方法是通过稀氟氢酸和磷酸去除。
本实施例中,所述另一N型多晶硅栅极上的氮化掩膜层和所述第二氮化膜侧墙也被去除。本实施例中,所述另一N型多晶硅栅极位于所述隔离层3之上,由于所述隔离层3位于所述N阱和P阱的交界处,因此,所述另一N型多晶硅栅极位于所述N型多晶硅栅极和所述P型多晶硅栅极之间,且与图5中左侧所述N型多晶硅栅极处于同一水平高度。
本发明中该方法用于关键尺寸为40nm至28nm的技术,或者用于关键尺寸小于28nm的技术。本实施例中,优选用于关键尺寸小于28nm的技术。
综上所述,本发明的锗硅生长后氮化掩膜层的去除方法,由于N型多晶硅栅极氧化掩膜层被单独刻蚀,因此DHF刻蚀时间可以大大缩短,P型多晶硅氧化膜不会过度消耗,有利于保护P型多晶硅栅极,同时可以增加磷酸刻蚀时间,避免N型氮化掩膜层残留。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种锗硅生长后氮化掩膜层的去除方法,其特征在于,提供一半导体结构,至少包括:P阱和位于P阱上的N型多晶硅栅极、所述N型多晶硅栅极上形成有氮化掩膜层,位于氮化掩膜层上的氧化膜掩膜层;所述N型多晶硅栅极、氮化掩膜层以及氧化膜掩膜层的侧壁具有第一氮化膜侧墙;覆盖于所述氧化膜掩膜层上表面和所述第一氮化膜侧墙外表面的氧化膜;N阱及位于N阱上的P型多晶硅栅极、所述P型多晶硅栅极侧壁形成有第一氮化膜侧墙,覆盖于所述P型多晶硅栅极上表面和所述第一氮化膜侧墙外表面的氧化膜;所述N型多晶硅栅极的高度高于所述P型多晶硅栅极的高度;形成于所述N阱中的锗硅,该方法至少包括:
步骤一、在所述氧化膜侧壁上形成第二氮化膜侧墙;
步骤二、涂光刻胶,将所述光刻胶覆盖所述N型多晶硅栅极和其上的氮化掩膜层,同时覆盖所述P型多晶硅栅极和其上的氧化膜上表面;
步骤三、光刻胶回刻,利用N型多晶硅栅极与所述P型多晶硅栅极的高度差,使所述N型多晶硅栅极上的氧化膜掩膜层和氮化掩膜层露出,而P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;
步骤四、将所述N型多晶硅栅极上表面的氧化膜以及氧化膜掩膜层利用刻蚀去除至露出所述氮化掩膜层;所述P型多晶硅栅极上的氧化膜上表面仍被光刻胶覆盖;
步骤五、进行光刻胶的剥离和清洗;
步骤六、去除所述N型多晶硅栅极上的氮化掩膜层和所述第二氮化膜侧墙。
2.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:所述P阱和N阱形成交界面,所述半导体结构还包括:形成于所述P阱和N阱中二者交界处的隔离层,位于所述隔离层上的另一N型多晶硅栅极。
3.根据权利要求2所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:所述锗硅形成于所述N阱中且有部分位于所述另一N型多晶硅栅极和所述P型多晶硅栅极之间。
4.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:所述步骤二中涂光刻胶的厚度为1000至2000埃。
5.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:该方法用于关键尺寸为40nm至28nm的技术。
6.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:该方法用于关键尺寸小于28nm的技术。
7.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:步骤一中在所述氧化膜侧壁上形成第二氮化膜侧墙的方法为通过淀积和刻蚀形成。
8.根据权利要求1所述的锗硅生长后氮化掩膜层的去除方法,其特征在于:步骤六中去除所述氮化掩膜层的方法是通过稀氟氢酸和磷酸去除。
CN201811630059.3A 2018-12-29 2018-12-29 锗硅生长后氮化掩膜层的去除方法 Active CN109727855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811630059.3A CN109727855B (zh) 2018-12-29 2018-12-29 锗硅生长后氮化掩膜层的去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811630059.3A CN109727855B (zh) 2018-12-29 2018-12-29 锗硅生长后氮化掩膜层的去除方法

Publications (2)

Publication Number Publication Date
CN109727855A CN109727855A (zh) 2019-05-07
CN109727855B true CN109727855B (zh) 2020-11-24

Family

ID=66296654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811630059.3A Active CN109727855B (zh) 2018-12-29 2018-12-29 锗硅生长后氮化掩膜层的去除方法

Country Status (1)

Country Link
CN (1) CN109727855B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004698A (ja) * 2006-06-21 2008-01-10 Renesas Technology Corp 半導体装置の製造方法
US7642147B1 (en) * 2008-10-01 2010-01-05 International Business Machines Corporation Methods for removing sidewall spacers
US7674714B2 (en) * 2007-01-11 2010-03-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor devices having a gate silicide
CN103579110A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103681500A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN105161414A (zh) * 2015-08-11 2015-12-16 上海华力微电子有限公司 栅极硬掩模层的去除方法
EP3182444A1 (en) * 2015-12-15 2017-06-21 Semiconductor Manufacturing International Corporation (Shanghai) Method for reducing loss of silicon cap layer over sige source/drain in a cmos device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142431A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 半導体装置およびその製造方法
US7642607B2 (en) * 2005-08-10 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with reduced recess on substrate surface
US8703578B2 (en) * 2012-05-29 2014-04-22 Globalfoundries Singapore Pte. Ltd. Middle in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004698A (ja) * 2006-06-21 2008-01-10 Renesas Technology Corp 半導体装置の製造方法
US7674714B2 (en) * 2007-01-11 2010-03-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor devices having a gate silicide
US7642147B1 (en) * 2008-10-01 2010-01-05 International Business Machines Corporation Methods for removing sidewall spacers
CN103579110A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103681500A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN105161414A (zh) * 2015-08-11 2015-12-16 上海华力微电子有限公司 栅极硬掩模层的去除方法
EP3182444A1 (en) * 2015-12-15 2017-06-21 Semiconductor Manufacturing International Corporation (Shanghai) Method for reducing loss of silicon cap layer over sige source/drain in a cmos device

Also Published As

Publication number Publication date
CN109727855A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN108933140B (zh) 半导体器件的制造方法
CN104425220A (zh) 图案的形成方法
US20090191688A1 (en) Shallow Trench Isolation Process Using Two Liners
CN100477167C (zh) 形成栅极介电层的方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN111430364A (zh) 半导体器件结构及其制备方法
CN101944538B (zh) 半导体结构及其制造方法
CN101339902B (zh) 高压半导体器件及其制造方法
CN109727855B (zh) 锗硅生长后氮化掩膜层的去除方法
CN111435658B (zh) 形成存储器堆叠结构的方法
CN110277313B (zh) 侧墙的制造方法
CN109524414B (zh) 一种三维存储器及其制作方法
CN104241099B (zh) 自对准双图形工艺
US10192777B2 (en) Method of fabricating STI trench
CN110752213A (zh) 半导体结构的制作方法
CN101740512A (zh) 一种改善的氮氧化硅去除的方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
US10304679B2 (en) Method of fabricating a mask
KR100305144B1 (ko) 반도체장치의 sti형 소자분리막 형성방법
CN108281423B (zh) 制作半导体元件的方法
CN110120344B (zh) 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法
TWI779990B (zh) 製作半導體元件的方法
CN114695099A (zh) 嵌入式sonos闪存ono层的制造方法
KR102720606B1 (ko) 반도체 장치의 제조 방법
CN114512542A (zh) 一种改善io栅氧损伤的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant