CN108933140B - 半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，在第一图案化层表面上沉积侧墙材料层之后，先在侧墙材料层上形成与第一栅极相对应的第二图案化层，然后以第二图案化层为掩膜，刻蚀侧墙材料层，形成了具有第一栅极图案和第二栅极图案的第三图案化层，由于第三图案化层没有严重的稀疏/密集负载效应，因此利用第三图案化层为掩膜，来刻蚀栅极层而形成的第一栅极和第二栅极没有刻蚀差异，避免了栅极的稀疏/密集负载效应，避免了异常边缘第二栅极的出现，进而保证了制造的半导体器件的性能。

Description

半导体器件的制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

目前，随着超大规模集成电路的迅速发展，芯片的集成度越来越高，电路设计尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体制作结果的影响也日益突出，特别是28nm技术节点以下的工艺中，电路关键尺寸(CD，Critical Dimension)的变化对于器件性能的影响越来越大。众所周知，由于栅极通常具有半导体制造工艺中的最小物理尺寸，并且栅极的宽度通常是晶片上最重要的关键尺寸，因此在半导体器件制造过程中栅极的制作是最关键的步骤之一。然而在晶片表面的大部分区域中，为了实现器件的整体功能，这些区域中既包括栅极十分密集的区域，也就是器件密度较高的区域，我们称之为密集区(Dense，简写为D)；又包括栅极比较稀疏，亦即器件密度较低的区域，我们称之为稀疏区(ISO，简写为I)。实践中发现，在同一道刻蚀工艺中形成密集区和稀疏区的栅极时，由于两区域中栅极密度不同而导致两区域中栅极的关键尺寸(CD)存在刻蚀差异(I/D loading，或称为稀疏/密集负载效应)，受所述I/D loading的影响，密集区边缘的栅极往往会产生轮廓和深度的异常，而异常的边缘栅极会对密集区中间的栅极以及稀疏区的栅极均产生不利影响，进而影响器件的性能。

发明内容

本发明的目的在于一种半导体器件的制造方法，能够避免栅极密集区的边缘栅极由于稀疏/密集负载效应而出现异常的问题，进而消除异常边缘栅极对其他栅极的不利影响。

为了实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：

提供具有稀疏区和密集区的半导体衬底，在所述半导体衬底表面上依次形成栅极层以及第一图案化层，所述第一图案化层包括位于所述密集区上方的多个相互间隔的牺牲结构；

在所述第一图案化层表面上依次形成侧墙材料层以及与所述稀疏区上待形成的第一栅极相对应的第二图案化层；

以所述第二图案化层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层，所述第三图案化层包括所述第二图案化层底部保留的侧墙材料层部分以及覆盖在所述牺牲结构的侧壁上且与所述密集区待形成的第二栅极相对应的侧墙材料层部分；

去除所述第一图案化层，并以所述第三图案化层为掩膜，刻蚀所述栅极层，以在所述稀疏区上方形成第一栅极和在所述密集区上方形成第二栅极。

可选的，所述栅极层的材料为未掺杂的多晶硅、掺杂的多晶硅以及金属硅化物中的至少一种。

可选的，所述第一图案化层的材料包括硼酸盐硅酸盐玻璃、硼磷酸盐硅酸盐玻璃、磷酸盐硅酸盐玻璃、灰化可移除电介质、低K介质、加热可移除的有机聚合物、多晶硅、非晶硅和无定形碳中的至少一种。

可选的，在所述栅极层和所述第一图案化层之间还依次形成有硬掩膜层和刻蚀阻挡层。

可选的，在所述硬掩膜层和所述刻蚀阻挡层之间还形成有先进图形化膜层，所述先进图形化膜层包括无定形碳层和/或非晶硅层。

可选的，以所述第三图案化层为掩膜，形成所述第一栅极和所述第二栅极的过程包括：

以所述第三图案化层为掩膜，刻蚀所述刻蚀阻挡层和所述先进图形化膜层，刻蚀停止在所述硬掩膜层表面；

以所述刻蚀阻挡层和所述先进图形化膜层为掩膜，刻蚀所述硬掩膜层，刻蚀停止在所述栅极层表面；

去除所述刻蚀阻挡层和所述先进图形化膜层，以所述硬掩膜层为掩膜，刻蚀所述栅极层，以形成所述第一栅极和所述第二栅极。

可选的，所述的半导体器件的制造方法还包括：

在形成侧墙材料层之后，且形成所述第二图案化层之前，还在所述侧墙材料层表面上形成覆盖层和/或罩层；

以所述第二图案化层为掩膜，先刻蚀所述罩层和/或覆盖层，在去除所述第二图案化层之后，以所述罩层和/或覆盖层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层；

在以所述第三图案化层为掩膜刻蚀所述刻蚀阻挡层之前，或者在以所述第三图案化层为掩膜刻蚀所述刻蚀阻挡层、先进图形化膜层至所述硬掩膜层表面之后，或者以所述刻蚀阻挡层和所述先进图形化膜层为掩膜刻蚀所述硬掩膜层之后，去除所述覆盖层。

可选的，采用刻蚀工艺和/或化学机械平坦化工艺去除所述覆盖层。

可选的，所述硬掩膜层的材料包括等离子增强型氧化物、氮氧化物和氮化物中的至少一种。

可选的，所述覆盖层的材料包括未掺杂二氧化硅基材料、掺杂二氧化硅基材料、有机硅酸盐玻璃、多孔硅酸盐玻璃、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、低K介电材料、有机聚合物材料、无定形碳和有机抗反射涂料中的至少一种。

可选的，所述罩层的材料包括介电抗反射、底部抗反射、无定形碳、碳化硅、氮化钛、氮化硅、氮氧化硅和金属涂料中的至少一种。

可选的，所述侧墙材料层的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。

可选的，所述第二图案化层为光刻胶。

可选的，所刻蚀所述侧墙材料层后，覆盖在所述牺牲结构的侧壁上的侧墙材料层部分的厚度等于所述第二栅极的线宽，相邻的覆盖在所述牺牲结构的侧壁上的侧墙材料层部分之间的间隔等于所述第二栅极间的间隔。

可选的，所述半导体器件为存储器，所述第一栅极为选择栅极，所述第二栅极为控制栅极。

可选的，所述半导体器件为浮栅型存储器，所述半导体衬底和所述栅极层之间还具有栅极氧化层、浮栅层以及栅间绝缘层堆叠结构。

可选的，在形成所述第一栅极和所述第二栅极之后，还以所述第一栅极和所述第二栅极为掩膜，依次刻蚀栅间绝缘层和浮栅层，以形成存储单元。

与现有技术相比，本发明的技术方案具有以下有益效果：

在形成的第一图案化层上方沉积侧墙材料层之后，不直接对侧墙材料进行刻蚀来形成与第二栅极相对应的侧墙，而是接着在稀疏区上方的侧墙材料层上形成与第一栅极相对应的第二图案化层，以第二图案化层为掩膜刻蚀侧墙材料层，第二图案化层底部保留的侧墙材料层以及第一图案化层的牺牲结构侧壁的侧墙形成了具有第一栅极图案和第二栅极图案的第三图案化层，然后利用第三图案化层为掩膜，来刻蚀栅极层，形成稀疏的第一栅极和密集的第二栅极，由于第三图案化层在稀疏区和密集区上方没有严重的稀疏/密集负载效应，因此使得形成的第一栅极和第二栅极没有刻蚀差异，即避免了栅极的稀疏/密集负载效应，从而保证了密集区上方的边缘第二栅极的轮廓和深度，消除了异常边缘第二栅极对密集区上方其他的第二栅极和稀疏区的第一栅极的不利影响，进而保证了制造的半导体器件的性能。

附图说明

图1是一种NAND存储器件的平面结构示意图；

图2A至2E是一种NAND存储器件的制造方法中的剖面结构示意图；

图3是本发明具体实施例的半导体存储器件的制造方法流程图；

图4A至4F是本发明具体实施例的半导体存储器件的制造方法中的器件结构剖面示意图。

具体实施方式

如图1所示，NAND快闪存储器件可以包括：被器件隔离层分开的半导体衬底中的多个平行有源区(ACT，未图示)，接地选择栅极线(GSL)，串选择栅极线(SSL)以及在相邻的GSL、SSL之间布置的多条字线(WL)，GSL由接地选择晶体管的栅极连接在一起形成，这些接地选择晶体管的源极或漏极连接源线(SL),SSL由串选择晶体管的栅极连接在一起形成，这些串选择晶体管的源极或漏极连接位线(BL),WL由同一个有源区上的存储单元的控制栅极连接在一起形成，SSL、GSL、WL平行排列且交叉该有源区(ACT)，在每个WL和每个有源区(ACT)之间可以提供相应的电荷存储结构，以在WL和有源区(ACT)的每个交叉点提供相应的存储单元。而且，沿GSL和SSL之间的一个有源区(ACT)上形成的多个存储单元可以定义存储单元串，相邻存储单元串可以被两个GSL分开或被两个SSL分开。通常GSL、SSL之间的各条WL的线宽基本相同，且均匀、等间隔(space)分布，而GSL、SSL的线宽通常比WL的线宽大，两条相邻的GSL和两条相邻的SSL之间的间隔(space)基本相同，且都远大于相邻两条WL之间的间隔，例如至少为3倍，而且GSL与其相邻的WL之间的间隔以及SSL与其相邻的WL之间的间隔通常略大于两条相邻的WL间的间隔，因此，SSL、GSL所在的区域通常被称为ISO区(即栅极稀疏区)，而WL所在的区域为Dense区(即栅极密集区)。

请参考图2A至2E，一种上述的NAND快闪存储器件的制造过程，包括以下步骤：

首先，请参考图2A，在一具有选择栅区域(SL区域，即ISO区)和字线区域(WL区域，即Dense区)的半导体衬底100上依次栅极氧化层(GOX)101、浮栅(FG)层102、ONO(氧化硅-氮化硅-氧化硅)层103、控制栅极(CG)层104、PEOX(增强型氧化层)层105、ACL(非晶碳)106、刻蚀阻挡层(ESL)107、图案化牺牲层(core)108以及侧墙材料层109，图案化牺牲层108中具有若干暴露出刻蚀阻挡层107表面的开口；

然后，请参考图2B，对侧墙材料层109进行刻蚀，刻蚀停止在刻蚀阻挡层107表面，刻蚀结束后，仅在图案化牺牲层108的开口侧壁上保留部分侧墙材料层，以在图案化牺牲层108的开口侧壁形成侧墙109a，侧墙109a的线宽等于待形成的字线的线宽，相邻侧墙109a之间的间距等于待形成的字线间距；

接着，请参考图2C，去除图案化牺牲层108，并在侧墙109a以及刻蚀阻挡层107表面上依次形成具有平坦化顶部的有机抗反射涂层(ODL)110、含硅抗反射层(SiARC)111以及用于定义SL区域中待形成的各条选择栅极线的图案化光刻层(PR)112；

然后，请参考图2D，以图案化光刻层(PR)112为掩膜，刻蚀含硅抗反射层111和有机抗反射涂层110，直至刻蚀阻挡层107表面，此时图案化光刻层(PR)112转移到有机抗反射涂层110中，且WL区域中的含硅抗反射层111和有机抗反射涂层110均被此次刻蚀去除，侧墙109a完全暴露出来；

接着，请继续参考图2D，去除图案化光刻层(PR)，以有机抗反射涂层110和侧墙109a为掩膜，对刻蚀阻挡层107、ACL(非晶碳)层106、PEOX(增强型氧化层)层105进行刻蚀，刻蚀停止在控制栅极层104表面，从而将有机抗反射涂层110和侧墙109a的图案转移到PEOX层105中；

然后，请参考图2E，可以通过化学机械平坦化工艺等去除PEOX层105顶部的有机抗反射涂层110、侧墙109a、刻蚀阻挡层107和ACL层106，并以PEOX层105为掩膜，继续刻蚀控制栅极层104、ONO层103和浮栅层102，刻蚀停止在浮栅层102中一定深度或者栅极氧化层101表面，从而形成字线、选择栅极线以及各个存储单元。

上述过程中，由于在刻蚀侧墙材料层形成侧墙109a后，刻蚀阻挡层107表面上的侧墙材料层在WL区域边缘及其相邻的SL区域之间可能已经出现了严重的密度分布不均问题，即I/D loading，或称为稀疏/密集负载效应，如图2B中虚线所示),这种I/D loading继而被传递到PEOX层105，之后以PEOX层105为掩膜，在同一道刻蚀工艺中形成字线和选择栅极线时，受该I/D loading的影响，WL区域的边缘字线往往会产生轮廓和深度的异常，而异常的边缘字线会对WL区域中间的字线以及SL区域中的选择栅极线均产生不利影响，进而影响器件的性能。

本发明提供一种半导体器件的制造方法，主要是先形成与稀疏区栅极(即第一栅极)对应的图案化层，再进行侧墙材料刻蚀以形成与密集区栅极(即第二栅极)对应的侧墙，以避免目上述工艺在刻蚀侧墙材料层形成侧墙时产生的稀疏/密集负载效应，进而消除栅极稀疏区和密集区之间的负载效应(即栅极刻蚀差异)，避免栅极密集区的边缘栅极结构的异常，改善器件性能。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图3，本发明提供一种半导体器件的制造方法，包括以下步骤：

S1，提供具有稀疏区和密集区的半导体衬底，在所述半导体衬底表面上依次形成栅极层以及第一图案化层，所述第一图案化层包括位于所述密集区上方的多个相互间隔的牺牲结构；

S2，在所述第一图案化层表面上依次形成侧墙材料层以及与所述稀疏区上待形成的第一栅极相对应的第二图案化层；

S3，以所述第二图案化层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层，所述第三图案化层包括所述第二图案化层底部保留的侧墙材料层部分以及覆盖在所述牺牲结构的侧壁上且与所述密集区待形成的第二栅极相对应的侧墙材料层部分；

S4，去除所述第一图案化层，并以所述第三图案化层为掩膜，刻蚀所述栅极层，以在所述稀疏区上方形成第一栅极和在所述密集区上方形成第二栅极。

下面以浮栅型存储器为例并结合图4A至4F来详细说明本发明的半导体器件的制造过程。

请参考图4A，在步骤S1中，提供的半导体衬底400可以由任何本领域技术人员熟知的半导体材料来形成，例如硅、硅锗或者类似材料等，可以是体(bulk)材料衬底或绝缘体上硅(SOI)，半导体衬底400中可以已形成阱、有源区(ACT)等结构。所述半导体衬底400具有用于待形成第一栅极(在本实施例为选择栅极，或称选择栅极线)的稀疏区I以及用于待形成第二栅极(在本实施例为控制栅极，或称字线)的密集区II，稀疏区I为稀疏区，后续在稀疏区I中形成的第一栅极线宽较大，且第一栅极间的间隔较大，密集区II为密集区，后续在密集区II中形成的第二栅极的线宽较小，且第二栅极间的间隔较小。

本实施例中，为了制作浮栅型存储器，需要在半导体衬底400表面上依次形成栅极氧化(GOX)层401、浮栅(FG)层402、栅间绝缘层403、栅极层404(即控制栅极层)、硬掩膜层405、先进图形化膜层(APF)406、刻蚀阻挡层407以及第一图案化层408，其中，栅极氧化层401可以通过热氧化工艺或者化学气相沉积工艺形成。浮栅层402和栅间绝缘层403组成电荷存储层，在后续的栅极层404形成的控制栅极的控制下实现存储功能，浮栅层402用于制作浮栅，其材料可以是多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材料，通过化学气相沉积工艺形成，栅间绝缘层403可以为氧化硅-氮化硅-氧化硅(ONO)叠层结构，通过化学气相沉积工艺在浮栅层402表面上依次沉积二氧化硅层、氮化硅层、二氧化硅层形成，当然，栅间绝缘层403还可以是其他合适材料，例如氧化硅、氮化硅或氮氧化硅单层结构，或者包括氧化硅、氮化硅、氮氧化硅两种以上层堆叠的结构。栅极层404可以是未掺杂的多晶硅、掺杂的多晶硅、金属硅化物、与金属硅化物结合的多晶硅或者其他合适材料，可以通过化学气相沉积工艺形成。硬掩膜层405可以包括等离子体增强的氧化层(PEOX)、氮化硅和氮氧化硅中的至少一种，可以使用等离子体增强化学气相沉积(PECVD)形成。APF层406可以是非晶硅(α-si)和/或无定形碳(ACL)等，可以通过化学气相沉积工艺或者旋涂工艺形成，硬掩膜层405和APF层406用于降低在对上覆的光刻胶进行曝光中使用的光的反射、用于提供高蚀刻选择比和低线边缘粗糙度(LER)以及用于提供平坦的表面。刻蚀阻挡层407用于在形成第一图案化层408以及后续形成侧墙时提供刻蚀停止点，以及保护下方叠层，刻蚀阻挡层407可以是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或其他合适的材料。在密集区II上的第一图案化层408具有多个相互间隔的牺牲结构，每个牺牲结构的线宽等于一个第二栅极的线宽，相邻牺牲结构之间的间隔等于两个第二栅极的线宽加上所述两个第二栅极间的间隔，即相邻牺牲结构之间的间隔能够形成两条相邻的第二栅极，此外，第一图案化层408的材料与刻蚀阻挡层407和后续沉积的侧墙材料409均不同，且与刻蚀阻挡层407和后续沉积的侧墙材料409均具有较高的刻蚀选择比，第一图案化层408的材料例如为硼酸盐硅酸盐玻璃(BSG)、硼磷酸盐硅酸盐玻璃(BPSG)和磷酸盐硅酸盐玻璃(PSG)、灰化可移除电介质(ARD)材料、低K介电材料(介电常数K低于2.9)、加热可移除的有机聚合物材料、多晶硅、非晶硅、无定形碳等。

接着，请继续参考图4A，在步骤S2中，在第一图案化层408及其未覆盖的刻蚀阻挡层407的表面上沉积侧墙材料层409，沉积的侧墙材料层409的材料可以包括氧化硅、氮化硅、氮氧化硅中的至少一种，可以是单层结构，也可以是两层以上的叠层结构，侧墙材料层409在第一图案化层408的开口的内侧壁上的厚度大于等于待形成的第二栅极(即字线)的宽度，此时沉积的侧墙材料层40还未填满第一图案化层408的开口，然后在沉积的侧墙材料层409表面上形成具有平坦顶部表面的覆盖层410，并在覆盖层410表面上依次形成罩层411以及第二图案化层412。覆盖层410为与第一图案化层408、侧墙材料层409和刻蚀阻挡层407相比具有较高刻蚀选择比的材料，例如是不掺杂二氧化硅基材料层(如二氧化硅)、掺杂二氧化硅基材料层(如氟化氧化硅FSG)、有机硅酸盐玻璃层(如硼磷酸盐硅酸盐玻璃BPSG，磷酸盐硅酸盐玻璃PSG)、多孔硅酸盐玻璃层、氮化硅基材料层、氮氧化硅基材料层、碳化硅基材料层、低K介电材料层(介电常数K低于2.9)、有机聚合物材料(如聚酰亚胺、有机硅氧烷聚合物、聚亚芳基醚)、钛、二氧化钛、氮化钛、氧化铬、无定形碳和抗反射涂层(如底部抗反射层BARC)中的至少一种，可以通过旋涂工艺、真空蒸镀工艺、溅射沉积工艺或者化学气相沉积工艺形成，覆盖层410主要是为后续形成第二图案化层412提供平坦化的工艺表面，本实施例中，覆盖层410为由吸光性物质和高分子化合物形成的有机抗反射涂层(ODL)，对光或放射线有较大吸光度、与罩层411等发生混合(不溶于抗蚀剂溶剂)、涂布时或加热干燥时低分子物质不从防反射膜材料扩散到涂布在其上的罩层411中、具有比罩层411更大的干蚀刻速度等。罩层411可以通过CVD(化学气相沉积)、真空沉积、溅射或者旋涂来沉积形成，所述罩层411可包含吸收或反射辐射的材料，例如介电抗反射层(DARC)、底部抗反射层(BARC)、无定形碳(α-碳)、碳化硅、氮化钛(TiN)、氮化硅(SiN)、氮氧化硅(SiON)或金属涂层。当后续用于形成第二图案化层412的材料暴露于一定波长的光辐射之下(用来在光刻胶中产生高分辨率图案)时，罩层411可以减少第二图案化层412形成时的反射光并且减少在第二图案化层412中的驻波图案的形成，保护覆盖层410不受该第二图案化层412形成时的光辐射的影响。第二图案化层412为光刻胶，其中的图案与稀疏区上待形成的第一栅极(即选择栅极线)相对应。

请参考图4B，在步骤S3中，首先，以第二图案化层412为掩膜，刻蚀罩层411和覆盖层410至侧墙材料层409表面，此时第二图案化层412中的图案转移到覆盖层410中，即盖层410被图形化，且密集区II的侧墙材料层409表面上的罩层411和覆盖层410均被此次刻蚀去除。然后，采用氧灰化工艺等去除第二图案化层412，以避免第二图案化层412在后续刻蚀工艺中产生大量有机聚合物残留(polymer)而影响后续刻蚀效果。接着，以图形化的罩层411和覆盖层410为掩膜，对侧墙材料层409进行刻蚀，刻蚀停止在刻蚀阻挡层407表面，此时在密集区II上的第一图案化层408的牺牲结构侧壁形成侧墙409a，与密集区II上待形成的第二栅极性对应，由于罩层411和覆盖层410的保护，覆盖层410底部的侧墙材料层部分409b被保留下来，与稀疏区I上待形成的第二栅极相对应，由此形成具有待形成的第一栅极和第二栅极的图案的第三图案化层，即第三图案化层包括密集区II上的牺牲结构侧壁的侧墙材料部分409a(与待形成的第二栅极相对应)以及稀疏区I上剩余的侧墙材料层部分409b(与待形成的第一栅极相对应)，第三图案化层在密集区II邻接稀疏区I的边缘处不存在图2B所示的稀疏/密集负载效应，即密集区II边缘的侧墙409a的结构与其中间区域的结构基本一致，不存在异常的刻蚀差异。侧墙409a在密集区II上均匀分布，其线宽等于待形成的第二栅极(即字线)的线宽，其间隔等于待形成的第二栅极(即字线)间的间隔。

请参考图4D，在步骤S4中，首先可以根据第一图案化层408的材料特性，选择合适的工艺去除第一图案化层408，当第一图案化层408为灰化可移除电介质(ARD)材料时，可以采用灰化工艺去除，当第一图案化层408为加热可移除的有机聚合物材料，可以采用加热的方式将第一图案化层408分解而去除，例如加热到200℃以上，当第一图案化层408为硼酸盐硅酸盐玻璃(BSG)、硼磷酸盐硅酸盐玻璃(BPSG)和磷酸盐硅酸盐玻璃(PSG)、低K介电材料(介电常数K低于2.9)、多晶硅、非晶硅、无定形碳等时，可以通过干法刻蚀工艺或者湿法腐蚀工艺去除。然后，以罩层411、覆盖层412以及第三图案化层为掩膜，对刻蚀阻挡层407进行刻蚀，以打开刻蚀阻挡层407而暴露出下方的APF层406，当罩层411为Si-ARC时，此次刻蚀会消耗掉部分罩层411厚度。接着，继续以罩层411、覆盖层412以及第三图案化层为掩膜，对刻蚀阻挡层407暴露出的APF层406进行刻蚀，以打开APF层406而暴露出下方的硬掩膜层405。为了避免后续刻蚀硬掩膜层405时产生高深宽比刻蚀工艺难度以及避免罩层411、覆盖层412的材料在后续硬掩膜层405刻蚀时产生额外的刻蚀残留，在打开APF层406后，可以通过化学机械平坦化工艺(CMP)去除侧墙材料层部分409b上方的罩层411、覆盖层412，该CMP工艺还降低了密集区II上侧墙409a的高度，使第三图案化层的顶部高度一致，从而进一步提高稀疏区I和密集区II上硬掩膜层405及其下方各层的刻蚀一致性。在本发明的其他实施例中，罩层411、覆盖层412也可以在打开刻蚀阻挡层407之后且在打开APF层406之前去除，还可以在硬掩膜层405打开之后去除，去除工艺可以是湿法剥离工艺。

之后，请参考图4E，以第三图案化层、刻蚀阻挡层407以及APF层406为掩膜，刻蚀硬掩膜层405以将硬掩膜层405图形化，即将第三图案化层中的第一栅极图案和第二栅极图案转移到硬掩膜层405中。为了进一步避免后续刻蚀硬掩膜层405下方各层时产生的高深宽比刻蚀工艺难度以及第三图案化层、刻蚀阻挡层407以及APF层406的材料在刻蚀硬掩膜层405下方各层时产生额外的刻蚀残留，在将硬掩膜层405图形化后，以通过合适工艺，例如干法刻蚀、湿法刻蚀、化学机械平坦化工艺等，去除第三图案化层、刻蚀阻挡层407以及APF层406。

然后，请参考图4F，以图形化后的硬掩膜层405为掩膜，刻蚀栅极层404，以在稀疏区I上形成第一栅极(即选择栅极线)404a，在密集区II上形成第二栅极(即字线)404b，由于硬掩膜层405中的图案源自没有异常的稀疏/密集负载效应(即超出工艺要求的刻蚀差异)的第三图案化层，因此以硬掩膜层405为掩膜刻蚀栅极层404而获得的第一栅极404a和第二栅极404b也没有异常的稀疏/密集负载效应(即超出工艺要求的刻蚀差异)，密集区II上的边缘第二栅极的轮廓和深度均满足要求。继续以图形化后的硬掩膜层405、第一栅极404a和第二栅极404b为掩膜，刻蚀栅间绝缘层403和浮栅层402，刻蚀可以最终停止在浮栅层402中的一定深度或者停止在栅极氧化层401表面，从而形成各个存储单元。由于第一栅极和第二栅极没有异常的稀疏/密集负载效应，密集区II上的边缘第二栅极的结构满足要求，因此最终形成的各个存储单元的轮廓和深度基本一致，尤其是密集区II上的边缘存储单元的结构(包括轮廓和深度)能够满足器件制造要求。

需要说明的是，上述的半导体器件的制造方法最终制得了浮栅型闪存，而当应用本发明的半导体器件的制造方法来制作非浮栅型存储器件时，在步骤S1中可以直接在半导体衬底表面400上形成栅极氧化(GOX)层401、电荷存储层、栅极层404、硬掩膜层405、先进图形化膜层(APF)406、刻蚀阻挡层407以及图案化牺牲层408，后续的各步骤中的刻蚀停止点进行相应的调整即可。当应用本发明的半导体器件的制造方法来制作非存储类器件时，在步骤S1中可以直接在半导体衬底表面400上形成栅极氧化(GOX)层401、栅极层404、硬掩膜层405、先进图形化膜层(APF)406、刻蚀阻挡层407以及图案化牺牲层408，后续的各步骤中的刻蚀停止点进行相应的调整即可。当然本发明的各个实施例中，步骤S1中，在栅极层404表面上形成的硬掩膜层405、先进图形化膜层(APF)406、刻蚀阻挡层407叠层结构也可以是适当增减，在步骤S2中第二图案化层412与侧墙材料层409之间的叠层也可以适当增减，后续的各步骤中的刻蚀停止点进行相应的调整即可，不仅限于上述举例。

综上所述，本发明的半导体器件的制造方法，在形成的第一图案化层上方沉积侧墙材料层之后，不直接对侧墙材料进行刻蚀来形成与第二栅极相对应的侧墙，而是接着在稀疏区上方的侧墙材料层上形成与第一栅极相对应的第二图案化层，以第二图案化层为掩膜刻蚀侧墙材料层，第二图案化层底部保留的侧墙材料层以及第一图案化层的牺牲结构侧壁的侧墙形成了具有第一栅极图案和第二栅极图案的第三图案化层，然后利用第三图案化层为掩膜，来刻蚀栅极层，形成稀疏的第一栅极和密集的第二栅极，由于第三图案化层在稀疏区和密集区上方没有严重的稀疏/密集负载效应，因此使得形成的第一栅极和第二栅极没有刻蚀差异，即避免了栅极的稀疏/密集负载效应，从而保证了密集区上方的边缘第二栅极的轮廓和深度，消除了异常边缘第二栅极对密集区上方其他的第二栅极和稀疏区的第一栅极的不利影响，进而保证了制造的半导体器件的性能。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：

提供具有稀疏区和密集区的半导体衬底，在所述半导体衬底表面上依次形成栅极层以及第一图案化层，所述第一图案化层包括位于所述密集区上方的多个相互间隔的牺牲结构，且在所述栅极层和所述第一图案化层之间还形成有硬掩膜层；

在所述第一图案化层表面上依次形成侧墙材料层以及与所述稀疏区上待形成的第一栅极相对应的第二图案化层；

以所述第二图案化层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层，所述第三图案化层包括所述第二图案化层底部保留的侧墙材料层部分以及覆盖在所述牺牲结构的侧壁上且与所述密集区待形成的第二栅极相对应的侧墙材料层部分；

去除所述第一图案化层，并以所述第三图案化层为掩膜，将所述硬掩膜层图形化，进一步以图形化后的所述硬掩膜层为掩膜，刻蚀所述栅极层，以在所述稀疏区上方形成第一栅极和在所述密集区上方形成第二栅极。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述栅极层的材料为未掺杂的多晶硅、掺杂的多晶硅以及金属硅化物中的至少一种。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图案化层的材料包括硼酸盐硅酸盐玻璃、硼磷酸盐硅酸盐玻璃、磷酸盐硅酸盐玻璃、灰化可移除电介质、介电常数K低于2.9的低K介电材料、加热可移除的有机聚合物、多晶硅、非晶硅和无定形碳中的至少一种。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述栅极层和所述第一图案化层之间依次形成有硬掩膜层和刻蚀阻挡层。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述硬掩膜层和所述刻蚀阻挡层之间还形成有先进图形化膜层，所述先进图形化膜层包括无定形碳层和/或非晶硅层。

6.如权利要求5所述的半导体器件的制造方法，其特征在于，形成所述第一栅极和所述第二栅极的过程包括：

以所述第三图案化层为掩膜，刻蚀所述刻蚀阻挡层和所述先进图形化膜层，刻蚀停止在所述硬掩膜层表面；

以所述刻蚀阻挡层和所述先进图形化膜层为掩膜，刻蚀所述硬掩膜层，刻蚀停止在所述栅极层表面；

去除所述刻蚀阻挡层和所述先进图形化膜层，以所述硬掩膜层为掩膜，刻蚀所述栅极层，以形成所述第一栅极和所述第二栅极。

7.如权利要求6所述的半导体器件的制造方法，其特征在于，还包括：

在形成侧墙材料层之后，且形成所述第二图案化层之前，还在所述侧墙材料层表面上形成覆盖层和/或罩层；

以所述第二图案化层为掩膜，先刻蚀所述罩层和/或覆盖层，在去除所述第二图案化层之后，以所述罩层和/或覆盖层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层；

在以所述第三图案化层为掩膜刻蚀所述刻蚀阻挡层之前，或者在以所述第三图案化层为掩膜刻蚀所述刻蚀阻挡层、先进图形化膜层至所述硬掩膜层表面之后，或者以所述刻蚀阻挡层和所述先进图形化膜层为掩膜刻蚀所述硬掩膜层之后，去除所述覆盖层。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，采用刻蚀工艺和/或化学机械平坦化工艺去除所述覆盖层。

9.如权利要求4至8中任一项所述的半导体器件的制造方法，其特征在于，所述硬掩膜层的材料包括等离子增强型氧化物、氮氧化物和氮化物中的至少一种。

10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述覆盖层的材料包括未掺杂二氧化硅基材料、掺杂二氧化硅基材料、有机硅酸盐玻璃、多孔硅酸盐玻璃、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、介电常数K低于2.9的低K介电材料、有机聚合物材料、无定形碳和有机抗反射涂料中的至少一种。

11.如权利要求7所述的半导体器件的制造方法，其特征在于，所述罩层的材料包括介电抗反射、底部抗反射、无定形碳、碳化硅、氮化钛、氮化硅、氮氧化硅和金属涂料中的至少一种。

12.如权利要求1所述的半导体器件的制造方法，其特征在于，所述侧墙材料层的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。

13.如权利要求1至8中任一项所述的半导体器件的制造方法，其特征在于，所述第二图案化层为光刻胶。

14.如权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述侧墙材料层后，覆盖在所述牺牲结构的侧壁上的侧墙材料层部分的厚度等于所述第二栅极的线宽，相邻的覆盖在所述牺牲结构的侧壁上的侧墙材料层部分之间的间隔等于所述第二栅极间的间隔。

15.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为存储器，所述第一栅极为选择栅极，所述第二栅极为控制栅极。

16.如权利要求15所述的半导体器件的制造方法，其特征在于，所述半导体器件为浮栅型存储器，所述半导体衬底和所述栅极层之间还具有栅极氧化层、浮栅层以及栅间绝缘层堆叠结构。

17.如权利要求16所述的半导体器件的制造方法，其特征在于，在形成所述第一栅极和所述第二栅极之后，还以所述第一栅极和所述第二栅极为掩膜，依次刻蚀栅间绝缘层和浮栅层，以形成存储单元。

Images