JP4745663B2 - ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 - Google Patents

ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 Download PDF

Info

Publication number
JP4745663B2
JP4745663B2 JP2004546873A JP2004546873A JP4745663B2 JP 4745663 B2 JP4745663 B2 JP 4745663B2 JP 2004546873 A JP2004546873 A JP 2004546873A JP 2004546873 A JP2004546873 A JP 2004546873A JP 4745663 B2 JP4745663 B2 JP 4745663B2
Authority
JP
Japan
Prior art keywords
fin
gate
insulating layer
forming
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004546873A
Other languages
English (en)
Other versions
JP2006504268A5 (ja
JP2006504268A (ja
Inventor
ユ ビン
エス． アーメッド シブリー
ジリン アン ジュディー
ダクシナ−マーシー スリカンテスワラ
クリボカピク ゾラン
ワン ハイホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006504268A publication Critical patent/JP2006504268A/ja
Publication of JP2006504268A5 publication Critical patent/JP2006504268A5/ja
Application granted granted Critical
Publication of JP4745663B2 publication Critical patent/JP4745663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体デバイス、および半導体デバイスを製造する方法に関する。本発明は特に、ダブルゲートデバイスに適用することができる。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の増加を要求する。構造的要素を１００ｎｍ未満に減少することは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、移動度低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。
このダブルゲートＭＯＳＦＥＴでは、２つのゲートが短チャネル効果をコントロールするために使用される。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の趣旨に沿った実装は、導電性のフィンの両側に形成される２つのゲートを有するＦｉｎＦＥＴデバイスを提供する。このデバイスは、デバイスのトータルでのチャネル幅を増加させるべく、導電性のフィンより下にゲート材料を含むことができる。
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そしてその一部は、以下の検討に基づいて当業者に明白になるであろう。または本発明を実行することによって認識できる。本発明の効果は、添付された請求項で特に指摘されるように理解され、達成される。
本発明によれば、前述およびその他の利点の一部は、基板、絶縁層、第１ゲート、およびフィンを含む半導体デバイスによって達成される。
絶縁層は、基板上に形成される。
また、第１ゲートは、絶縁層上に形成される。この第１ゲートは、半導体デバイスのチャネル領域でＵ字型の断面を有している。
フィンは、複数の側表面、上表面、および下表面を有する。この下表面および側表面の一部は、第１ゲートに囲まれている。
本発明の他の態様によれば、半導体デバイスを製造する方法が提供される。この方法は、基板上に絶縁層を形成するステップと、絶縁層上にフィン構造を形成するステップと、を含んでいる。
このフィン構造は、複数の側表面、上表面および下表面を有している。
この方法はさらに、フィン構造の上表面上に絶縁層を形成するステップと、ソースおよびドレイン領域を形成するステップと、フィン構造の下表面より下の絶縁層を横方向にアンダーカットすべく、絶縁層をエッチングするステップと、を含んでいてもよい。
この方法はさらに、フィン構造上にゲート材料をたい積するステップを含んでいる。このゲート材料は、フィン構造の下表面と、側表面の少なくとも一部と、を取り囲んでいる。
この方法はまた、たい積したゲート材料をプレーナ化するステップと、フィンの両側に第１および第２ゲート電極を形成すべく、ゲート材料をパターン化およびエッチングするステップと、を含む。
本発明のさらなる態様によれば、基板、絶縁層、導電性のフィン、絶縁性のキャップ、ゲート絶縁層、およびゲートを含んだ半導体デバイスが提供される。
この絶縁層は、基板上に形成され、導電性のフィンは、絶縁層上に形成される。
この導電性のフィンは、第１端部と、第２端部と、およびこの第１端部および第２端部の間に位置する中間部分と、を有する。この第１端部および第２端部は、絶縁層上に配置され、中間部分はこの絶縁層と分離されている。
絶縁性のキャップは、導電性のフィンの上表面の上に形成され、ゲート絶縁層は、側表面および導電性のフィンの下表面の上に形成される。
ゲートは絶縁層上に形成される。このゲートは、導電性のフィンの中間部分の下表面および側表面を取り囲んでいる。
本発明の他の利点および構成は、以下の詳細な説明から、当業者に容易に明白になるであろう。図示および記載した実施形態は、本発明を実行するために熟考された最良のモードの例として、記載されている。本発明は、この発明内のすべての様々な明白な点における修正例ができる。このように、図面は、本来例示的なものであって、制限的なものではないとみなされる。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
以下、添付の図面に言及して本発明の趣旨に沿った実装を詳細に記載する。異なる図面における同一の参照符号は、同一又は類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明の趣旨に沿った実装は、ダブルゲートＦｉｎＦＥＴデバイス、およびこのようなデバイスを製造する方法を提供する。
本発明に従って形成されたＦｉｎＦＥＴデバイスは、導電性のフィンの下表面を囲むゲート材料を有する導電性のフィンの両側に形成されるゲートを含むことができる。
図１は、本発明の実施形態に従って形成された半導体デバイス１００の断面図である。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上のシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。
埋込酸化膜１２０およびシリコン層１３０を、従来の方法により基板１１０上に形成してもよい。
典型的な実装においては、埋込酸化膜１２０は、酸化シリコンを含んでおり、約１５００Åから約３０００Åに及ぶ厚みを有し得る。
シリコン層１３０は、約２００Åから約１０００Åに及ぶ厚みを有する単結晶または多結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
代替的な本発明の趣旨に沿った実装では、基板１１０および層１３０は、ゲルマニウムのような他の半導体材料、またはシリコンゲルマニウムのような半導体材料の組合せを含んでいてもよい。埋込酸化膜１２０はさらに他の絶縁材料を含んでいてもよい。
後のエッチングプロセスの間に保護キャップとしての役割を果たすシリコン窒化物層または酸化シリコン層のような絶縁層１４０を、シリコン層１３０上に形成することができる。典型的な実装においては、絶縁層１４０は約１００Åから約２５０Åに及ぶ厚みでたい積することができる。次に、後の処理のためのフォトレジストマスク１５０を形成すべく、フォトレジスト材料をたい積してパターン化してもよい。フォトレジストは、任意の従来方法によりたい積すると共にパターン化することができる。
その後、半導体デバイス１００をエッチングしてもよい。典型的な実装の１つにおいては、図２Ａに示すように、シリコン層１３０は、従来の方法によりエッチングすることができ、このエッチングは埋込酸化膜１２０の上で停止する。
図２Ａに示すように、絶縁性のキャップ１４０を有するシリコンを含むフィン２１０を形成すべく、絶縁層１４０およびシリコン層１３０をエッチングする。
フィン２１０を形成した後、このフィン２１０の各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、典型的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
図２Ｂは、本発明の典型的な実施例の一例に従って、埋込酸化膜１２０上のフィン２１０に隣接するように形成されたソース領域２２０およびドレイン領域２３０を含む半導体１００の上面図である。
ソース／ドレイン領域２２０、２３０を形成した後、図３Ａに示すように、埋込酸化膜１２０の一部を除去すべく、従来のエッチングケミストリを使用して半導体デバイス１００をエッチングすることができる。
典型的な実装の一例においては、エッチングは、埋込酸化膜１２０の約１００Åから２５０Åを除去してもよい。このエッチング中に、図３Ａの領域３００に示すように、フィン２１０より下の埋込酸化膜１２０の一部を削除してもよい。
フィン２１０より下の側面のアンダーカットは、フィン２１０より下の埋込酸化膜１２０をさらにエッチングすべく、後のプロセスを促進するために使用してもよい。
その後、フィン２１０より下の埋込酸化膜１２０の一部を横にエッチングすべく、第２のエッチングを実行してもよい。
図３Ｂに示すように、フィン２１０より下に位置する埋込酸化膜１２０を横にエッチングすべく、典型的な実装の１つにおいては、例えば高圧力のHBrを使用する等方性エッチングを実行してもよい。
フィン２１０は、図３Ｂに示す断面中の埋込酸化膜１２０の上に、実質的にサスペンド（浮遊）されている。
しかしながら、フィン２１０の端部はまだ埋込酸化膜１２０に取り付けられており、図３Ｂに示すフィン２１０のサスペンドされた部分は、ソース／ドレイン領域２２０、２３０のそれぞれと隣接するフィン２１０の端部において埋込酸化膜１２０に支持される。
フォトレジストマスク１５０を除去してもよい。次に、絶縁層をフィン２１０上に形成してもよい。例えば、図４に示すように、薄い酸化膜４１０をフィン２１０上に熱処理により成長させてもよい。
酸化膜４１０は、約１０Åから１００Åまでの厚みに成長させることができ、ゲート絶縁層の役割を果たすべく、フィン２１０の露出したシリコン側表面および下表面上に形成することができる。しかしながら、絶縁性のキャップ１４０は、フィン２１０の上表面を保護する。
その後、図５に示すように、シリコン層５１０を半導体デバイス１００上にたい積してもよい。このシリコン層５１０は、続いて形成されるゲート電極用のゲート材料を含んでいてもよい。
典型的な実装の一例においては、シリコン層５１０は、従来の化学蒸着法（ＣＶＤ）を使用して約５００Åから約１０００Åに及ぶ厚みになるようにたい積されたポリシリコンを含んでいてもよい。代替的に、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、ゲート材料として使用してもよい。
その後、半導体デバイス１００をプレーナ化してもよい。
例えば、図６に示すように、ゲート材料（すなわちシリコン層５１０）の鉛直方向における高さが絶縁性のキャップ１４０と等しいまたはほとんど等しくなるように、化学的機械的研磨（ＣＭＰ）を実行してもよい。
図６を参照して、半導体デバイス１００のチャネル領域のシリコン層５１０の断面はＵ字型である。またゲート材料は、２つの側表面上のフィン２１０と、チャネル領域中のフィン２１０の下表面を取り囲む。
しかしながら、フィン２１０の上表面は、絶縁性のキャップ１４０によって被覆される。
その後、ゲート電極を形成すべく、シリコン層５１０をパターン化し、エッチングしてもよい。
例えば、図７は、ゲート電極を形成した後の、本発明の趣旨に沿った半導体デバイス１００の上面図を示す。
図示のように、半導体デバイス１００は、ゲート電極７１０、７２０、およびフィン２１０の底部を囲むゲート材料５１０（図６）を有するダブルゲート構造を含んでいる。簡略化のため、フィン２１０の側表面および下表面を取り囲むゲート絶縁膜４１０は、図７に図示していない。
その後、ソース／ドレイン領域２２０、２３０をドープしてもよい。例えば、ｎ型またはｐ型不純物を、ソース／ドレイン領域２２０、２３０に注入してもよい。特定の注入薬量および注入エネルギーは、特定の最終製品（end device）の必要条件に基づいて選択することができる。
当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このようなステップは過度に本発明の趣旨を不明瞭にしないように、ここには記載しない。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサをソース／ドレイン・イオン注入より先に形成してもよい。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性化アニーリングを実行してもよい。
図７に示される生成された半導体デバイス１００は、第１ゲート７１０および第２ゲート７２０を有するダブルゲート・デバイスである。
ゲート材料５１０（図６）は、ゲート・エッチング中にフィン２１０を保護する絶縁性のキャップ１４０をフィン２１０が維持することを可能にする一方で、フィン２１０の３つの表面を取り囲んでおり、従来のＦｉｎＦＥＴと比較して１つのデバイス当たりのチャネル幅が増加した半導体デバイス１００を提供する。
さらに、フィン２１０の底部を囲んでいるゲート材料５１０は、第３のゲート電極が必要であり得る状況下において、第３ゲートとして使用することができる。
いくつかの実装においては、図３Ａおよび図３Ｂに関して記載した、埋込酸化膜１２０を横方向にアンダーカットすることに関連するプロセスを回避して、電気的、物理的に分離した２つのゲート電極７１０、７２０を生成してもよい。
この実装においては、ゲート電極７１０、７２０をフィンによって互いから効果的に分離するので、回路中で使用される際、ゲート電極７１０、７２０の各々にバイアスを別々にかけることができる。
この実装では、例えば特定の回路必要条件に基づいて、ゲート電極７２０とは異なる電圧でゲート電極７１０をバイアスしてもよい。
独立してゲートをバイアスすることは、回路設計中の半導体デバイス１００のフレキシティビティを高める。さらに、ゲート電極７２０とは別に、ゲート電極７１０をｎ型またはｐ型不純物でドープしてもよい。また逆も同じである。
したがって、本発明によれば、デバイスのチャネル領域中にＵ字型の断面を有するダブルゲートＦｉｎＦＥＴデバイスが形成される。
生成した構造は、短チャネル耐性に優れているので有利である。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセス中に容易に統合することができる。
いくつかの実装においては、ＦｉｎＦＥＴは複数のフィンを必要としてもよい。
図８Ａから図８Ｅは、複数のフィンを形成する典型的なプロセスの一例を示す図である。図８Ａは、半導体デバイス８００の断面を示す。
図８Ａを参照すると、デバイス８００は埋込酸化物（ＢＯＸ）層８１０、フィン層８２０、SiO2層８３０、SiO2構造８４０、およびポリシリコン・スペーサ８５０を含んでいてもよい。
フィン層８２０は、シリコン、ゲルマニウムまたはシリコンとゲルマニウムの組合せを含んでいてもよい。
層８１０ないし８３０、構造８４０、およびスペーサ８５０は、従来の方法で形成することができる。
SiO2構造８４０およびスペーサ８５０は、形成されることになっているフィン間の所望の距離に基づく所定幅を有するように形成することができる。
その後、SiO2構造８４０および層８３０をエッチングし、図８Ｂに示す構造を生成することができる。図示のように、ポリシリコンスペーサ（poly spacers）８５０は、下にあるSiO2がエッチングされないように保護する。
その後、図８Ｃに示すように、ポリシリコンスペーサ８５０を除去してもよい。
それから、図８Ｄに示すように、フィン層８２０を従来の方法でエッチングすることができる。この際、SiO2は、SiO2より下のフィン材料を保護するマスクの役割を果たす。
その後、SiO2マスクをエッチングし、図８Ｅに示す２つのフィンを生成してもよい。この際、エッチングはシリコン・フィン材料の上で停止する。
この方法では、互いに予め決定された間隔をあけた２つ以上のフィンが形成される。
他の実装の１つにおいては、高くしたソース／ドレインを有するＦｉｎＦＥＴが望まれる。
図９Ａおよび図９Ｂは、高くしたソース／ドレイン領域を有するＦｉｎＦＥＴを形成するための典型的なプロセスを示す断面図である。
図９Ａを参照すると、デバイス９００はＢＯＸ層９１０、シリコン層９２０、ゲート９３０、およびサイドウォールスペーサ９４０を含んでいる。これらの層／構造は、従来の方法で形成することができる。
このシリコン層９２０を、ソース／ドレイン領域中でシリコンの約１０％が残るようにエッチバックしてもよい。
次に、図９Ａ中の矢印で示すように、ソース／ドレイン領域をドープすべく、ソース/ドレイン注入を傾斜させて実行してもよい。
このソース／ドレインのイオン注入は、特定の回路必要条件に基づいたｎ型またはｐ型不純物を含んでいてもよい。
ソース／ドレイン注入が完了した後、図９Ｂに示すように、ソース／ドレイン領域の高さを高くすべく、シリコン層９２０の選択エピタキシャル成長（ＳＥＧ）を実行することができる。このように、所望の位置においてＳ／Ｄ接合を形成すべく、ソース／ドレイン注入を注入し、その後、ソース／ドレイン領域を高くするＳＥＧプロセスを実行してもよい。
この方法においては、生成されるデバイスの寄生ソース／ドレイン抵抗が低くなる。
前記記載においては、本発明について理解し易いように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明による、半導体デバイスを製造するのに使用される絶縁層および導電層は、従来のたい積技術によってたい積してもよい。例えば、低圧ＣＶＤ（ＬＰＣＶＤ）およびエンハンストＣＶＤ（ＥＣＶＤ）を含んだ様々な種類のＣＶＤプロセスのようなメタライゼーション技術を使用することができる。
本発明は、ダブルゲート半導体デバイスの製造、特に１００ｎｍ以下の構造的要素を有するＦｉｎＦＥＴデバイスに適用可能である。
本発明は、様々な種類の半導体デバイスの形成に適用可能である。したがって、不必要に本発明の内容を不明瞭にしないようにその詳細は記載しない。本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
本発明の好ましい実施形態およびその多様性のうちのいくつかの例のみが、本発明において開示されると共に記載される。本発明は、様々な他の組合わせおよび環境において使用できると共に、ここに記載されるような本発明の概念の範囲内の変形または修正することができるものとして理解される。
本発明の実施形態に従ってフィンを形成するために使用することができる典型的な層の一例を示す断面図。 本発明の典型的な実施形態の一例に従ったフィンの形成を示す断面図。 本発明の典型的な実施形態の一例に従った、図２Ａの半導体デバイスを概略的に示す上面図。 本発明の典型的な実施形態の一例に従った、図２Ａのフィンの下の絶縁層のアンダーカットを示す断面図。 本発明の典型的な実施形態の一例に従った、図２Ａのフィンの下の絶縁層のアンダーカットを示す断面図。 本発明の典型的な実施形態の一例に従った、図３Ｂのフィン上のゲート絶縁層の形成を示す断面図。 本発明の典型的な実施形態の一例に従った、図４のデバイス上のゲート材料の形成を示す断面図。 本発明の典型的な実施形態の一例に従った、ゲート材料のプレーナ化を示す断面図。 本発明の典型的な実施形態の一例に従って形成された、典型的なダブルゲート・デバイスの一例を示す平面図。 本発明の他の実施形態の一例に従って複数のフィンの形成を示す断面図。 本発明の他の実施形態の一例に従って複数のフィンの形成を示す断面図。 本発明の他の実施形態の一例に従って複数のフィンの形成を示す断面図。 本発明の他の実施形態の一例に従って複数のフィンの形成を示す断面図。 本発明の他の実施形態の一例に従って複数のフィンの形成を示す断面図。 本発明の他の実施形態の一例に従って高くしたソース／ドレイン領域の形成を示す断面図。 本発明の他の実施形態の一例に従って高くしたソース／ドレイン領域の形成を示す断面図。

Claims (2)

  1. ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法であって、
    基板上に絶縁層を形成するステップと、
    前記絶縁層上に、複数の側表面、上表面および下表面を有するフィン構造を形成するステップと、
    前記フィン構造の上表面上に絶縁層を形成するステップと、
    ソースおよびドレイン領域を形成するステップと、
    前記フィン構造の前記下表面より下の前記絶縁層を横方向に貫通してエッチングして、前記フィン構造の一部が、基板上で浮遊するとともに、前記ソースおよびドレイン領域に隣接した前記フィン構造の端部によって支持された状態にするステップと、
    前記フィン構造上に、前記フィン構造の前記下表面と、前記側表面の少なくとも一部とを取り囲むようにゲート材料をたい積するステップと、
    前記たい積したゲート材料をプレーナ化するステップと、
    前記フィン構造の対向面上に第１ゲート電極および第２ゲート電極を形成すべく、前記ゲート材料をパターン化すると共にエッチングするステップとを含む、方法。
  2. 前記エッチングするステップは、
    前記絶縁層を横方向に貫通すべく、ＨＢｒを使用する、請求項１記載の方法。
JP2004546873A 2002-10-22 2003-10-14 ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 Expired - Fee Related JP4745663B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/274,867 2002-10-22
US10/274,867 US6833588B2 (en) 2002-10-22 2002-10-22 Semiconductor device having a U-shaped gate structure
PCT/US2003/032663 WO2004038804A2 (en) 2002-10-22 2003-10-14 Semiconductor device having a u-shaped gate structure

Publications (3)

Publication Number Publication Date
JP2006504268A JP2006504268A (ja) 2006-02-02
JP2006504268A5 JP2006504268A5 (ja) 2006-11-30
JP4745663B2 true JP4745663B2 (ja) 2011-08-10

Family

ID=32093167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004546873A Expired - Fee Related JP4745663B2 (ja) 2002-10-22 2003-10-14 ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法

Country Status (9)

Country Link
US (2) US6833588B2 (ja)
JP (1) JP4745663B2 (ja)
KR (1) KR100993937B1 (ja)
CN (1) CN100448023C (ja)
AU (1) AU2003282849A1 (ja)
DE (1) DE10393565B4 (ja)
GB (1) GB2409575B (ja)
TW (1) TWI321336B (ja)
WO (1) WO2004038804A2 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222680B2 (en) 2002-10-22 2012-07-17 Advanced Micro Devices, Inc. Double and triple gate MOSFET devices and methods for making same
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US7728360B2 (en) * 2002-12-06 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-gate transistor structure
US7259425B2 (en) * 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
US7148526B1 (en) 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6960804B1 (en) 2003-08-04 2005-11-01 Hussman Corporation Semiconductor device having a gate structure surrounding a fin
US6876042B1 (en) 2003-09-03 2005-04-05 Advanced Micro Devices, Inc. Additional gate control for a double-gate MOSFET
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7064022B1 (en) * 2003-12-08 2006-06-20 Advanced Micro Devices, Inc. Method of forming merged FET inverter/logic gate
US7271444B2 (en) * 2003-12-11 2007-09-18 International Business Machines Corporation Wrap-around gate field effect transistor
US8217450B1 (en) 2004-02-03 2012-07-10 GlobalFoundries, Inc. Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US7439588B2 (en) * 2005-12-13 2008-10-21 Intel Corporation Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate
US7512017B2 (en) * 2005-12-21 2009-03-31 Intel Corporation Integration of planar and tri-gate devices on the same substrate
US7396711B2 (en) 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
US7407847B2 (en) * 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
US7449373B2 (en) 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7425500B2 (en) 2006-03-31 2008-09-16 Intel Corporation Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7435683B2 (en) * 2006-09-15 2008-10-14 Intel Corporation Apparatus and method for selectively recessing spacers on multi-gate devices
US20080097346A1 (en) * 2006-09-19 2008-04-24 Alcon, Inc. Trocar cannula
US7700470B2 (en) 2006-09-22 2010-04-20 Intel Corporation Selective anisotropic wet etching of workfunction metal for semiconductor devices
US7842579B2 (en) * 2007-01-22 2010-11-30 Infineon Technologies Ag Method for manufacturing a semiconductor device having doped and undoped polysilicon layers
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks
US7680553B2 (en) * 2007-03-08 2010-03-16 Smp Logic Systems Llc Methods of interfacing nanomaterials for the monitoring and execution of pharmaceutical manufacturing processes
US8567869B2 (en) 2007-05-12 2013-10-29 Willi Kussel Shield control device for carrying out the longwall function of a longwall unit in the longwall face working in a mine
US20090004231A1 (en) 2007-06-30 2009-01-01 Popp Shane M Pharmaceutical dosage forms fabricated with nanomaterials for quality monitoring
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US20100155801A1 (en) * 2008-12-22 2010-06-24 Doyle Brian S Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application
US7999298B2 (en) * 2008-12-30 2011-08-16 Intel Corporation Embedded memory cell and method of manufacturing same
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US9922878B2 (en) 2010-01-08 2018-03-20 Semiconductor Manufacturing International (Shanghai) Corporation Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing
CN102122645B (zh) 2010-01-08 2014-03-12 中芯国际集成电路制造(上海)有限公司 集成电路结构、其制造方法和使用方法
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8174055B2 (en) 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8637372B2 (en) * 2011-06-29 2014-01-28 GlobalFoundries, Inc. Methods for fabricating a FINFET integrated circuit on a bulk silicon substrate
US8637930B2 (en) * 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US9166049B2 (en) * 2014-03-07 2015-10-20 Stmicroelectronics, Inc. Method to enhance strain in fully isolated finFET structures
US9685501B2 (en) 2014-04-02 2017-06-20 International Business Machines Corporation Low parasitic capacitance finFET device
US9362362B2 (en) * 2014-04-09 2016-06-07 International Business Machines Corporation FinFET with dielectric isolated channel
US9112032B1 (en) * 2014-06-16 2015-08-18 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9748394B2 (en) 2015-05-20 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a multi-portioned gate stack
US9722079B2 (en) 2015-10-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
KR102272315B1 (ko) 2016-04-25 2021-07-01 어플라이드 머티어리얼스, 인코포레이티드 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
CN107799420A (zh) * 2016-09-05 2018-03-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
TWI790939B (zh) * 2022-03-09 2023-01-21 華邦電子股份有限公司 半導體元件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302044A (ja) * 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
JPH10163166A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JP2002043581A (ja) * 2000-06-02 2002-02-08 Internatl Business Mach Corp <Ibm> デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法
JP2002270850A (ja) * 2001-03-13 2002-09-20 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273921A (en) * 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
US5801387A (en) * 1996-03-28 1998-09-01 Electron Processing Systems, Inc. Method of and apparatus for the electron beam treatment of powders and aggregates in pneumatic transfer
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5981367A (en) * 1996-10-17 1999-11-09 Micron Technology, Inc. Method for making an access transistor
US6300160B1 (en) * 1999-11-18 2001-10-09 Eastman Kodak Company Process for charge coupled image sensor with U-shaped gates
KR100414217B1 (ko) * 2001-04-12 2004-01-07 삼성전자주식회사 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302044A (ja) * 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
JPH10163166A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JP2002043581A (ja) * 2000-06-02 2002-02-08 Internatl Business Mach Corp <Ibm> デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法
JP2002270850A (ja) * 2001-03-13 2002-09-20 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ

Also Published As

Publication number Publication date
WO2004038804A3 (en) 2004-06-10
WO2004038804A2 (en) 2004-05-06
KR100993937B1 (ko) 2010-11-12
GB0506579D0 (en) 2005-05-04
KR20050057663A (ko) 2005-06-16
DE10393565T5 (de) 2005-09-01
US20040075121A1 (en) 2004-04-22
CN100448023C (zh) 2008-12-31
US7179692B2 (en) 2007-02-20
TWI321336B (en) 2010-03-01
US6833588B2 (en) 2004-12-21
GB2409575A (en) 2005-06-29
TW200414324A (en) 2004-08-01
AU2003282849A1 (en) 2004-05-13
US20050006666A1 (en) 2005-01-13
JP2006504268A (ja) 2006-02-02
DE10393565B4 (de) 2010-07-15
CN1708855A (zh) 2005-12-14
GB2409575B (en) 2006-02-15

Similar Documents

Publication Publication Date Title
JP4745663B2 (ja) ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法
JP5409997B2 (ja) ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法
US7696046B2 (en) Method of manufacturing a semiconductor device having a multi-channel type MOS transistor
US6706571B1 (en) Method for forming multiple structures in a semiconductor device
US6709982B1 (en) Double spacer FinFET formation
US6872647B1 (en) Method for forming multiple fins in a semiconductor device
US6787439B2 (en) Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6611029B1 (en) Double gate semiconductor device having separate gates
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
US6645797B1 (en) Method for forming fins in a FinFET device using sacrificial carbon layer
US7265418B2 (en) Semiconductor devices having field effect transistors
US7919364B2 (en) Semiconductor devices and methods of manufacture thereof
US7335945B2 (en) Multi-gate MOS transistor and method of manufacturing the same
US6876042B1 (en) Additional gate control for a double-gate MOSFET
US6911697B1 (en) Semiconductor device having a thin fin and raised source/drain areas
CN111463287A (zh) 半导体器件及其制造方法及包括其的电子设备
US7416925B2 (en) Doped structure for finfet devices
KR20020096654A (ko) 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees