JP2002043581A - デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法 - Google Patents
デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法Info
- Publication number
- JP2002043581A JP2002043581A JP2001154502A JP2001154502A JP2002043581A JP 2002043581 A JP2002043581 A JP 2002043581A JP 2001154502 A JP2001154502 A JP 2001154502A JP 2001154502 A JP2001154502 A JP 2001154502A JP 2002043581 A JP2002043581 A JP 2002043581A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- conductive channel
- field effect
- effect transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 230000005669 field effect Effects 0.000 title claims abstract description 31
- 230000009977 dual effect Effects 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 17
- 239000012535 impurity Substances 0.000 description 5
- 239000003550 marker Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000000075 oxide glass Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 108090000203 Uteroglobin Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000004993 emission spectroscopy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Abstract
(57)【要約】
【課題】 デュアル／ラップ−アラウンド・ゲート電界
効果トランジスタおよびその製造方法を提供する。 【解決手段】 ゲート長さが１００ｎｍ以下で、導電チ
ャネルの幅をゲート長さの１／２〜１／４に維持し、ゲ
ートを導電チャネルの少なくとも２つの側部の上に配置
した電界効果トランジスタにおいて、オフ電流を考慮す
ることなく完全な空乏層を含むデバイスを形成する。上
述した狭い導電チャネルは、最小のリソグラフィー的な
寸法で溝を形成し、この溝内部に側壁を形成し、この側
壁と自己整合的にゲート構造をエッチングすることによ
り得られる。導電チャネルは、その後溝内部においてソ
ース構造からエピタキシャル成長されて、ソースと、導
電チャネルと、ドレイン領域とが一体となった単結晶構
造とされる。
効果トランジスタおよびその製造方法を提供する。 【解決手段】 ゲート長さが１００ｎｍ以下で、導電チ
ャネルの幅をゲート長さの１／２〜１／４に維持し、ゲ
ートを導電チャネルの少なくとも２つの側部の上に配置
した電界効果トランジスタにおいて、オフ電流を考慮す
ることなく完全な空乏層を含むデバイスを形成する。上
述した狭い導電チャネルは、最小のリソグラフィー的な
寸法で溝を形成し、この溝内部に側壁を形成し、この側
壁と自己整合的にゲート構造をエッチングすることによ
り得られる。導電チャネルは、その後溝内部においてソ
ース構造からエピタキシャル成長されて、ソースと、導
電チャネルと、ドレイン領域とが一体となった単結晶構
造とされる。
Description
【０００１】
【発明の属する技術分野】本発明は、概ね電界効果トラ
ンジスタ（ＴＦＴｓ）を含む集積回路の構造およびその
製造方法に関し、より詳細には高い集積密度で形成され
た集積回路に好適な高性能ＦＥＴｓに関する。
ンジスタ（ＴＦＴｓ）を含む集積回路の構造およびその
製造方法に関し、より詳細には高い集積密度で形成され
た集積回路に好適な高性能ＦＥＴｓに関する。
【０００２】
【従来の技術】何年かにわたり、集積回路の集積密度の
増加が性能および機能の向上ばかりではなく、同様に製
造経済の向上を与えることが認識されてきた。デバイス
・サイズの減少と、所定サイズの単一のチップ上におけ
るデバイス数の増加は、より小さく、かつ薄い双方の構
造のブレークダウン電圧に適合させるため、低電圧で動
作可能な設計を要求し、クロック周波数がより高くなる
につれて、チップ全体での熱消散がより多くのデバイス
において用いられている。不都合なことには、デバイス
がより小さなサイズとされ、より低電圧で駆動されるに
つれて、デバイス特性に対する有害ないくつかの電気的
な影響が発生する。
増加が性能および機能の向上ばかりではなく、同様に製
造経済の向上を与えることが認識されてきた。デバイス
・サイズの減少と、所定サイズの単一のチップ上におけ
るデバイス数の増加は、より小さく、かつ薄い双方の構
造のブレークダウン電圧に適合させるため、低電圧で動
作可能な設計を要求し、クロック周波数がより高くなる
につれて、チップ全体での熱消散がより多くのデバイス
において用いられている。不都合なことには、デバイス
がより小さなサイズとされ、より低電圧で駆動されるに
つれて、デバイス特性に対する有害ないくつかの電気的
な影響が発生する。
【０００３】特に、５０ｎｍ以下にまでチャネル、すな
わちゲート幅が減少する（および駆動電圧が減少する）
ことによる１つの影響は、ゲートにより制御されるＦＥ
Ｔチャネルが有限の深さを有することにある。導電チャ
ネルの全深さにわたり導電性が制御できない場合には、
いわゆるオフ電流が増加し、低電圧での駆動によりすで
に制限されている駆動マージンを低減させ、かつチップ
上に集積される回路のノイズ感受性を増加させることに
なる。電力消費は、トランジスタが完全にオフされない
ため、実質的に増加することになる。
わちゲート幅が減少する（および駆動電圧が減少する）
ことによる１つの影響は、ゲートにより制御されるＦＥ
Ｔチャネルが有限の深さを有することにある。導電チャ
ネルの全深さにわたり導電性が制御できない場合には、
いわゆるオフ電流が増加し、低電圧での駆動によりすで
に制限されている駆動マージンを低減させ、かつチップ
上に集積される回路のノイズ感受性を増加させることに
なる。電力消費は、トランジスタが完全にオフされない
ため、実質的に増加することになる。
【０００４】ＦＥＴのチャネルの対向する側部にゲート
を配置すること（本質的にはきわめて初期段階のＦＥＴ
ｓの基板バイアスの変形である。）が知られており、理
論的および実験的な検討により、導電チャネルの一部ま
たは全部を取り囲むゲート構造を用いることでＦＥＴ性
能の実質的な向上が可能であることが確認されている。
しかしながら、上述した検討は同時に、関心のある短い
ゲート長さについて、ゲート長さを拡散厚さの約２〜４
倍に維持する必要があることから、きわめて薄い拡散領
域が必要とされることを示している。
を配置すること（本質的にはきわめて初期段階のＦＥＴ
ｓの基板バイアスの変形である。）が知られており、理
論的および実験的な検討により、導電チャネルの一部ま
たは全部を取り囲むゲート構造を用いることでＦＥＴ性
能の実質的な向上が可能であることが確認されている。
しかしながら、上述した検討は同時に、関心のある短い
ゲート長さについて、ゲート長さを拡散厚さの約２〜４
倍に維持する必要があることから、きわめて薄い拡散領
域が必要とされることを示している。
【０００５】すなわち、２０〜１００ｎｍのゲート長さ
に対しては、チャネルを形成する拡散厚さを、５〜５０
ｎｍに維持する必要がある。このような薄い拡散領域
は、ゲートが部分的にチャネルにより取り囲まれていな
い場合でさえあっても、ＦＥＴｓの他のプロセス要求に
適合させることは可能ではなかった。したがって、ショ
ート・ゲート長において発生するこの影響は、特性と最
小トランジスタ寸法との間のトレード・オフを明らかに
課すこととなり、このためデバイス・サイズおよび集積
密度に対して厳しい制約を与えることとなる。
に対しては、チャネルを形成する拡散厚さを、５〜５０
ｎｍに維持する必要がある。このような薄い拡散領域
は、ゲートが部分的にチャネルにより取り囲まれていな
い場合でさえあっても、ＦＥＴｓの他のプロセス要求に
適合させることは可能ではなかった。したがって、ショ
ート・ゲート長において発生するこの影響は、特性と最
小トランジスタ寸法との間のトレード・オフを明らかに
課すこととなり、このためデバイス・サイズおよび集積
密度に対して厳しい制約を与えることとなる。
【０００６】
【発明を解決するための課題】したがって本発明の目的
は、特に短いゲート長さを有し、かつオフ電流の低い良
好な性能の電界効果トランジスタの構造を提供すること
にある。
は、特に短いゲート長さを有し、かつオフ電流の低い良
好な性能の電界効果トランジスタの構造を提供すること
にある。
【０００７】本発明のもう一つの目的は、ゲート長さの
減少したＦＥＴｓについて、高い集積密度に適合する実
際的な製造方法を提供することを目的とする。
減少したＦＥＴｓについて、高い集積密度に適合する実
際的な製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の上述した目的お
よび他の目的を達成するため、導電チャネルと、この導
電チャネルの少なくとも２つの側部の上に配置され、か
つソース領域から分離されたゲートとを含む、電界効果
トランジスタおよび集積回路が提供される。ソースから
のゲートの分離は、ゲート−ソース容量を減少させ、か
つまた、トランジスタのソース領域からのチャネルのエ
ピタキシャル成長によりトランジスタのドレインを形成
することを可能とする。
よび他の目的を達成するため、導電チャネルと、この導
電チャネルの少なくとも２つの側部の上に配置され、か
つソース領域から分離されたゲートとを含む、電界効果
トランジスタおよび集積回路が提供される。ソースから
のゲートの分離は、ゲート−ソース容量を減少させ、か
つまた、トランジスタのソース領域からのチャネルのエ
ピタキシャル成長によりトランジスタのドレインを形成
することを可能とする。
【０００９】本発明の別の構成においては、導電チャネ
ルと、この導電チャネルの少なくとも２つの側部の上に
配置され、かつソース領域から分離されたゲートとを含
む電界トランジスタを含む集積回路の製造方法が提供さ
れる。この方法は、ドープされたシリコン層をパターニ
ングして分離したゲート構造とソース構造とを形成する
ステップと、ゲート構造とソース構造との間に溝を形成
するステップと、このゲート構造内の溝内部に酸化物膜
を形成するステップと、ゲート構造を通してソース構造
から導電チャネルとドレイン領域とを成長させるステッ
プとを含んでいる。
ルと、この導電チャネルの少なくとも２つの側部の上に
配置され、かつソース領域から分離されたゲートとを含
む電界トランジスタを含む集積回路の製造方法が提供さ
れる。この方法は、ドープされたシリコン層をパターニ
ングして分離したゲート構造とソース構造とを形成する
ステップと、ゲート構造とソース構造との間に溝を形成
するステップと、このゲート構造内の溝内部に酸化物膜
を形成するステップと、ゲート構造を通してソース構造
から導電チャネルとドレイン領域とを成長させるステッ
プとを含んでいる。
【００１０】上述した本発明の目的および他の目的、構
成および効果については、図面を参照して後述する、本
発明の好適な実施の形態の詳細な説明により、より理解
されよう。
成および効果については、図面を参照して後述する、本
発明の好適な実施の形態の詳細な説明により、より理解
されよう。
【００１１】
【発明の実施の形態】図面、より具体的には図１〜図３
を参照すると、本発明を実施するために好適な、シリコ
ン−オン−絶縁体(silicon-on-insulator:ＳＯＩ)ウエ
ハの部分が示されている。ＳＯＩウエハの部分は、他の
図面において示されているものと同一ではないが、相補
型（すなわち、ＣＭＯＳ）トランジスタの形成の不純物
ウエルの形成のためのブロック−アウト・マスキングに
よる、不純物注入を例示するように選択されている。そ
れ以外にも、ウエハまたはチップ上にＰＭＯＳトランジ
スタまたはＮＭＯＳトランジスタのみが形成される場合
には、ブランケット不純物注入を行うこともできる。
を参照すると、本発明を実施するために好適な、シリコ
ン−オン−絶縁体(silicon-on-insulator:ＳＯＩ)ウエ
ハの部分が示されている。ＳＯＩウエハの部分は、他の
図面において示されているものと同一ではないが、相補
型（すなわち、ＣＭＯＳ）トランジスタの形成の不純物
ウエルの形成のためのブロック−アウト・マスキングに
よる、不純物注入を例示するように選択されている。そ
れ以外にも、ウエハまたはチップ上にＰＭＯＳトランジ
スタまたはＮＭＯＳトランジスタのみが形成される場合
には、ブランケット不純物注入を行うこともできる。
【００１２】好適なＳＯＩウエハとしては、それ以外の
層を構造的に支持するバルク・シリコン層１０を挙げる
ことができる。例えば熱除去構造、ウエハ間コネクタと
いった構造などは、概ねバルク・シリコン層には形成さ
れないが、所望により本発明と組み合わせて与えること
ができる。例えば、二酸化ケイ素（ＳｉＯ２）といった
約２００ｎｍの埋め込まれた酸化物（ＢＯＸ）絶縁層１
２が、バルク・シリコン層１０上に与えられていて、バ
ルク・シリコン層１０から活性シリコン層１４を絶縁さ
せている。この活性シリコン層１４は、厚さを約１０ｎ
ｍ〜約１０００ｎｍ、好ましくは約２００ｎｍとするこ
とができる。しかしながら、ＢＯＸ層１２の厚さも、活
性シリコン層１４の厚さも、本発明の実施においては重
要なものではない。
層を構造的に支持するバルク・シリコン層１０を挙げる
ことができる。例えば熱除去構造、ウエハ間コネクタと
いった構造などは、概ねバルク・シリコン層には形成さ
れないが、所望により本発明と組み合わせて与えること
ができる。例えば、二酸化ケイ素（ＳｉＯ２）といった
約２００ｎｍの埋め込まれた酸化物（ＢＯＸ）絶縁層１
２が、バルク・シリコン層１０上に与えられていて、バ
ルク・シリコン層１０から活性シリコン層１４を絶縁さ
せている。この活性シリコン層１４は、厚さを約１０ｎ
ｍ〜約１０００ｎｍ、好ましくは約２００ｎｍとするこ
とができる。しかしながら、ＢＯＸ層１２の厚さも、活
性シリコン層１４の厚さも、本発明の実施においては重
要なものではない。
【００１３】活性シリコン層１４は、所望する導電率が
得られるように、その後所望されるゲート不純物レベ
ル、またはウエル不純物レベルにまでドープされる。領
域１８、１８’は、これらの領域のそれぞれの１つにお
いて、ＣＭＯＳトランジスタを製造するため不純物タイ
プが互いに異なるものとして示されている。上述したよ
うに、別の図は、領域１８，１８’のうちの一方のみに
おいて単一のトランジスタを製造するステップを示すも
のであるが、いずれの領域についても図示したステップ
は、同様に表され、かつ適用することができることが理
解されるべきである。同様に、単一のトランジスタの製
造を説明し、図示しているが、図はウエハのいかなる、
またはすべての所望する領域において、同時的に形成さ
れる同様のトランジスタを代表するものであることが理
解されるべきである。
得られるように、その後所望されるゲート不純物レベ
ル、またはウエル不純物レベルにまでドープされる。領
域１８、１８’は、これらの領域のそれぞれの１つにお
いて、ＣＭＯＳトランジスタを製造するため不純物タイ
プが互いに異なるものとして示されている。上述したよ
うに、別の図は、領域１８，１８’のうちの一方のみに
おいて単一のトランジスタを製造するステップを示すも
のであるが、いずれの領域についても図示したステップ
は、同様に表され、かつ適用することができることが理
解されるべきである。同様に、単一のトランジスタの製
造を説明し、図示しているが、図はウエハのいかなる、
またはすべての所望する領域において、同時的に形成さ
れる同様のトランジスタを代表するものであることが理
解されるべきである。
【００１４】注入の後（または注入前）に、窒化物パッ
ド層１６は、いかなる既知の、または適切な技術により
ウエハ上に堆積される。窒化物パッド層１６の厚さは、
約１０ｎｍ〜約５０ｎｍとされることが好ましいが、本
発明の実施にあたっては、特に重要なものではない。薄
い熱酸化物層１７（約６ｎｍ）を、活性シリコン層１４
と窒化物層１６との間に成長させて、応力を低減させる
ことが好ましい。
ド層１６は、いかなる既知の、または適切な技術により
ウエハ上に堆積される。窒化物パッド層１６の厚さは、
約１０ｎｍ〜約５０ｎｍとされることが好ましいが、本
発明の実施にあたっては、特に重要なものではない。薄
い熱酸化物層１７（約６ｎｍ）を、活性シリコン層１４
と窒化物層１６との間に成長させて、応力を低減させる
ことが好ましい。
【００１５】図４〜図７を参照するすると、トランジス
タのソース領域とゲート領域とは、その後、ＢＯＸ層１
２をエッチング・ストップ層として使用して、窒化物層
１６、酸化物層１７、活性シリコン層１４を通して逆の
順序でパターニングされる。これは、ソース領域と、ゲ
ート領域とを、分離された段差のあるペデスタルとして
残留させる。この分離は、本発明の実施においては特に
重要ではないものの、分離が大きくなるにつれて減少す
るゲート・キャパシタンスの所望する値と、分離が大き
くなると増加するチャネル抵抗の所望する値との間のト
レード・オフ、および当然のことながらトランジスタの
全体のサイズ、リソグラフィー構造の最小サイズ、レジ
ストレーション能力に応じて選択することが好ましい。
タのソース領域とゲート領域とは、その後、ＢＯＸ層１
２をエッチング・ストップ層として使用して、窒化物層
１６、酸化物層１７、活性シリコン層１４を通して逆の
順序でパターニングされる。これは、ソース領域と、ゲ
ート領域とを、分離された段差のあるペデスタルとして
残留させる。この分離は、本発明の実施においては特に
重要ではないものの、分離が大きくなるにつれて減少す
るゲート・キャパシタンスの所望する値と、分離が大き
くなると増加するチャネル抵抗の所望する値との間のト
レード・オフ、および当然のことながらトランジスタの
全体のサイズ、リソグラフィー構造の最小サイズ、レジ
ストレーション能力に応じて選択することが好ましい。
【００１６】その後図８〜図１０に示されるように、酸
化物の厚い層３０が堆積される。この酸化物層３０の厚
さは、元の活性シリコン層１４および窒化物パッド層１
６の厚さを超え、１００ｎｍ〜１５００ｎｍとすること
ができる。この酸化物層３０の厚さは、上述した点以外
では本発明においては重要ではない。また、迅速な熱窒
化（窒素ガスを酸化物の堆積中に通じるＲＴＮ）により
成長される薄い、例えば約１ｎｍ〜５ｎｍの窒化物マー
カ層３２を、元の活性シリコン層１４の厚さの約１／２
（または、より特定すればゲート２４の上側面以下のト
ランジスタ・チャンネルの垂直方向に延びた部分）とし
て与えることも好ましい。厚い酸化物層３０は、図１１
〜図１４に示されるように、その後窒化物パッド層１６
を研磨ストップとして使用して化学／機械的研磨法（Ｃ
ＭＰ）により、その後窒化物パッド層１６まで平坦化さ
れる。
化物の厚い層３０が堆積される。この酸化物層３０の厚
さは、元の活性シリコン層１４および窒化物パッド層１
６の厚さを超え、１００ｎｍ〜１５００ｎｍとすること
ができる。この酸化物層３０の厚さは、上述した点以外
では本発明においては重要ではない。また、迅速な熱窒
化（窒素ガスを酸化物の堆積中に通じるＲＴＮ）により
成長される薄い、例えば約１ｎｍ〜５ｎｍの窒化物マー
カ層３２を、元の活性シリコン層１４の厚さの約１／２
（または、より特定すればゲート２４の上側面以下のト
ランジスタ・チャンネルの垂直方向に延びた部分）とし
て与えることも好ましい。厚い酸化物層３０は、図１１
〜図１４に示されるように、その後窒化物パッド層１６
を研磨ストップとして使用して化学／機械的研磨法（Ｃ
ＭＰ）により、その後窒化物パッド層１６まで平坦化さ
れる。
【００１７】その後、図１５〜図１７に示すように、厚
い、例えば約２００ｎｍの酸化物またはリンケイ酸ガラ
スのマンドレル・フィルム層５０が、トランジスタのド
レインおよび導電チャネルを形成させるために堆積され
る。図１５の破線は、参照のため、前掲の図におけるペ
デスタルの位置を示す。）レジストをその後適用して、
図１８〜図２１に示すように、ゲート２４および少なく
ともソース２２の一部の上側を横切って鍵様にパターニ
ングし、酸化物またはリンケイ酸ガラス層５０をその後
同様にしてパターニングする。このパターニングは、図
２０の破線６２に示すように、窒化物マーカ層へとエッ
チングして、活性シリコン層および取り囲む酸化物層１
２に至るまで続けられる。しかしながら、この段階で上
述のようにすることは、少なくとも設計の最小リソグラ
フィー構造のサイズと同程度の構造を製造するようにさ
れる。
い、例えば約２００ｎｍの酸化物またはリンケイ酸ガラ
スのマンドレル・フィルム層５０が、トランジスタのド
レインおよび導電チャネルを形成させるために堆積され
る。図１５の破線は、参照のため、前掲の図におけるペ
デスタルの位置を示す。）レジストをその後適用して、
図１８〜図２１に示すように、ゲート２４および少なく
ともソース２２の一部の上側を横切って鍵様にパターニ
ングし、酸化物またはリンケイ酸ガラス層５０をその後
同様にしてパターニングする。このパターニングは、図
２０の破線６２に示すように、窒化物マーカ層へとエッ
チングして、活性シリコン層および取り囲む酸化物層１
２に至るまで続けられる。しかしながら、この段階で上
述のようにすることは、少なくとも設計の最小リソグラ
フィー構造のサイズと同程度の構造を製造するようにさ
れる。
【００１８】上述のサイズは、駆動されるトランジスタ
において相対的に大きな電流容量を与えることになるの
で（しかしながら、ゲートが短い場合にはオフ電流が高
まる可能性がある。）、トランジスタのチャネル領域
は、トランジスタの性能を向上させるため、サブリソグ
ラフィー的な寸法とすることが好ましい。このサブリソ
グラフィー的な寸法は、図２２〜図２４に示すように非
等方的にエッチングした場合に、活性シリコン層１４の
表面６４で停止させ、所望する厚さの窒化物層を堆積さ
せて、トレンチ６６内に側壁７０を形成することにより
行われることが好ましい。
において相対的に大きな電流容量を与えることになるの
で（しかしながら、ゲートが短い場合にはオフ電流が高
まる可能性がある。）、トランジスタのチャネル領域
は、トランジスタの性能を向上させるため、サブリソグ
ラフィー的な寸法とすることが好ましい。このサブリソ
グラフィー的な寸法は、図２２〜図２４に示すように非
等方的にエッチングした場合に、活性シリコン層１４の
表面６４で停止させ、所望する厚さの窒化物層を堆積さ
せて、トレンチ６６内に側壁７０を形成することにより
行われることが好ましい。
【００１９】その後、図２５〜図２７に示すように、ゲ
ートの活性シリコン層１４の領域と、ソース領域とをエ
ッチングして、サブリソグラフィー的な寸法（例えば、
５０ｎｍ幅以下）の溝をゲートおよびソース内に形成す
る。深さは、窒化物マーカ層１７で（例えばそこで）エ
ッチングを停止させることにより容易に達成することが
できる同程度の寸法へと制限することが好ましい。この
プロセスのための窒化物マーカは、シリコンが選択的に
窒化物マーカにまでエッチングすることができ、かつ窒
化物が幾分かプロセス・マージンを増加させるので好ま
しいが、例えば、堆積プロセスが概ね停止される場合
に、最適な発光分光法によりトレース・ガスの検出を行
うといった、いかなる別のマーカ構成を使用することが
できる。ゲートは、その後エピタキシャル成長されたシ
リコンが溝８２内に成長した場合に導電チャネルの３つ
の側部の周りを取り囲むことになる。
ートの活性シリコン層１４の領域と、ソース領域とをエ
ッチングして、サブリソグラフィー的な寸法（例えば、
５０ｎｍ幅以下）の溝をゲートおよびソース内に形成す
る。深さは、窒化物マーカ層１７で（例えばそこで）エ
ッチングを停止させることにより容易に達成することが
できる同程度の寸法へと制限することが好ましい。この
プロセスのための窒化物マーカは、シリコンが選択的に
窒化物マーカにまでエッチングすることができ、かつ窒
化物が幾分かプロセス・マージンを増加させるので好ま
しいが、例えば、堆積プロセスが概ね停止される場合
に、最適な発光分光法によりトレース・ガスの検出を行
うといった、いかなる別のマーカ構成を使用することが
できる。ゲートは、その後エピタキシャル成長されたシ
リコンが溝８２内に成長した場合に導電チャネルの３つ
の側部の周りを取り囲むことになる。
【００２０】これとは別に、溝８２は、符号８４で示す
ようにＢＯＸ層１２に向かってシリコン層１４に通じる
ようにエッチングして、ゲートを溝／導電チャネルの２
つの側部の上に残しておくこともできる。トランジスタ
の電流搬送能力は、この方法において本発明の好ましい
形態のトランジスタのオフ電流性能の改善を著しく阻害
すること無く、向上させることができる。本発明のこの
別の形態はまた、ゲート領域とソース２２領域とドレイ
ン６８領域との間の間隔を増加することと組み合わせ
て、チャンネル導電性を著しく阻害すること無く、ゲー
ト・キャパシタンスを低減させるために用いることがで
きる。
ようにＢＯＸ層１２に向かってシリコン層１４に通じる
ようにエッチングして、ゲートを溝／導電チャネルの２
つの側部の上に残しておくこともできる。トランジスタ
の電流搬送能力は、この方法において本発明の好ましい
形態のトランジスタのオフ電流性能の改善を著しく阻害
すること無く、向上させることができる。本発明のこの
別の形態はまた、ゲート領域とソース２２領域とドレイ
ン６８領域との間の間隔を増加することと組み合わせ
て、チャンネル導電性を著しく阻害すること無く、ゲー
ト・キャパシタンスを低減させるために用いることがで
きる。
【００２１】図２８〜図３１に示されるように、その後
酸化物またはリンケイ酸ガラス層５０を、好ましくは化
学／機械的研磨（ＣＭＰ）により、溝６６の側部に残さ
れた窒化物パッド層１６まで除去する。その後、図３２
〜図３４に示されるように、ゲート膜１０２２を好まし
くは酸素雰囲気中で熱処理により成長させ、エピタキシ
ャル・シリコン１０２４を溝６６内にわたって成長させ
る。ソース領域上に形成する「ゲート酸化物」は、リソ
グラフィー的にパターン付けされたレジストでエッチン
グすることにより除去されて、そこからのエピタキシャ
ル成長が可能とされる。ソース領域上での酸化物の成長
はまた、例えば窒素などの注入により防止することがで
きる。ソース領域には、このようにしてシリコンが露出
したエピタキシャル成長のための源を与え、図３５〜図
３８に示されるようにソースと、チャネルと、ドレイン
とが単一、かつ一体化した単結晶とされる。単結晶構造
は、均一の導電率およびバンド・ギャップを与えること
で特性の改善に寄与する。
酸化物またはリンケイ酸ガラス層５０を、好ましくは化
学／機械的研磨（ＣＭＰ）により、溝６６の側部に残さ
れた窒化物パッド層１６まで除去する。その後、図３２
〜図３４に示されるように、ゲート膜１０２２を好まし
くは酸素雰囲気中で熱処理により成長させ、エピタキシ
ャル・シリコン１０２４を溝６６内にわたって成長させ
る。ソース領域上に形成する「ゲート酸化物」は、リソ
グラフィー的にパターン付けされたレジストでエッチン
グすることにより除去されて、そこからのエピタキシャ
ル成長が可能とされる。ソース領域上での酸化物の成長
はまた、例えば窒素などの注入により防止することがで
きる。ソース領域には、このようにしてシリコンが露出
したエピタキシャル成長のための源を与え、図３５〜図
３８に示されるようにソースと、チャネルと、ドレイン
とが単一、かつ一体化した単結晶とされる。単結晶構造
は、均一の導電率およびバンド・ギャップを与えること
で特性の改善に寄与する。
【００２２】その後、図３９〜図４１に示すように標準
的なバックエンド・ライン（ＢＥＯＬ）プロセスを使用
して、パッシベーション層１２１０を与え、パッシベー
ション層１２１０を平坦化し、コンタクト１２２０およ
び金属インタコネクト１２３０を形成して、デバイスを
完成する。好適なプロセスは、当業界において良く知ら
れており、少なくとも本発明の実施においては重要なも
のではない。
的なバックエンド・ライン（ＢＥＯＬ）プロセスを使用
して、パッシベーション層１２１０を与え、パッシベー
ション層１２１０を平坦化し、コンタクト１２２０およ
び金属インタコネクト１２３０を形成して、デバイスを
完成する。好適なプロセスは、当業界において良く知ら
れており、少なくとも本発明の実施においては重要なも
のではない。
【００２３】上述した観点から、本発明は、上述したよ
うにゲート構造がきわめて短い場合であってもＦＥＴの
オフ電流性能を維持するＦＥＴにおけるデュアル、また
はラップ−アラウンド・ゲート構造を提供する。このト
ランジスタは、導電チャネルがサブリソグラフィー的な
寸法とされているにもかかわらず容易、かつ高い製造収
率で製造することができる。
うにゲート構造がきわめて短い場合であってもＦＥＴの
オフ電流性能を維持するＦＥＴにおけるデュアル、また
はラップ−アラウンド・ゲート構造を提供する。このト
ランジスタは、導電チャネルがサブリソグラフィー的な
寸法とされているにもかかわらず容易、かつ高い製造収
率で製造することができる。
【００２４】本発明を単一の好適な実施の形態をもって
説明してきたが、当業者によれば本発明は、請求項の趣
旨および範囲内において変更して実施することができる
ことは理解できよう。すなわち本発明は、ゲート長さが
１００ｎｍ以下で、導電チャネルの幅をゲート長さの１
／２〜１／４に維持し、ゲートを導電チャネルの少なく
とも２つの側部の上に配置した電界効果トランジスタに
おいて、オフ電流を考慮することなく完全な空乏層を含
むデバイスを形成することができる。上述した狭い導電
チャネルは、最小のリソグラフィー的な寸法で溝を形成
し、この溝内部に側壁を形成し、この側壁と自己整合的
にゲート構造をエッチングすることにより得られる。導
電チャネルは、その後溝内部においてソース構造からエ
ピタキシャル成長されて、ソースと、導電チャネルと、
ドレイン領域とが一体となった単結晶構造とされる。
説明してきたが、当業者によれば本発明は、請求項の趣
旨および範囲内において変更して実施することができる
ことは理解できよう。すなわち本発明は、ゲート長さが
１００ｎｍ以下で、導電チャネルの幅をゲート長さの１
／２〜１／４に維持し、ゲートを導電チャネルの少なく
とも２つの側部の上に配置した電界効果トランジスタに
おいて、オフ電流を考慮することなく完全な空乏層を含
むデバイスを形成することができる。上述した狭い導電
チャネルは、最小のリソグラフィー的な寸法で溝を形成
し、この溝内部に側壁を形成し、この側壁と自己整合的
にゲート構造をエッチングすることにより得られる。導
電チャネルは、その後溝内部においてソース構造からエ
ピタキシャル成長されて、ソースと、導電チャネルと、
ドレイン領域とが一体となった単結晶構造とされる。
【００２５】以下、本発明をまとめる。 （１）導電チャネルと、該導電チャネルの少なくとも２
つの側部の上に配置され、ソース領域から分離されたゲ
ートとを含む電界効果トランジスタ。 （２）一体となった単結晶構造が前記電界効果トランジ
スタの前記ソース領域と、前記導電チャネルと、ドレイ
ン領域とを形成する上記（１）に記載の電界効果トラン
ジスタ。 （３）前記一体となった単結晶構造は、エピタキシャル
成長される上記（２）に記載の電界効果トランジスタ。 （４）前記導電チャネルを横切る寸法は、５０ｎｍ以下
である上記（１）に記載の電界効果トランジスタ。 （５）前記導電チャネルの方向における前記ゲートの長
さは、５０ｎｍ以下である上記（１）に記載の電界効果
トランジスタ。 （６）前記ゲートは、前記導電チャネルの下側に延びる
上記（１）に記載の電界効果トランジスタ。 （７）前記ゲートは、前記導電チャネルの３つの側部を
取り囲む上記（６）に記載の電界効果トランジスタ。 （８）電界効果トランジスタを含む集積回路であって、
該電界効果トランジスタは、導電チャネルと、該導電チ
ャネルの少なくとも２つの側部の上に配置され、ソース
領域から分離されたゲートとを含む集積回路。 （９）一体となった単結晶構造が前記電界効果トランジ
スタの前記ソース領域と、前記導電チャネルと、ドレイ
ン領域とを形成する上記（８）に記載の集積回路。 （１０）前記一体となった単結晶構造は、エピタキシャ
ル成長される上記（９）に記載の集積回路。 （１１）前記導電チャネルを横切る寸法は、５０ｎｍ以
下である上記（８）に記載の集積回路。 （１２）前記導電チャネル方向における前記ゲートの幅
は、１００ｎｍ以下である上記（８）に記載の集積回
路。 （１３）前記ゲートは、前記導電チャネルの下側に延び
る上記（８）に記載の集積回路。 （１４）前記ゲートは、前記導電チャネルの３つの側部
を取り囲む上記（１３）に記載の集積回路。 （１５）導電チャネルと、該導電チャネルの少なくとの
２つの側部に配置され、ソース領域から分離されたゲー
トとを含む電界効果トランジスタの製造方法であって、
該方法は、ドープされたシリコン層をパターニングして
分離されたゲート構造とソース構造とを形成するステッ
プと、前記ゲート構造と前記ソース構造とに溝を形成す
るステップと、前記ゲート構造内の前記トラフに酸化物
膜を形成するステップと、前記ゲート構造を通して前記
ソース構造から導電チャネルとドレイン領域とをエピタ
キシャル成長させるステップとを含む集積回路の製造方
法。 （１６）前記酸化物膜は、パターン付けされたレジスト
を使用してエッチングにより前記ソース構造から除去さ
れる上記（１５）に記載の集積回路の製造方法。 （１７）さらに、前記ソース領域上における前記酸化物
膜の形成を抑制するため前記ソース領域に材料を注入す
るステップを含む上記（１５）に記載の集積回路の製造
方法。 （１８）前記材料は、窒素である上記（１７）に記載の
集積回路の製造方法。
つの側部の上に配置され、ソース領域から分離されたゲ
ートとを含む電界効果トランジスタ。 （２）一体となった単結晶構造が前記電界効果トランジ
スタの前記ソース領域と、前記導電チャネルと、ドレイ
ン領域とを形成する上記（１）に記載の電界効果トラン
ジスタ。 （３）前記一体となった単結晶構造は、エピタキシャル
成長される上記（２）に記載の電界効果トランジスタ。 （４）前記導電チャネルを横切る寸法は、５０ｎｍ以下
である上記（１）に記載の電界効果トランジスタ。 （５）前記導電チャネルの方向における前記ゲートの長
さは、５０ｎｍ以下である上記（１）に記載の電界効果
トランジスタ。 （６）前記ゲートは、前記導電チャネルの下側に延びる
上記（１）に記載の電界効果トランジスタ。 （７）前記ゲートは、前記導電チャネルの３つの側部を
取り囲む上記（６）に記載の電界効果トランジスタ。 （８）電界効果トランジスタを含む集積回路であって、
該電界効果トランジスタは、導電チャネルと、該導電チ
ャネルの少なくとも２つの側部の上に配置され、ソース
領域から分離されたゲートとを含む集積回路。 （９）一体となった単結晶構造が前記電界効果トランジ
スタの前記ソース領域と、前記導電チャネルと、ドレイ
ン領域とを形成する上記（８）に記載の集積回路。 （１０）前記一体となった単結晶構造は、エピタキシャ
ル成長される上記（９）に記載の集積回路。 （１１）前記導電チャネルを横切る寸法は、５０ｎｍ以
下である上記（８）に記載の集積回路。 （１２）前記導電チャネル方向における前記ゲートの幅
は、１００ｎｍ以下である上記（８）に記載の集積回
路。 （１３）前記ゲートは、前記導電チャネルの下側に延び
る上記（８）に記載の集積回路。 （１４）前記ゲートは、前記導電チャネルの３つの側部
を取り囲む上記（１３）に記載の集積回路。 （１５）導電チャネルと、該導電チャネルの少なくとの
２つの側部に配置され、ソース領域から分離されたゲー
トとを含む電界効果トランジスタの製造方法であって、
該方法は、ドープされたシリコン層をパターニングして
分離されたゲート構造とソース構造とを形成するステッ
プと、前記ゲート構造と前記ソース構造とに溝を形成す
るステップと、前記ゲート構造内の前記トラフに酸化物
膜を形成するステップと、前記ゲート構造を通して前記
ソース構造から導電チャネルとドレイン領域とをエピタ
キシャル成長させるステップとを含む集積回路の製造方
法。 （１６）前記酸化物膜は、パターン付けされたレジスト
を使用してエッチングにより前記ソース構造から除去さ
れる上記（１５）に記載の集積回路の製造方法。 （１７）さらに、前記ソース領域上における前記酸化物
膜の形成を抑制するため前記ソース領域に材料を注入す
るステップを含む上記（１５）に記載の集積回路の製造
方法。 （１８）前記材料は、窒素である上記（１７）に記載の
集積回路の製造方法。
【図１】 製造の第１段階での本発明のトランジスタの
平面図。
平面図。
【図２】 製造の第１段階での本発明のトランジスタの
側面断面図。
側面断面図。
【図３】 製造の第１段階での本発明のトランジスタの
縦方向面図。
縦方向面図。
【図４】 製造の第２段階での本発明のトランジスタの
平面図。
平面図。
【図５】 製造の第２段階での本発明のトランジスタの
側面断面図。
側面断面図。
【図６】 製造の第２段階での本発明のトランジスタの
縦方向断面図。
縦方向断面図。
【図７】 製造の第２段階での本発明のトランジスタの
斜視図。
斜視図。
【図８】 製造の第３段階での本発明のトランジスタの
平面図。
平面図。
【図９】 製造の第３段階での本発明のトランジスタの
側面断面図。
側面断面図。
【図１０】 製造の第３段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図１１】 製造の第４段階での本発明のトランジスタ
の平面図。
の平面図。
【図１２】 製造の第４段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図１３】 製造の第４段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図１４】 製造の第４段階での本発明のトランジスタ
の斜視図。
の斜視図。
【図１５】 製造の第５段階での本発明のトランジスタ
の平面図。
の平面図。
【図１６】 製造の第５段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図１７】 製造の第５段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図１８】 製造の第６段階での本発明のトランジスタ
の平面図。
の平面図。
【図１９】 製造の第６段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図２０】 製造の第６段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図２１】 製造の第６段階での本発明のトランジスタ
の斜視図。
の斜視図。
【図２２】 製造の第７段階での本発明のトランジスタ
の平面図。
の平面図。
【図２３】 製造の第７段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図２４】 製造の第７段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図２５】 製造の第８段階での本発明のトランジスタ
の平面図。
の平面図。
【図２６】 製造の第８段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図２７】 製造の第８段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図２８】 製造の第９段階での本発明のトランジスタ
の平面図。
の平面図。
【図２９】 製造の第９段階での本発明のトランジスタ
の側面断面図。
の側面断面図。
【図３０】 製造の第９段階での本発明のトランジスタ
の縦方向断面図。
の縦方向断面図。
【図３１】 製造の第９段階での本発明のトランジスタ
の斜視図。
の斜視図。
【図３２】 製造の第１０段階での本発明のトランジス
タの平面図。
タの平面図。
【図３３】 製造の第１０段階での本発明のトランジス
タの側面断面図。
タの側面断面図。
【図３４】 製造の第１０段階での本発明のトランジス
タの縦方向断面図。
タの縦方向断面図。
【図３５】 製造の第１１段階での本発明のトランジス
タの平面図。
タの平面図。
【図３６】 製造の第１１段階での本発明のトランジス
タの側面断面図。
タの側面断面図。
【図３７】 製造の第１１段階での本発明のトランジス
タの縦方向断面図。
タの縦方向断面図。
【図３８】 製造の第１１段階での本発明のトランジス
タの斜視図。
タの斜視図。
【図３９】 製造のデバイス完成の最終段階での本発明
のトランジスタの平面図。
のトランジスタの平面図。
【図４０】 製造のデバイス完成の最終段階での本発明
のトランジスタの側面断面図。
のトランジスタの側面断面図。
【図４１】 製造のデバイス完成の最終段階での本発明
のトランジスタの縦方向断面図。
のトランジスタの縦方向断面図。
１０…バルク・シリコン層 １２…絶縁層（ＢＯＸ） １４…活性シリコン層 １６…窒化物パッド層（ＮＩＴ） １７…熱酸化物層 １８、１８’…領域 ２２…ソース（Ｓ） ２４…ゲート（Ｇ） ３０…厚い酸化物層 ３２…窒化物マーカ層 ５０…ガラス層 ６４…活性シリコン層の表面 ６６…溝 ６８…ドレイン（Ｄ） ７０…側壁 １０２４…エピタキシャル成長シリコン １２１０…パッシベーション層 １２２０…コンタクト １２３０…金属インタコネクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・ディ・アンジェロ アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールズ、ブレイ・ファ ーム・レーン 17 (72)発明者 アーネ・ダブリュ・バランタイン アメリカ合衆国12151、ニューヨーク州ラ ウンド・レーク、コーレル・アベニュー 25 (72)発明者 クリストファー・エス・プットナム アメリカ合衆国05461、バーモント州ハイ ネスバーグ、ビレッジ・ハイツ・ロード 103、アパートメント14 (72)発明者 ジェド・エイチ・ランキン アメリカ合衆国05401、バーモント州バー リントン、リバーサイド・アベニュー220, アパート＃シー８ Ｆターム(参考） 5F110 AA04 AA06 BB04 CC10 DD05 DD13 DD24 EE08 EE22 FF02 FF12 FF23 GG02 GG12 GG22 GG23 GG28 GG29 GG41 HL02 NN02 QQ11
Claims (18)
- 【請求項１】 導電チャネルと、 該導電チャネルの少なくとも２つの側部の上に配置さ
れ、ソース領域から分離されたゲートとを含む電界効果
トランジスタ。 - 【請求項２】 一体となった単結晶構造が前記電界効果
トランジスタの前記ソース領域と、前記導電チャネル
と、ドレイン領域とを形成する請求項１に記載の電界効
果トランジスタ。 - 【請求項３】 前記一体となった単結晶構造は、エピタ
キシャル成長される請求項２に記載の電界効果トランジ
スタ。 - 【請求項４】 前記導電チャネルを横切る寸法は、５０
ｎｍ以下である請求項１に記載の電界効果トランジス
タ。 - 【請求項５】 前記導電チャネルの方向における前記ゲ
ートの長さは、５０ｎｍ以下である請求項１に記載の電
界効果トランジスタ。 - 【請求項６】 前記ゲートは、前記導電チャネルの下側
に延びる請求項１に記載の電界効果トランジスタ。 - 【請求項７】 前記ゲートは、前記導電チャネルの３つ
の側部を取り囲む請求項６に記載の電界効果トランジス
タ。 - 【請求項８】 電界効果トランジスタを含む集積回路で
あって、該電界効果トランジスタは、 導電チャネルと、 該導電チャネルの少なくとも２つの側部の上に配置さ
れ、ソース領域から分離されたゲートとを含む集積回
路。 - 【請求項９】 一体となった単結晶構造が前記電界効果
トランジスタの前記ソース領域と、前記導電チャネル
と、ドレイン領域とを形成する請求項８に記載の集積回
路。 - 【請求項１０】 前記一体となった単結晶構造は、エピ
タキシャル成長される請求項９に記載の集積回路。 - 【請求項１１】 前記導電チャネルを横切る寸法は、５
０ｎｍ以下である請求項８に記載の集積回路。 - 【請求項１２】 前記導電チャネル方向における前記ゲ
ートの幅は、１００ｎｍ以下である請求項８に記載の集
積回路。 - 【請求項１３】 前記ゲートは、前記導電チャネルの下
側に延びる請求項８に記載の集積回路。 - 【請求項１４】 前記ゲートは、前記導電チャネルの３
つの側部を取り囲む請求項１３に記載の集積回路。 - 【請求項１５】 導電チャネルと、該導電チャネルの少
なくとの２つの側部に配置され、ソース領域から分離さ
れたゲートとを含む電界効果トランジスタの製造方法で
あって、該方法は、 ドープされたシリコン層をパターニングして分離された
ゲート構造とソース構造とを形成するステップと、 前記ゲート構造と前記ソース構造とに溝を形成するステ
ップと、 前記ゲート構造内の前記トラフに酸化物膜を形成するス
テップと、 前記ゲート構造を通して前記ソース構造から導電チャネ
ルとドレイン領域とをエピタキシャル成長させるステッ
プとを含む集積回路の製造方法。 - 【請求項１６】 前記酸化物膜は、パターン付けされた
レジストを使用してエッチングにより前記ソース構造か
ら除去される請求項１５に記載の集積回路の製造方法。 - 【請求項１７】 さらに、前記ソース領域上における前
記酸化物膜の形成を抑制するため前記ソース領域に材料
を注入するステップを含む請求項１５に記載の集積回路
の製造方法。 - 【請求項１８】 前記材料は、窒素である請求項１７に
記載の集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/586,501 US6563131B1 (en) | 2000-06-02 | 2000-06-02 | Method and structure of a dual/wrap-around gate field effect transistor |
| US09/586501 | 2000-06-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043581A true JP2002043581A (ja) | 2002-02-08 |
| JP3558338B2 JP3558338B2 (ja) | 2004-08-25 |
Family
ID=24345996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001154502A Expired - Fee Related JP3558338B2 (ja) | 2000-06-02 | 2001-05-23 | デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6563131B1 (ja) |
| JP (1) | JP3558338B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038804A2 (en) * | 2002-10-22 | 2004-05-06 | Advanced Micro Devices, Inc. | Semiconductor device having a u-shaped gate structure |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| US7271444B2 (en) * | 2003-12-11 | 2007-09-18 | International Business Machines Corporation | Wrap-around gate field effect transistor |
| KR100605108B1 (ko) | 2004-03-23 | 2006-07-28 | 삼성전자주식회사 | 핀 전계효과 트랜지스터 및 그 제조방법 |
| US7339241B2 (en) * | 2005-08-31 | 2008-03-04 | Freescale Semiconductor, Inc. | FinFET structure with contacts |
| US8735249B2 (en) * | 2011-05-25 | 2014-05-27 | Great Power Semiconductor Corp. | Trenched power semiconductor device and fabrication method thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763183A (en) | 1984-08-01 | 1988-08-09 | American Telephone And Telegraph Co., At&T Bell Laboratories | Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method |
| JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
| JPH0425175A (ja) * | 1990-05-21 | 1992-01-28 | Canon Inc | ダイオード |
| US5075237A (en) * | 1990-07-26 | 1991-12-24 | Industrial Technology Research Institute | Process of making a high photosensitive depletion-gate thin film transistor |
| JPH0824193B2 (ja) | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| CA2054795C (en) | 1990-11-01 | 1996-08-06 | Hiroshi Inada | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| JP2717739B2 (ja) | 1991-03-01 | 1998-02-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5273921A (en) | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| US5315143A (en) | 1992-04-28 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | High density integrated semiconductor device |
| JP3128364B2 (ja) | 1992-11-13 | 2001-01-29 | 新日本製鐵株式会社 | 半導体装置及びその製造方法 |
| US5650655A (en) | 1994-04-28 | 1997-07-22 | Micron Technology, Inc. | Integrated circuitry having electrical interconnects |
| US5414276A (en) | 1993-10-18 | 1995-05-09 | The Regents Of The University Of California | Transistors using crystalline silicon devices on glass |
| JP3252578B2 (ja) | 1993-12-27 | 2002-02-04 | ソニー株式会社 | 平面型絶縁ゲート電界効果トランジスタの製法 |
| JPH07335907A (ja) | 1994-06-14 | 1995-12-22 | Sony Corp | Ｓｏｉ基板に形成したｃｍｏｓトランジスタおよびそのｓｏｉ基板の製造方法 |
| US5604368A (en) * | 1994-07-15 | 1997-02-18 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective lateral epitaxy |
| US5497019A (en) | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
| US5705405A (en) | 1994-09-30 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of making the film transistor with all-around gate electrode |
| DE4441901C2 (de) | 1994-11-24 | 1998-07-02 | Siemens Ag | MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung |
| US5920085A (en) * | 1996-02-03 | 1999-07-06 | Samsung Electronics Co., Ltd. | Multiple floating gate field effect transistors and methods of operating same |
| KR0177785B1 (ko) | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
-
2000
- 2000-06-02 US US09/586,501 patent/US6563131B1/en not_active Expired - Lifetime
-
2001
- 2001-05-23 JP JP2001154502A patent/JP3558338B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038804A2 (en) * | 2002-10-22 | 2004-05-06 | Advanced Micro Devices, Inc. | Semiconductor device having a u-shaped gate structure |
| WO2004038804A3 (en) * | 2002-10-22 | 2004-06-10 | Advanced Micro Devices Inc | Semiconductor device having a u-shaped gate structure |
| US6833588B2 (en) | 2002-10-22 | 2004-12-21 | Advanced Micro Devices, Inc. | Semiconductor device having a U-shaped gate structure |
| GB2409575A (en) * | 2002-10-22 | 2005-06-29 | Advanced Micro Devices Inc | Semiconductor device having a u-shaped gate structure |
| JP2006504268A (ja) * | 2002-10-22 | 2006-02-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｕ字型のゲート構造を有する半導体デバイス |
| GB2409575B (en) * | 2002-10-22 | 2006-02-15 | Advanced Micro Devices Inc | Semiconductor device having a u-shaped gate structure |
| US7179692B2 (en) | 2002-10-22 | 2007-02-20 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device having a fin structure |
| CN100448023C (zh) * | 2002-10-22 | 2008-12-31 | 先进微装置公司 | 具有u字型栅极结构的半导体器件 |
| DE10393565B4 (de) * | 2002-10-22 | 2010-07-15 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Halbleiterelements mit einer U-förmigen Gate-Struktur |
| KR100993937B1 (ko) * | 2002-10-22 | 2010-11-12 | 글로벌파운드리즈 인크. | Ｕ-형태의 게이트 구조를 가지는 반도체 디바이스 |
| JP4745663B2 (ja) * | 2002-10-22 | 2011-08-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558338B2 (ja) | 2004-08-25 |
| US6563131B1 (en) | 2003-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800152B2 (en) | Methods for manufacturing a finfet using a conventional wafer and apparatus manufactured therefrom | |
| US6982460B1 (en) | Self-aligned gate MOSFET with separate gates | |
| US6936875B2 (en) | Insulated-gate field-effect transistor, method of fabricating same, and semiconductor device employing same | |
| US8198704B2 (en) | Semiconductor device including a crystal semiconductor layer | |
| US7384830B2 (en) | Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates | |
| US5494837A (en) | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls | |
| US7259048B2 (en) | Vertical replacement-gate silicon-on-insulator transistor | |
| JP3575596B2 (ja) | ダブルゲート集積回路を作製する方法及びダブルゲート金属酸化物半導体トランジスタを作製する方法 | |
| US7435639B2 (en) | Dual surface SOI by lateral epitaxial overgrowth | |
| US7368340B2 (en) | Semiconductor device and method of making semiconductor devices | |
| US7915100B2 (en) | Hybrid orientation CMOS with partial insulation process | |
| US7687365B2 (en) | CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates | |
| US7785944B2 (en) | Method of making double-gated self-aligned finFET having gates of different lengths | |
| US20050282342A1 (en) | Field effect transistor and fabrication method thereof | |
| JP2002198538A (ja) | 半導体側壁フィンを製造する方法 | |
| JP2007518272A (ja) | 歪みｆｉｎｆｅｔチャネルの製造方法 | |
| JP2006148141A (ja) | 自己整合ダブルゲートデバイス及びその形成方法 | |
| JP3872316B2 (ja) | トランジスタを形成する方法 | |
| US20130320401A1 (en) | Mixed Orientation Semiconductor Device and Method | |
| US5445107A (en) | Semiconductor device and method of formation | |
| US8946819B2 (en) | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same | |
| JP3558338B2 (ja) | デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法 | |
| EP1383164A1 (en) | FinFET device and a method for manufacturing such device | |
| US7560753B2 (en) | Field effect transistor with thin gate electrode and method of fabricating same | |
| KR100366740B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |