CN105632936B - 一种双栅极鳍式场效应晶体管的制备方法 - Google Patents

一种双栅极鳍式场效应晶体管的制备方法 Download PDF

Info

Publication number
CN105632936B
CN105632936B CN201610163777.9A CN201610163777A CN105632936B CN 105632936 B CN105632936 B CN 105632936B CN 201610163777 A CN201610163777 A CN 201610163777A CN 105632936 B CN105632936 B CN 105632936B
Authority
CN
China
Prior art keywords
fin
fin structure
field effect
preparation
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610163777.9A
Other languages
English (en)
Other versions
CN105632936A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610163777.9A priority Critical patent/CN105632936B/zh
Publication of CN105632936A publication Critical patent/CN105632936A/zh
Priority to US15/235,124 priority patent/US9680023B1/en
Application granted granted Critical
Publication of CN105632936B publication Critical patent/CN105632936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明公开了一种双栅极鳍式场效应晶体管的制备方法，包括在半导体衬底上形成鳍结构，沉积氧化物层并平坦化至鳍结构露出，沉积硬质掩膜层并图形化，对露出的鳍结构一侧的氧化物层进行回刻，去除剩余的硬质掩膜层，再次对鳍结构两侧的氧化物层同时进行回刻，在鳍结构两侧形成具有高度差的氧化物层，在鳍结构表面形成栅极介电层和栅极材料并图形化，去除鳍结构顶部的栅极材料，在鳍结构两侧形成控制栅高度大于驱动栅的双栅极结构，可以降低有效沟道底部的漏电流。

Description

一种双栅极鳍式场效应晶体管的制备方法
技术领域
本发明涉及半导体制造技术领域，更具体地，涉及一种双栅极鳍式场效应晶体管的制备方法。
背景技术
在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)器件结构的过渡问题。FinFET是一种新型的互补式金属半导体(CMOS)晶体管，其可根据需要调节器件的阈值电压，进一步降低静态能耗(staticpowerconsumption)。与平面晶体管相比，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。
目前，FinFET通常可包括三端FinFET(3terminal FinFET，3T-FinFET)和四端FinFET(4terminal FinFET，4T-FinFET)。其中，3T-FinFET的结构中包括位于鳍(Fin)两端的源极、漏极以及横跨鳍的栅极，共计三个端头。由于Fin的三个侧面都受到栅极的控制，所以比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能并得到了广泛应用。4T-FinFET的结构中包括位于Fin两端的源极、漏极以及位于Fin两侧相分离的二个栅极，分别是驱动栅(drive gate)和控制栅(control gate)，共计四个端头。二个栅极可以分别独立控制Fin的沟道电流，并且，通过调节控制栅可以有效改变驱动栅的阈值电压，提高器件性能。因而在实际应用中，双栅FinFET常用于要求具有低漏电流的核心逻辑电路。
4T-FinFET与3T-FinFET的区别在于4T-FinFET具有二个独立的双栅结构。因此，在制作4T-FinFET时，需要实施将4T-FinFET的二个栅极进行分开的工艺。而在运用目前的工艺将4T-FinFET的二个栅极分开后，所形成的驱动栅和控制栅具有相同的高度，因而难以进一步减少4T-FinFET有效沟道底部的漏电流。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种双栅极鳍式场效应晶体管的制备方法，通过在驱动栅和控制栅之间形成高度差，可以减少有效沟道底部的漏电流。
为实现上述目的，本发明的技术方案如下：
一种双栅极鳍式场效应晶体管的制备方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成鳍结构；
步骤S02：沉积氧化物层，将鳍结构覆盖，然后平坦化至所述鳍结构露出；
步骤S03：沉积硬质掩膜层，将氧化物层和鳍结构覆盖，然后图形化，露出鳍结构其中一侧的氧化物层；
步骤S04：对露出一侧的氧化物层进行部分回刻，然后去除剩余的硬质掩膜层，使鳍结构另一侧的氧化物层露出，接着对鳍结构两侧的氧化物层同时进行部分回刻，在鳍结构两侧形成具有高度差的氧化物层；
步骤S05：在鳍结构表面形成栅极介电层，随后沉积栅极材料并图形化；
步骤S06：去除鳍结构顶部的栅极材料，在鳍结构两侧分别形成驱动栅和控制栅；其中，控制栅的高度大于驱动栅的高度。
优选地，步骤S03中，先在所述鳍结构的顶部沉积一保护层作为回刻时的停止层，然后再沉积所述硬质掩膜层。
优选地，所述保护层材料包括SiN或SiON。
优选地，所述硬质掩膜层与所述保护层采用相同材料制备。
优选地，所述硬质掩膜层材料包括SiN。
优选地，所述鳍结构两侧氧化物层的高度差不小于1nm。
优选地，所述鳍结构两侧氧化物层的高度差不小于3nm。
优选地，所述栅极材料包括多晶SiON材料或高K金属栅极材料。
优选地，所述氧化物层材料包括氧化硅。
优选地，所述栅极介电层材料包括氧化硅。
从上述技术方案可以看出，本发明通过利用两次回刻工艺，在鳍式场效应晶体管的鳍结构两侧形成具有高度差的氧化物层，使得后续在鳍结构两侧分别形成的驱动栅和控制栅双栅极结构也同样具有高度差，并通过使控制栅的高度大于驱动栅的高度，可以降低双栅极FinFET结构中有效沟道底部的漏电流。
附图说明
图1是本发明一种双栅极鳍式场效应晶体管的制备方法流程图；
图2～图7是本发明一较佳实施例中根据图1的方法制作一种双栅极鳍式场效应晶体管时的工艺结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种双栅极鳍式场效应晶体管的制备方法流程图。同时，请参阅图2～图7，图2～图7是本发明一较佳实施例中根据图1的方法制作一种双栅极鳍式场效应晶体管时的工艺结构示意图。图2～图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种双栅极鳍式场效应晶体管的制备方法，包括以下步骤：
如框01所示，步骤S01：提供一半导体衬底，在所述半导体衬底上形成鳍结构。
请参阅图2。可以一半导体硅片10作为衬底，首先，可采用公知技术，在所述半导体衬底硅片10上形成鳍式场效应晶体管(FinFET)的鳍结构(Fin)11。该鳍结构11可以形成一至多个，本发明以下将以形成一个鳍结构为例，来阐述本发明的一种双栅极鳍式场效应晶体管的制备方法。
如框02所示，步骤S02：沉积氧化物层，将鳍结构覆盖，然后平坦化至所述鳍结构露出。
请继续参阅图2。接下来，可采用例如CVD工艺，在半导体衬底硅片上沉积一氧化物层12，例如氧化硅层12(下同)，将鳍结构11完全覆盖。然后，可采用化学机械研磨(CMP)对氧化硅层12进行平坦化，直至所述鳍结构11的顶端露出为止。
如框03所示，步骤S03：沉积硬质掩膜层，将氧化物层和鳍结构覆盖，然后图形化，露出鳍结构其中一侧的氧化物层。
请参阅图3。接下来，可采用常规工艺，在硅片上沉积一硬质掩膜层13，将氧化硅层12和鳍结构11完全覆盖。然后，通过光刻及刻蚀工艺，对该硬质掩膜层13进行图形化，使鳍结构两侧中其中一侧、例如图示右侧的氧化硅层122露出。该侧用于后续制备控制栅。
作为一优选的实施方式，可先在所述鳍结构11的顶部沉积一保护层(图略)，作为后续刻蚀时的停止层，然后再沉积所述硬质掩膜层13。所述保护层可采用SiN或SiON材料制备，但本发明不限于这两种材料。此外，所述硬质掩膜层可采用与所述保护层相同的材料制备，例如SiN；也可以采用与所述保护层不同的材料制备，例如无定形碳(Amorphouscarbon)，或者是采用其他适用材料。
如框04所示，步骤S04：对露出一侧的氧化物层进行部分回刻，然后去除剩余的硬质掩膜层，使鳍结构另一侧的氧化物层露出，接着对鳍结构两侧的氧化物层同时进行部分回刻，在鳍结构两侧形成具有高度差的氧化物层。
请继续参阅图3。接下来，采用刻蚀工艺进行第一次回刻(etch back)。即利用图形化的硬质掩膜层13对左侧氧化硅层121进行遮挡，先对图示右侧露出的氧化硅层122进行回刻，去除右侧部分氧化硅层，使回刻后的右侧氧化硅层122的高度低于左侧氧化硅层121，形成高度差H1。
请参阅图4。接下来，将图3中左侧剩余的硬质掩膜层13去除，使鳍结构左侧的氧化硅层121露出。然后，采用刻蚀工艺进行第二次回刻，即对鳍结构两侧的氧化硅层121和122同时进行部分回刻。利用鳍结构两侧氧化硅层已形成的高度差H1，在同等的刻蚀量条件下，可使得经过第二次回刻后，在鳍结构两侧形成具有高度差H2(H2可视为约等于H1)的左侧氧化硅层121和右侧氧化硅层122。此时，图示左侧氧化硅层121的高度高于右侧氧化硅层122，其高度差H2应不小于1nm。作为优选，鳍结构两侧的氧化硅层的高度差H2可不小于3nm。
位于鳍结构顶部的保护层，可作为回刻时的停止层，提供对鳍结构的保护。
如框05所示，步骤S05：在鳍结构表面形成栅极介电层，随后沉积栅极材料并图形化。
请参阅图5。接下来，可通过在鳍结构11露出的表面沉积栅极介电层材料，并图形化，形成栅极介电层(GOX)14。栅极介电层材料可选用与氧化物层相同的材料，例如氧化硅来制备。
请参阅图6。接下来，在已形成的器件表面沉积栅极材料，并图形化，形成横跨鳍结构11的栅极结构15，此时的FinFET器件结构即为三端FinFET(3terminal FinFET，3T-FinFET)结构。从图6中可以看出，由于事先在鳍结构两侧形成了具有高度差H2的氧化硅层，使得栅极材料沉积并图形化后形成的3T-FinFET栅极结构15在鳍结构11左右两侧也具有对应的高度差。
如框06所示，步骤S06：去除鳍结构顶部的栅极材料，在鳍结构两侧分别形成驱动栅和控制栅；其中，控制栅的高度大于驱动栅的高度。
请参阅图7。接下来，为形成本发明所需的四端FinFET(4terminalFinFET，4T-FinFET)，还需要进一步将鳍结构11顶部的栅极材料去除，以便在鳍结构两侧形成相互独立的双栅极结构。具体可采用现有常规工艺例如CMP，将Fin顶端位置的部分栅极材料去掉；或者通过增加一道光罩，将指定位置的Fin顶端的部分栅极材料刻蚀掉。本发明不限于此。
在将鳍结构顶部的栅极材料去除后，即可如图7所示，在鳍结构11两侧分别形成独立的驱动栅151和控制栅152，并且，所形成的双栅极结构中控制栅152的高度大于驱动栅151的高度，从而可利用其高度差H3，来进一步降低双栅极FinFET结构中有效沟道底部的漏电流。本发明对驱动栅和控制栅之间高度差的具体大小不作限定，可视设计需要而定。
采用本发明的上述方法，可以用于制备多晶SiON材料或高K金属栅极材料的多晶SiON栅极或高K金属栅极双栅极结构的FinFET。
综上所述，本发明通过利用两次回刻工艺，在鳍式场效应晶体管的鳍结构两侧形成具有高度差的氧化物层，使得后续在鳍结构两侧分别形成的驱动栅和控制栅双栅极结构也同样具有高度差，并通过使控制栅的高度大于驱动栅的高度，可以降低双栅极FinFET结构中有效沟道底部的漏电流。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种双栅极鳍式场效应晶体管的制备方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成鳍结构；
步骤S02：沉积氧化物层，将鳍结构覆盖，然后平坦化至所述鳍结构露出；
步骤S03：沉积硬质掩膜层，将氧化物层和鳍结构覆盖，然后图形化，露出鳍结构其中一侧的氧化物层；
步骤S04：对露出一侧的氧化物层进行部分回刻，然后去除剩余的硬质掩膜层，使鳍结构另一侧的氧化物层露出，接着对鳍结构两侧的氧化物层同时进行部分回刻，在鳍结构两侧形成具有高度差的氧化物层；
步骤S05：在鳍结构表面形成栅极介电层，随后沉积栅极材料并图形化；
步骤S06：去除鳍结构顶部的栅极材料，在鳍结构两侧分别形成驱动栅和控制栅；其中，控制栅的高度大于驱动栅的高度。
2.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，步骤S03中，先在所述鳍结构的顶部沉积一保护层作为回刻时的停止层，然后再沉积所述硬质掩膜层。
3.根据权利要求2所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述保护层材料包括SiN或SiON。
4.根据权利要求2所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述硬质掩膜层与所述保护层采用相同材料制备。
5.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述硬质掩膜层材料包括SiN。
6.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述鳍结构两侧氧化物层的高度差不小于1nm。
7.根据权利要求6所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述鳍结构两侧氧化物层的高度差不小于3nm。
8.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述栅极材料包括多晶SiON材料或高K金属栅极材料。
9.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述氧化物层材料包括氧化硅。
10.根据权利要求1所述的双栅极鳍式场效应晶体管的制备方法，其特征在于，所述栅极介电层材料包括氧化硅。
CN201610163777.9A 2016-03-22 2016-03-22 一种双栅极鳍式场效应晶体管的制备方法 Active CN105632936B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610163777.9A CN105632936B (zh) 2016-03-22 2016-03-22 一种双栅极鳍式场效应晶体管的制备方法
US15/235,124 US9680023B1 (en) 2016-03-22 2016-08-12 Method of manufacturing a dual-gate FinFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610163777.9A CN105632936B (zh) 2016-03-22 2016-03-22 一种双栅极鳍式场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105632936A CN105632936A (zh) 2016-06-01
CN105632936B true CN105632936B (zh) 2018-10-16

Family

ID=56047737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610163777.9A Active CN105632936B (zh) 2016-03-22 2016-03-22 一种双栅极鳍式场效应晶体管的制备方法

Country Status (2)

Country Link
US (1) US9680023B1 (zh)
CN (1) CN105632936B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298942B (zh) * 2016-09-27 2019-05-14 上海华力微电子有限公司 一种双栅极鳍式场效应晶体管形成方法及其结构
US10355134B2 (en) * 2017-05-23 2019-07-16 Qualcomm Incorporated Metal-oxide semiconductor (MOS) device with thick oxide
CN107749412A (zh) * 2017-10-09 2018-03-02 常州工学院 新型FinFET静电防护电压箝位装置及其制备方法
CN112309856B (zh) * 2019-07-24 2022-08-23 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
CN103021857A (zh) * 2011-09-28 2013-04-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管的制造方法
CN103928348A (zh) * 2014-04-28 2014-07-16 上海华力微电子有限公司 双栅极的分离方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
US7186599B2 (en) * 2004-01-12 2007-03-06 Advanced Micro Devices, Inc. Narrow-body damascene tri-gate FinFET
US20090108351A1 (en) * 2007-10-26 2009-04-30 International Business Machines Corporation Finfet memory device with dual separate gates and method of operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
CN103021857A (zh) * 2011-09-28 2013-04-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管的制造方法
CN103928348A (zh) * 2014-04-28 2014-07-16 上海华力微电子有限公司 双栅极的分离方法

Also Published As

Publication number Publication date
CN105632936A (zh) 2016-06-01
US9680023B1 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106057671B (zh) 制造FinFET器件的工艺
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
CN105632936B (zh) 一种双栅极鳍式场效应晶体管的制备方法
CN103579007B (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
CN107230674A (zh) 用于具有改进的源极漏极外延的半导体器件制造的方法
TW201839990A (zh) 半導體元件、鰭式場效電晶體元件及半導體元件的製造方法
TWI629790B (zh) 半導體元件及其製作方法
CN110571192A (zh) 半导体结构及其形成方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
CN106033742A (zh) 半导体结构的形成方法
CN109427872A (zh) 一种半导体器件及其形成方法
CN108122843A (zh) 鳍式场效应管的形成方法以及半导体结构
CN104347410B (zh) 鳍式场效应晶体管及其形成方法
US9536986B2 (en) Enriched, high mobility strained fin having bottom dielectric isolation
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN104392917B (zh) 一种全包围栅结构的形成方法
CN103855021A (zh) 一种FinFET器件的制造方法
CN104425371B (zh) 半导体结构的形成方法
CN103107187A (zh) 半导体装置及其制造方法
CN109920733A (zh) 半导体结构及晶体管的形成方法
CN103855026A (zh) FinFET及其制造方法
US20110049619A1 (en) Semiconductor device and method for manufacturing the same
TWI528424B (zh) 於金氧半場效電晶體形成遮蔽閘之方法
TW201820549A (zh) 半導體裝置及其形成方法
CN103187290B (zh) 鳍片式场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant