CN109427872A - 一种半导体器件及其形成方法 - Google Patents

一种半导体器件及其形成方法 Download PDF

Info

Publication number
CN109427872A
CN109427872A CN201810631260.7A CN201810631260A CN109427872A CN 109427872 A CN109427872 A CN 109427872A CN 201810631260 A CN201810631260 A CN 201810631260A CN 109427872 A CN109427872 A CN 109427872A
Authority
CN
China
Prior art keywords
layer
fin structure
etch process
source
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810631260.7A
Other languages
English (en)
Other versions
CN109427872B (zh
Inventor
陈彦廷
李威养
杨丰诚
陈燕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427872A publication Critical patent/CN109427872A/zh
Application granted granted Critical
Publication of CN109427872B publication Critical patent/CN109427872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在衬底上方形成FinFET器件的鳍结构。在鳍结构上方形成第一层。在鳍结构上方和第一层上方形成栅极层。可以将栅极层图案化成包裹在鳍结构周围的栅极堆叠件。在第一层上方并且在栅极堆叠件上方形成第二层。实施第一蚀刻工艺以去除第二层的形成在鳍结构上方的部分，第一层在第一蚀刻工艺期间用作蚀刻停止层。实施第二蚀刻工艺以去除第一层的部分以暴露鳍结构的部分。去除第一层的部分基本不影响第二层。在鳍结构的暴露部分上外延生长源极/漏极区。本发明实施例涉及一种半导体器件及其形成方法。

Description

一种半导体器件及其形成方法
技术领域
本发明实施例涉及一种半导体器件及其形成方法。
背景技术
半导体产业已经进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本。随着这种进步的发生，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)器件的三维设计的发展。利用从衬底延伸的薄“鳍”(或鳍式结构)来制造典型的FinFET器件。鳍通常包括硅并且形成晶体管器件的主体。在这种垂直鳍中形成晶体管的沟道。在鳍上方(例如，包裹环绕鳍)提供栅极。这种类型的栅极允许更好地控制沟道。FinFET器件的其他优势包括降低的短沟道效应和更高的电流。
然而，传统的FinFET器件仍然可能具有特定缺点。一个缺点是，尚未优化传统的FinFET制造限定源极/漏极区的方式。例如，FinFET器件可能在形成源极/漏极区时遭受外延选择性损失。
因此，虽然现有的FinFET器件及其制造通常已经满足它们的预期目的，但是它们在每个方面还没有完全令人满意。
发明内容
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成FinFET器件的鳍结构；在所述鳍结构上方形成第一层；在所述鳍结构上方且在所述第一层上方形成栅极层；将所述栅极层图案化成包裹在所述鳍结构周围的栅极堆叠件；在所述第一层上方和所述栅极堆叠件上方形成第二层；实施第一蚀刻工艺以去除所述第二层的形成在所述鳍结构上方的部分，其中，在所述第一蚀刻工艺中，在所述第一层和所述第二层之间存在第一蚀刻选择性，从而使得在所述第一蚀刻工艺期间所述第一层用作蚀刻停止层；实施第二蚀刻工艺以去除所述第一层的部分以暴露所述鳍结构的部分，其中，在所述第二蚀刻工艺中，在所述第一层和所述第二层之间存在第二蚀刻选择性，从而使得所述第一层的部分的去除不影响所述第二层；以及在所述鳍结构的暴露部分上外延生长源极/漏极区。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外；源极/漏极区，设置在所述鳍结构的上部的侧壁上；以及含金属材料，设置在所述鳍结构的下部的侧壁上。
根据本发明的又一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外，其中，所述鳍结构的上部包括凹槽；源极/漏极区，设置在所述鳍结构上方，其中，所述源极/漏极区填充所述凹槽；以及含金属材料，设置在所述源极/漏极区的下部的侧壁上，并且其中，所述含金属材料设置在所述源极/漏极区的上部的下面。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是示例性FinFET器件的立体图。
图2A-图12A是根据本发明的实施例的在各个制造阶段处的FinFET器件的Y切割截面侧视图。
图5B-图8B和图10B-12B是根据本发明的实施例的在各个制造阶段处的FinFET器件的X切割截面侧视图。
图4B是根据本发明的实施例的在制造阶段处的FinFET器件的顶视图。
图5C、图7C、图8C和图11C是根据本发明的实施例的在不同制造阶段处的FinFET器件的三维立体图。
图7D、图8D和图11D-图12D是根据本发明的实施例的在不同制造阶段处的FinFET器件的部分的放大的Y切割截面侧视图。
图13是根据本发明的实施例的在制造阶段处的FinFET器件的三维立体图。
图14是根据本发明的实施例示出的制造FinFET器件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。为了简单和清楚的目的，可以以不同比例任意绘制各个图。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果将附图中的器件翻过来，则描述为在其他元件或部件“下部”或“之下”的元件将被定位于在其他元件或部件“上方”。因此，说明性术语“在...下方”可包括在...上方和在...下方的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明涉及但不以其他方式限制于鳍式场效应晶体管(FinFET)器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。以下公开内容将继续利用一个或多个FinFET实例以示出本发明的各个实施例。然而，应当理解，除了权利要求中特别声明，本申请不应限制于特定类型的器件。
FinFET器件的使用在半导体产业中越来越受欢迎。参考图1，示出了示例性FinFET器件50的立体图。FinFET器件50是在衬底(诸如块状衬底)上构建的非平面多栅极晶体管。薄的含硅“鳍式”结构(之后称为“鳍”)形成了FinFET器件50的主体。鳍沿着图1所示的X方向延伸。鳍具有沿着与X方向正交的Y方向测量的鳍宽度W鳍。FinFET器件50的栅极60包裹在该鳍周围，例如包裹在鳍的顶面和相对的侧壁表面周围。因此，栅极60的部分在Z方向上位于鳍上方，Z方向与X方向和Y方向都正交。
LG表示在X方向上测量的栅极60的长度(或宽度，取决于立体图)。栅极60可以包括栅电极组件60A和栅极介电组件60B。栅极介电组件60B具有在Y方向上测量的厚度tox。栅极60的部分位于诸如浅沟槽隔离(STI)的介电隔离结构上方。在位于栅极60的相对侧上的鳍的延伸件中形成FinFET器件50的源极70和漏极80。鳍的由栅极60包裹环绕的部分用作FiFnET器件50的沟道。通过鳍的尺寸确定FinFET器件50的有效沟道长度。
FinFET器件提供了超过传统的金属氧化物半导体场效应晶体管(MOSFET)器件(也称为平面晶体管器件)的若干优势。这些优势可包括更好的芯片区域效率、改进的载流子迁移率和与平面器件的制造处理兼容的制造处理。FinFET器件还与高k金属栅极(HKMG)工艺流程兼容。因此，FinFET器件可以实现为HKMG器件，其中，每个栅极具有高k栅极电介质和金属栅电极。对于上面讨论的这些益处，期望使用FinFET器件来设计集成电路(IC)芯片，从而用于IC芯片的部分或整个IC芯片。
然而，传统的FinFET制造方法仍然可能具有缺点。一个缺点是，尚未优化传统的FinFET制造限定源极/漏极区的方式。结果，FinFET器件可能在形成源极/漏极区时遭受外延选择性损失。为了改善与传统的FinFET器件相关联的问题，本发明在图案化工艺中利用含金属层来帮助限定FinFET器件的源极/漏极区，如下面更详细讨论的。更详细地，图2A-图12A是在各个制造阶段处的FinFET器件100的Y切割截面侧视图，图5B-图8B和图10B-图12B是在各个制造阶段处的FinFET器件100的X切割截面侧视图，图4B是在制造阶段处的FinFET器件100的顶视图，图5C、图7C、图8C和图11C、图13是在不同制造阶段处的FinFET器件100的三维立体图，以及图7D、图8D和图11D-图12D是在不同制造阶段处的FinFET器件的部分的放大的Y切割截面侧视图。
现在参考图2A，FinFET器件100包括形成在衬底上方的半导体层110。在实施例中，半导体层110包括诸如硅或硅锗的晶体硅材料。可以实施注入工艺以将多种掺杂剂离子注入到半导体层110中。在一些实施例中，掺杂剂离子可以包括例如砷(As)或磷(P)的n型材料，或者在一些其他实施例中，它们可以包括例如硼(B)的p型材料，这取决于是需要n型FET(NFET或NMOS)还是p型FET(PFET或PMOS)。例如，可以形成用于PFET的N阱120A，并且可以形成用于NFET的P阱120B。
通过一个或多个光刻工艺图案化半导体层110来形成多个鳍结构。例如，可以形成用于PFET的鳍结构150A，以及形成用于NFET的鳍结构150B。用于形成鳍结构150A/150B的光刻工艺可以包括：形成图案化的光刻胶，使用图案化的光刻胶来图案化下面的硬掩模层，并且使用图案化的硬掩模层来限定鳍结构150A/150B。应当理解，鳍结构150A/150B的部分可以用作FinFET器件100的源极区、漏极区或沟道区。沟道区可以包括硅或硅锗。
隔离结构160形成为用于电隔离鳍结构150A/150B。隔离结构160也可以称为浅沟槽隔离(STI)结构。在一些实施例中，隔离结构160包括诸如氧化硅或氮化硅的介电材料。可以通过沉积介电材料以填充由鳍结构150A/150B限定的开口，并且然后实施抛光工艺(诸如化学机械抛光)以平坦化沉积的介电材料的表面来形成隔离结构160。然后可以对介电材料实施一个或多个蚀刻工艺以通过从隔离结构160去除部分(但不是全部)材料来形成凹槽170。蚀刻工艺限定了鳍结构150A/150B的“高度”(在图1的Z方向上)。
如图2A所示，鳍结构150A/150B向上(例如，沿图1的Z轴向上)突出并从隔离结构160突出。换言之，每个鳍结构150A/150B的至少部分暴露并且未被隔离结构160覆盖。应当理解，在一些实施例中，可以在鳍结构150A与N阱之间设置可选的未掺杂的半导体层(例如，未掺杂的硅)180。在其他实施例中，可以省略层180。
现在参考图3A，在PFET和NFET两者的鳍结构150A/150B的侧面和顶面上方形成层200。层200也形成在隔离结构160的上表面上方并且部分地填充凹槽170。层200在稍后的蚀刻工艺中用作蚀刻停止层，这将在下面更详细地讨论。传统的FinFET制造工艺不形成该层200。
在一些实施例中，层200包括例如含金属介电层的介电层。层200中金属的存在有助于在稍后实施的湿蚀刻工艺中去除层200，其中，SC1溶液(H2O：H2O2：NH4OH)和/或SC2溶液(HCl:H2O2:H2O)可以用作蚀刻剂。在一些实施例中，磷酸(H3PO4)也可以用作湿蚀刻工艺中的蚀刻剂。在后续的蚀刻工艺中容易地去除层200使得层200成为图案化层的良好候选者。在一些实施例中，层200包括氧化铝(Al2O3)。可使用任何合适的沉积技术(例如，CVD、HDP-CVD、ALD等)将层200形成为任何合适的厚度。在所示实施例中，使用共形CVD和/或ALD沉积工艺形成层200并且形成为具有厚度205。在一些实施例中，厚度205在从约2纳米(nm)至约20nm的范围内。应当理解，层200的材料组成和厚度范围被特定配置为使得其可以充分地用作蚀刻停止层并且还便于在下面的湿蚀刻工艺中容易地去除。
现在参考图4A，在鳍结构150A/150B上方和层200上方形成栅电极层220。在一些实施例中，栅电极层220是将在稍后工艺中去除的伪栅电极层。例如，栅电极层220可以包括多晶硅，其将在稍后制造步骤中的栅极替换工艺中去除并利用金属栅电极进行替换。可以通过诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)或它们的组合的一个或多个沉积工艺来形成栅电极层220。
在沉积栅电极层220之后，可以对栅电极层220实施一个或多个蚀刻工艺以限定栅极长度Lg(如图1所示在X方向上测量)。换言之，通过一个或多个蚀刻工艺将栅电极层220图案化成单独的栅电极堆叠件220。这在图4B中更详细地示出，图4B是FinFET器件100的顶视图。如图4B的顶视图所示，多个鳍结构(例如，鳍结构150A/150B)在X方向(与如图1所示的相同的X方向)上延伸，并且多个图案化的栅电极堆叠件220在Y方向(与如图1所示的相同的Y方向)上延伸。顶视图中的FinFET器件100的Y切割(在Y方向上)产生图4A所示的截面图。顶视图中的FinFET器件100的X切割(在X方向上)将产生不同的截面图，这将在下面参考图5B-图8B和图10B-图12B详细地讨论。
现在参考图5A、图5B和图5C，在层200上方并且在图案化的栅电极堆叠件220上方形成介电层230。图5A是使用Y切割获得的截面图，以及图5B是使用X切割获得的截面图。图5C还示出X切割和Y切割，图5C是FinFET器件100的三维立体图。
如图5C所示(并且还在根据Y切割获得的图5A中)，在每个鳍结构150A和150B的侧面和顶面上形成层200。然后，在层200的侧面和顶面上形成介电层230。注意，在图5A中，由于在栅电极堆叠件220的外部获得Y切割，因此在图5A的截面图中栅电极堆叠件220不应直接可见。然而，为了便于理解本发明，在图5A中仍然以虚线示出栅电极堆叠件220中的一个，以说明其位于鳍结构150A/150B以及层200和230的“后面”。
如图5C所示(并且还在根据X切割获得的图5B中)，由于在沉积层200之后形成并且限定栅电极堆叠件220，所以在栅电极堆叠件220的侧壁上没有形成层200的部分。但是在形成栅电极堆叠件220之后形成介电层230，并且因此在栅电极堆叠件220的侧壁上形成介电层230。注意，如图5A和5C所示，可以在每个栅电极堆叠件220上方设置一个或多个硬掩模层250。一个或多个硬掩模层250用于图案化栅电极堆叠件220并限定栅电极堆叠件220的尺寸。在一些实施例中，一个或多个硬掩模层250包括例如氧化硅的氧化物材料。如图5B和图5C所示，在硬掩模层250的侧面和顶面上方形成介电层230。
应当理解，介电层230和层200的材料组成配置为使得在后续的蚀刻工艺中在介电层230和层200之间存在蚀刻选择性。换言之，介电层230和层200在后续的蚀刻工艺中具有大致不同的蚀刻速率(例如，10倍或更大)。在一些实施例中，介电层230包括例如氮化硅的氮化物材料，而层200包括诸如氧化铝(Al2O3)的含金属的氧化物材料。介电层230用于限定FinFET器件100的有源区和源极/漏极区。介电层230也用作伪间隔件。
还要注意，X切割获得的图5B取自鳍结构150A/150B的外部，并且因此在图5B的截面图中鳍结构150A/150B不可见，而是将隔离结构160示出为位于栅电极堆叠件220下面。应当理解，如果X切割移动至与鳍结构150A或150B中的一个相交的点(如对于下面讨论的一些图的情况)，则鳍结构150A或150B示出为位于栅电极堆叠件220下面，因为每个栅电极堆叠件220包裹在鳍结构150A和150B的顶面和侧面周围。
现在参考图6A和图6B，对FinFET器件100实施蚀刻工艺300以去除介电层230的形成在鳍结构150A和150B上方的部分，同时不去除介电层230的形成在栅电极堆叠件220的侧壁上的部分。注意，如图6B所示，蚀刻工艺300还去除了介电层230的位于硬掩模250之上的部分。在一些实施例中，蚀刻工艺300包括干蚀刻工艺，其有助于选择性去除介电层230(即，去除用于鳍结构150A/150B的介电层230，同时保持用于栅电极堆叠件220的介电层230)。此外，由于与图6B相对应的X切割取自鳍结构150A/150B的外部，因此去除的位于鳍结构150A和150B上方的介电层230可能在图6B中不太明显。
如上所述，介电层230和层200的材料组成配置为使得在蚀刻工艺300中在它们之间存在蚀刻选择性。因此，层200在蚀刻工艺300期间用作蚀刻停止层。也就是说，蚀刻工艺300去除介电层230的位于鳍结构150A/150B的顶面和侧面上方的部分，但是层200防止蚀刻工艺300蚀刻鳍结构150A/150B。
现在参考图7A、图7B和图7C，限定用于PFET的源极/漏极区。类似于上面讨论的图5C，图7C是FinFET器件100的三维立体图，图7A是使用Y切割获得的截面图，并且图7B是使用X切割获得的截面图。在鳍结构处获得与图7A相对应的Y切割，如图5A的情况那样。然而，现在移动与图7B相对应的X切割(与图5B相比)，从而使得X切割现在与PFET的鳍结构150A相交。这样，由图7C中的X切割产生的图7B现在示出硅锗(SiGe)沟道310的部分，其是鳍结构150A的部分。还如图7B所示，N阱120A位于SiGe沟道310下面。
为了限定PFET的源极/漏极区，通过图案化的光刻胶层330覆盖FinFET器件100的NFET部分。暴露FinFET器件100的PFET部分。然后对FinFET器件100的PFET部分实施蚀刻工艺350。在一些实施例中，蚀刻工艺350包括湿蚀刻工艺。由于层200与介电层230之间的蚀刻选择性，蚀刻工艺350去除层200但保留完整的介电层230。注意，如图7C所示，先前的蚀刻工艺300已经去除介电层230的形成在鳍结构150A/150B上方的部分，但是介电层230的部分仍然保留在栅电极堆叠件220的侧壁上。因此，蚀刻工艺350使设置在栅电极堆叠件220的侧壁上的介电层230的部分保持完整，同时去除层200。
在一些实施例中，蚀刻工艺350使用SC1溶液(H2O：H2O2：NH4OH)和/或SC2溶液(HCl：H2O2：H2O)作为蚀刻剂。在一些其他实施例中，磷酸(H3PO4)也可以用作蚀刻工艺350中的蚀刻剂。用于层200的材料组成配置为使得它容易通过蚀刻工艺350去除。例如，在层200包括氧化铝的实施例中，易于通过SC1溶液和/或SC2溶液或磷酸去除氧化铝。层200的易于去除使其成为用于实施图案化工艺的合适层。
如图7A所示，去除用于PFET的层200暴露鳍结构150A的顶面和侧面。应该理解，在实际制造中，层200的去除可能不是100％。换言之，即使在实施蚀刻工艺350之后，仍可能保留层200的残留物。例如，尽管在实施蚀刻工艺350去除层200之后，暴露鳍结构150A的顶面和侧壁的上部，但是鳍结构150A的下部仍然可以具有设置在其上的层200的残留物，例如如图7D所示，图7D是图7A的PFET的更加放大的截面图。如图7D所示，在暴露鳍结构150A的上部的同时，甚至在实施蚀刻工艺350之后，仍可以在鳍结构150A的下部的侧壁上设置层200的残留物。
类似地，在先前的蚀刻工艺300中去除介电层230也可能不完全去除介电层230。例如，如图7D所示，在实施蚀刻工艺350之后，也可以在层200的残留物上保持设置介电层230的残留物。在任何情况下，鳍结构150A的暴露部分(即，上部)能够外延生长PFET的源极/漏极区，这将在下面讨论。
同时，不暴露用于NFET的鳍结构150B，因为仍然在鳍结构150B上设置层200(其由于图案化的光刻胶层330保护而未被去除)。以这种方式，去除用于PFET(但不用于NFET)的介电层200暴露用于PFET的鳍结构，从而允许限定PFET的S/D区。
现在参考图8A、图8B、图8C和图8D，去除图案化的光刻胶层330，并实施外延生长工艺370以外延生长PFET的源极/漏极区380。类似于图7A-图7D，图8C是FinFET器件100的三维立体图，图8A是使用Y切割获得的截面图，并且图8B是使用X切割获得的截面图，以及图8D是图8A的PFET的更加放大的截面图。
如图8A-图8D所示，在工艺370期间，在鳍结构150A的暴露部分(例如，上部)上生长源极/漏极区380。源极/漏极区380在Z方向上向上突出并且在Y方向上横向地突出。在鳍结构150A包括SiGe的实施例中，用于PFET的源极/漏极区380也包括SiGe。如图8D所示，层200和230的残留物仍然可以保持形成在鳍结构150A的下部的侧壁上，并且在层200和230的残余物之上形成源极/漏极区380的部分。
由于仍然通过层200覆盖FinFET器件100的NFET部分，所以尚未形成用于NFET的源极/漏极区。换言之，外延生长工艺370不会在NFET的鳍结构150B上生长任何东西，因为仍然通过层200和230覆盖鳍结构150B。在特定的传统方案中，同时生长PFET和NFET的源极/漏极区，并且因此可以生长用于NFET的含SiGe的源极/漏极，和/或可以生长用于PFET的含Si的源极/漏极。这是不期望的并且可以称为外延选择性损失。相比之下，本文中的层200允许用于PFET的源极/漏极区与用于NFET的源极/漏极区单独地形成。因此，形成的用于PFET的源极/漏极区380包括SiGe，但将基本不含Si，并且形成的用于NFET的源极/漏极区(在下面讨论的后续工艺中)将包括Si，但将基本不含SiGe。这样，本发明的工艺可以免受外延选择性丢失。
现在参考图9A，去除用于NFET的层200。在一些实施例中，可使用与蚀刻工艺350类似的蚀刻工艺390来实施去除层200。如上所述，由于在层200和介电层230之间存在蚀刻选择性，所以通过蚀刻去除层200，而基本不去除介电层230。在去除层200之后，暴露鳍结构150B。这里去除层200的一个原因是为了工艺控制的稳定性。它有助于稳定工艺控制以去除层200，并且然后重新沉积层(如参考下面讨论的图10A-图10B所做的)以进行下一轮的图案化。
现在参考图10A和图10B，在用于NFET的鳍结构150B的侧面和顶面上方并且在用于PFET的源极/漏极区380的侧面和顶面上方形成层400。还在隔离结构160的上表面上方形成层400。在一些实施例中，层400的形成涉及共形沉积工艺。在一些实施例中，层400和层200具有相同的材料组成。例如，层400还可以包括例如含金属介电层的介电层。在一些实施例中，层400包括氧化铝(Al2O3)。应当理解，层400将发挥与上述层200基本相同的功能。换言之，可以说形成层400等同于重新沉积层200。
注意，通过在FinFET器件100的两个不同部分处进行X切割而获得图10B。通过在一个鳍结构150A上进行X切割而获得图10B所示的PFET，并且通过在一个鳍结构150B进行X切割而获得图10B中所示的NFET。图10B中所示的NFET示出用于NFET的硅沟道410，其中，硅沟道是用于NFET的鳍结构150B的部分。P阱120B位于硅沟道410下面。
现在参考图11A、图11B、图11C和图11D，限定用于NFET的源极/漏极区。图11C是FinFET器件100的三维立体图，图11A是使用Y切割获得的截面图，图11B是在FinFET器件100的两个不同区段处使用X切割(一个是在PFET处的X切割并且另一个是在NFET处的X切割)获得的截面图。图11D是图11A的NFET的更加放大的截面图。
用于NFET的源极/漏极定义类似于上面参考图7A-图7D讨论的用于PFET的源极/漏极定义(除了交换NFET和PFET之外)。例如，作为NFET源极/漏极定义的部分，可以通过图案化的光刻胶层(为了简单，在此未特别示出)覆盖FinFET器件100的PFET部分。然后暴露FinFET器件100的NFET部分。对FinFET器件100的NFET部分实施与上面讨论的蚀刻工艺300类似的蚀刻工艺，以去除介电层230的形成在鳍结构150B上方的部分。在该蚀刻工艺期间，层400用作蚀刻停止层。之后，由于层400与介电层230之间的蚀刻选择性，实施与上述蚀刻工艺350类似的蚀刻工艺以去除NFET的层400的部分，但留下完整的介电层230。去除层400暴露用于NFET的鳍结构150B的部分。同时，不暴露用于PFET的源极/漏极区380，因为层400(由于通过图案化的光刻胶层保护而未被去除)仍然设置在用于PFET的源极/漏极区380上。
然后对FinFET器件100实施凹槽蚀刻工艺450以在NFET中蚀刻凹槽460。如图11B-图11C所示，例如通过蚀刻掉鳍结构150B的部分，在鳍结构150B中形成凹槽460。因此，在NFET的硅沟道410旁边形成凹槽460。图11C和图11D还示出在蚀刻层400之后仍然保留的层400的部分。层400的这些剩余部分有效地进一步使凹槽460在Z方向上向上延伸。
由于在凹槽460处获得Y切割，所以在图11A中凹槽460并不直接或明显可见，因为凹槽460对应于不存在鳍结构150B。然而，为了便于理解本发明，在图11A中的鳍结构150B的剩余区段之上示出虚线以表示凹槽460(即，对于NFET已经去除的鳍结构150B的部分)。
现在参考图12A、图12B、图12C和图12D，实施外延生长工艺470以外延生长NFET的源极/漏极区480。之后去除层400。特别地，图12C是FinFET器件100的三维立体图，图12A是使用Y切割获得的截面图，并且图12B是使用用于PFET的一个X切割和用于NFET的另一个X切割获得的截面图，以及图12D是图12A的NFET的更加放大的截面图。
如图12A、图12C和图12D所示，在外延生长工艺470期间，在鳍结构150B的暴露部分上生长用于NFET的源极/漏极区480。源极/漏极区480填充凹槽460并在Z方向上向上突出且在Y方向上横向突出到凹槽460外。在鳍结构150B包括Si的实施例中，源极/漏极区480也包括Si。如上所述，在形成NFET源极/漏极区480之前已经形成PFET源极/漏极区380。通过本发明的独特工艺流程实现的PFET和NFET源极/漏极区的单独形成允许FinFET器件100的源极/漏极区的更高质量的外延生长。还如图12D所示，由于层400和230的去除可能不是100％，因此层400和230的残留物可保持形成在源极/漏极区480下面。也可以在源极/漏极区480的下部的侧壁上设置层400和230。
注意，在图12C所示的制造阶段中，仍然在栅电极堆叠件220的侧壁上设置介电层230(但不是层400)。将在后续的工艺中去除这些介电层230，并且将沉积低k介电材料作为用于栅电极堆叠件220的侧壁间隔件。此外，例如如图12C所示，由于层200、400、230的去除可能不是100％，因此在外延生长的源极/漏极区380和480下方可能存在层200、400和/或介电层230的剩余部分。注意，在一些实施例中(诸如在图12A-图12D所示的实施例中)，NFET和PFET中的一个(例如，NFET)包括凹进的鳍，而NFET和PFET中的另一个(例如，PFET)包括可以其上方形成有源极/漏极的非凹进的鳍。
实施多个其他工艺来完成FinFET器件100的制造。例如，可以实施栅极替换工艺以用金属栅电极堆叠件来替换栅电极堆叠件220(其是伪栅电极堆叠件)。例如，作为栅极替换工艺的部分，在隔离结构160上方形成层间电介质(ILD)。ILD可以包括氧化硅。实施诸如化学机械抛光(CMP)等的抛光工艺以平坦化ILD的上表面。然后去除伪栅电极堆叠件220，并且可以形成金属栅电极堆叠件来替换每个去除的伪栅电极堆叠件。在一些实施例中，金属栅电极堆叠件可以包括功函数金属组件和填充金属组件。功函数金属组件配置为调节其对应的FinFET的功函数以实现期望的阈值电压Vt。在各个实施例中，功函数金属组件可以包括：TiAl、TiAlN、TaCN、TiN、WN或W或它们的组合。填充金属组件配置为用作栅电极的主要导电部分。在各个实施例中，填充金属组件可以包括铝(Al)、钨(W)、铜(Cu)或它们的组合。还应当理解，可以在每个金属栅电极堆叠件下面形成高k栅极电介质。高k介电材料是介电常数大于SiO2的介电常数(为约4)的材料。在实施例中，高k栅极电介质包括具有在从约18至约40的范围内的介电常数的氧化铪(HfO2)。在可选实施例中，高k栅极电介质可以包括ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO或SrTiO。
现在参考图13，在已经实施上述栅极替换工艺之后，示出FinFET器件100的示意性三维图。如图13所示，栅极堆叠件600形成为替换伪栅电极堆叠件220。栅极堆叠件600可以包括如上所述的高k栅极电介质和金属栅电极。在栅极堆叠件600的侧壁上形成ILD 610。在隔离结构160上方形成栅极堆叠件600和ILD。图13所示的FinFET器件100的部分是NFET，并且因此形成鳍结构150B和外延生长的源极/漏极区480。
如上所述，由于工艺窗口限制，层400和230的一些残留物仍可保持形成在源极/漏极区480的下部的侧壁上(并且在源极/漏极区480的上部下面)。类似地，层200和230的一些残留物可以保持形成在用于PFET的鳍结构150A的下部的侧壁上(诸如图8D和图12D所示)，但是为了简单，在图13中未示出PFET。
应当理解，在制造阶段(即，在栅极替换之后)处的层230和200/400的存在不是有意的，这些层在这点处也不起重要作用，因为这些层的残留物主要是归因于工艺缺陷。尽管如此，在这个制造阶段处存在这些层230和200/400是已经实施上述上面独特的工艺流程的证据。换言之，如果发现来自给定制造商的最终FinFET器件包括在上面参考图8D、图12C-图12D和图13所述的位置中包括层230和200/400的残留物，则最终的FinFET器件有可能使用本发明的独特工艺流程来制造的。
图14是根据本发明的各个方面的用于制造FinFET器件的方法800的流程图。方法800包括在衬底上方形成FinFET器件的鳍结构的步骤810。
方法800包括在鳍结构上方形成第一层的步骤820。在一些实施例中，形成第一层包括形成含金属层作为第一层。在一些实施例中，形成含金属层包括形成厚度在约1nm与约10nm之间的氧化铝(Al2O3)层，并通过共形CVD和/或ALD工艺来沉积以作为第一层。
方法800包括在鳍结构上方和第一层上方形成栅极层的步骤830。
方法800包括将栅极层图案化成包裹在鳍结构周围的栅极堆叠件的步骤840。
方法800包括在第一层上方和栅极堆叠件上方形成第二层的步骤850。在一些实施例中，形成第二层包括形成含有氮化硅的层作为第二层。
方法800包括实施第一蚀刻工艺以去除第二层的形成在鳍结构上方的部分的步骤860。在第一蚀刻工艺中，在第一层和第二层之间存在第一蚀刻选择性，从而使得第一层在第一蚀刻工艺期间用作蚀刻停止层。在一些实施例中，第一蚀刻工艺包括干蚀刻工艺。
方法800包括实施第二蚀刻工艺以去除第一层的部分以暴露鳍结构的部分的步骤870。在第二蚀刻工艺中，第一层和第二层之间存在第二蚀刻选择性，从而使得第一层的部分的去除基本不影响第二层。在一些实施例中，第二蚀刻工艺包括湿蚀刻工艺。
方法800包括在鳍结构的暴露部分上外延生长源极/漏极区的步骤880。
在一些实施例中，第二蚀刻工艺不完全去除第一层，仍在鳍结构的侧壁上留下第一层的残留物。在一些实施例中，第一蚀刻工艺不完全去除第二层，仍在第一层的侧壁上留下第二层的残留物。
应当理解，可以在上文中讨论的步骤810-880之前、期间或之后实施额外的工艺步骤，以完成半导体器件的制造。例如，栅极堆叠件可以包括伪栅电极，并且方法800可以进一步包括以下步骤：用金属栅电极替换伪栅电极。另外，在一些实施例中，对于FinFET器件的PFET实施步骤860-880，在这种情况下，方法800可以对FinFET器件的NFET重复步骤860-880。作为另一实例，方法800可以包括在已经外延生长NFET的源极/漏极区之后但在重复之前去除第一层并重新沉积第一层的步骤。为了简单，本文中不讨论其他工艺步骤。
基于上述讨论，可以看出，本发明提供了优于传统FinFET及其制造的优势。然而，应当理解，其他实施例可以提供额外的优势，并且不是所有的优势都必须在本文中公开，并且没有特定优势是所有实施例都需要的。一个优势是，由于在这两层之间的良好蚀刻选择性，含金属层(例如，氧化铝层)的形成使其可用作形成在其上方的介电层(例如，氮化硅层)的蚀刻停止层。另一优势是可以在湿蚀刻工艺中容易地去除含金属层，这使得它适合于图案化。又一个优势是所讨论的独特工艺流程可以降低在形成PFET和NFET的源极/漏极区期间的外延选择性损失。本发明的又一个优势是本文讨论的独特的制造步骤易于实现并且与现有制造工艺流程兼容。因此，实施本发明不会导致增加成本。
本发明的一个方面涉及一种制造半导体器件的方法。在衬底上方形成FinFET器件的鳍结构。在鳍结构上方形成第一层。在鳍结构上方和第一层上方形成栅极层。可以将栅极层图案化成包裹在鳍周围的栅极堆叠件。在第一层上方且在栅极堆叠件上方形成第二层。实施第一蚀刻工艺以去除第二层的形成在鳍结构上方的部分。在第一蚀刻工艺中，在第一层和第二层之间存在第一蚀刻选择性，从而使得第一层在第一蚀刻工艺期间用作蚀刻停止层。实施第二蚀刻工艺以去除第一层的部分以暴露鳍结构的部分。在第二蚀刻工艺中，第一层和第二层之间存在第二蚀刻选择性，从而使得第一层的部分的去除基本不影响第二层。在鳍结构的暴露部分上外延生长源极/漏极区。
本发明的另一方面涉及一种半导体器件。该半导体器件包括突出到衬底外的鳍结构。在鳍结构的上部的侧壁上设置源极/漏极区。在鳍结构的下部的侧壁上设置含金属材料。
本发明的另一方面涉及一种半导体器件。该半导体器件包括突出到衬底外的鳍结构。鳍结构的上部包括凹槽。在鳍结构上方设置源极/漏极区。源极/漏极区填充凹槽。在源极/漏极区的下部的侧壁上设置含金属材料。在源极/漏极区的上部下面设置含金属材料。
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成FinFET器件的鳍结构；在所述鳍结构上方形成第一层；在所述鳍结构上方且在所述第一层上方形成栅极层；将所述栅极层图案化成包裹在所述鳍结构周围的栅极堆叠件；在所述第一层上方和所述栅极堆叠件上方形成第二层；实施第一蚀刻工艺以去除所述第二层的形成在所述鳍结构上方的部分，其中，在所述第一蚀刻工艺中，在所述第一层和所述第二层之间存在第一蚀刻选择性，从而使得在所述第一蚀刻工艺期间所述第一层用作蚀刻停止层；实施第二蚀刻工艺以去除所述第一层的部分以暴露所述鳍结构的部分，其中，在所述第二蚀刻工艺中，在所述第一层和所述第二层之间存在第二蚀刻选择性，从而使得所述第一层的部分的去除不影响所述第二层；以及在所述鳍结构的暴露部分上外延生长源极/漏极区。
在上述方法中，实施所述第一蚀刻工艺、实施所述第二蚀刻工艺并且外延生长用于所述FinFET器件的PFET的所述源极/漏极区，并且其中，所述方法还包括：重复实施所述第一蚀刻工艺、实施所述第二蚀刻工艺以及外延生长用于所述FinFET器件的NFET的源极/漏极区。
在上述方法中，还包括：在已经外延生长所述NFET的源极/漏极区之后但在所述重复之前，去除所述第一层并重新沉积所述第一层。
在上述方法中，形成所述第一层包括形成含金属层作为所述第一层。
在上述方法中，形成所述含金属层包括形成氧化铝(Al2O3)层作为所述第一层。
在上述方法中，形成所述第二层包括形成含氮化硅的层作为所述第二层。
在上述方法中，所述第一蚀刻工艺包括干蚀刻工艺。
在上述方法中，所述第二蚀刻工艺包括湿蚀刻工艺。
在上述方法中，所述第二蚀刻工艺不完全去除所述第一层，但仍在所述鳍结构的侧壁上留下所述第一层的残留物；以及所述第一蚀刻工艺不完全去除所述第二层，但仍在所述第一层的侧壁上留下所述第二层的残留物。
在上述方法中，所述栅极堆叠件包括伪栅电极，并且其中，所述方法还包括：用金属栅电极替换所述伪栅电极。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外；源极/漏极区，设置在所述鳍结构的上部的侧壁上；以及含金属材料，设置在所述鳍结构的下部的侧壁上。
在上述半导体器件中，所述含金属材料包括氧化铝。
在上述半导体器件中，还包括：设置在所述含金属材料上的氮化物材料。
在上述半导体器件中，所述源极/漏极区是P型FinFET的源极/漏极区。
在上述半导体器件中，所述鳍结构和所述源极/漏极区均包括硅锗。
根据本发明的又一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外，其中，所述鳍结构的上部包括凹槽；源极/漏极区，设置在所述鳍结构上方，其中，所述源极/漏极区填充所述凹槽；以及含金属材料，设置在所述源极/漏极区的下部的侧壁上，并且其中，所述含金属材料设置在所述源极/漏极区的上部的下面。
在上述半导体器件中，所述含金属材料包括氧化铝。
在上述半导体器件中，还包括：设置在所述含金属材料上的氮化物材料。
在上述半导体器件中，所述源极/漏极区是N型FinFET的源极/漏极区。
在上述半导体器件中，所述鳍结构和所述源极/漏极区均包括硅。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：
在衬底上方形成FinFET器件的鳍结构；
在所述鳍结构上方形成第一层；
在所述鳍结构上方且在所述第一层上方形成栅极层；
将所述栅极层图案化成包裹在所述鳍结构周围的栅极堆叠件；
在所述第一层上方和所述栅极堆叠件上方形成第二层；
实施第一蚀刻工艺以去除所述第二层的形成在所述鳍结构上方的部分，其中，在所述第一蚀刻工艺中，在所述第一层和所述第二层之间存在第一蚀刻选择性，从而使得在所述第一蚀刻工艺期间所述第一层用作蚀刻停止层；
实施第二蚀刻工艺以去除所述第一层的部分以暴露所述鳍结构的部分，其中，在所述第二蚀刻工艺中，在所述第一层和所述第二层之间存在第二蚀刻选择性，从而使得所述第一层的部分的去除不影响所述第二层；以及
在所述鳍结构的暴露部分上外延生长源极/漏极区。
2.根据权利要求1所述的方法，其中，实施所述第一蚀刻工艺、实施所述第二蚀刻工艺并且外延生长用于所述FinFET器件的PFET的所述源极/漏极区，并且其中，所述方法还包括：重复实施所述第一蚀刻工艺、实施所述第二蚀刻工艺以及外延生长用于所述FinFET器件的NFET的源极/漏极区。
3.根据权利要求2所述的方法，还包括：在已经外延生长所述NFET的源极/漏极区之后但在所述重复之前，去除所述第一层并重新沉积所述第一层。
4.根据权利要求1所述的方法，其中，形成所述第一层包括形成含金属层作为所述第一层。
5.根据权利要求4所述的方法，其中，形成所述含金属层包括形成氧化铝(Al2O3)层作为所述第一层。
6.根据权利要求1所述的方法，其中，形成所述第二层包括形成含氮化硅的层作为所述第二层。
7.根据权利要求1所述的方法，其中，所述第一蚀刻工艺包括干蚀刻工艺。
8.根据权利要求1所述的方法，其中，所述第二蚀刻工艺包括湿蚀刻工艺。
9.一种半导体器件，包括：
鳍结构，突出于衬底之外；
源极/漏极区，设置在所述鳍结构的上部的侧壁上；以及
含金属材料，设置在所述鳍结构的下部的侧壁上。
10.一种半导体器件，包括：
鳍结构，突出于衬底之外，其中，所述鳍结构的上部包括凹槽；
源极/漏极区，设置在所述鳍结构上方，其中，所述源极/漏极区填充所述凹槽；以及
含金属材料，设置在所述源极/漏极区的下部的侧壁上，并且其中，所述含金属材料设置在所述源极/漏极区的上部的下面。
CN201810631260.7A 2017-08-31 2018-06-19 一种半导体器件及其形成方法 Active CN109427872B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552554P 2017-08-31 2017-08-31
US62/552,554 2017-08-31
US15/966,186 US10453753B2 (en) 2017-08-31 2018-04-30 Using a metal-containing layer as an etching stop layer and to pattern source/drain regions of a FinFET
US15/966,186 2018-04-30

Publications (2)

Publication Number Publication Date
CN109427872A true CN109427872A (zh) 2019-03-05
CN109427872B CN109427872B (zh) 2022-08-12

Family

ID=65435570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810631260.7A Active CN109427872B (zh) 2017-08-31 2018-06-19 一种半导体器件及其形成方法

Country Status (3)

Country Link
US (3) US10453753B2 (zh)
CN (1) CN109427872B (zh)
TW (1) TWI685025B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114641856A (zh) * 2019-11-13 2022-06-17 高通股份有限公司 采用替代n型fet源极/漏极(s/d)以避免或防止短路缺陷的鳍式场效应晶体管(fet)电路以及相关制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453753B2 (en) 2017-08-31 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Using a metal-containing layer as an etching stop layer and to pattern source/drain regions of a FinFET
CN110556337B (zh) * 2018-05-31 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10658224B2 (en) * 2018-09-10 2020-05-19 International Business Machines Corporation Method of fin oxidation by flowable oxide fill and steam anneal to mitigate local layout effects
KR20210075727A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
US20220246479A1 (en) * 2021-02-04 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions and methods of forming same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383918A (zh) * 2012-05-04 2013-11-06 联华电子股份有限公司 具有金属栅极的半导体结构及其制作方法
CN105977159A (zh) * 2015-03-11 2016-09-28 格罗方德半导体公司 用于鳍片上受限于间隔件的外延成长材料的罩盖层
US20160365432A1 (en) * 2014-04-16 2016-12-15 International Business Machines Corporation Punch through stopper in bulk finfet device
CN106816382A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 半导体器件的鳍结构及其制造方法和有源区域的制造方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8776734B1 (en) 2008-05-19 2014-07-15 Innovative Environmental Solutions, Llc Remedial system: a pollution control device for utilizing and abating volatile organic compounds
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8609518B2 (en) 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
WO2013095375A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Iii-v layers for n-type and p-type mos source-drain contacts
CN104160507B (zh) * 2011-12-28 2017-10-24 英特尔公司 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US20150333162A1 (en) * 2014-05-16 2015-11-19 Globalfoundries Inc. Methods of forming nanowire devices with metal-insulator-semiconductor source/drain contacts and the resulting devices
US10170332B2 (en) * 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures
US9972537B2 (en) * 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
US9806155B1 (en) * 2016-05-05 2017-10-31 International Business Machines Corporation Split fin field effect transistor enabling back bias on fin type field effect transistors
WO2018125120A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Techniques for forming dual-strain fins for co-integrated n-mos and p-mos devices
US10453753B2 (en) 2017-08-31 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Using a metal-containing layer as an etching stop layer and to pattern source/drain regions of a FinFET

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383918A (zh) * 2012-05-04 2013-11-06 联华电子股份有限公司 具有金属栅极的半导体结构及其制作方法
US20160365432A1 (en) * 2014-04-16 2016-12-15 International Business Machines Corporation Punch through stopper in bulk finfet device
CN105977159A (zh) * 2015-03-11 2016-09-28 格罗方德半导体公司 用于鳍片上受限于间隔件的外延成长材料的罩盖层
CN106816382A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 半导体器件的鳍结构及其制造方法和有源区域的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114641856A (zh) * 2019-11-13 2022-06-17 高通股份有限公司 采用替代n型fet源极/漏极(s/d)以避免或防止短路缺陷的鳍式场效应晶体管(fet)电路以及相关制造方法

Also Published As

Publication number Publication date
TWI685025B (zh) 2020-02-11
US10861749B2 (en) 2020-12-08
US20200043804A1 (en) 2020-02-06
TW201913766A (zh) 2019-04-01
US20190067126A1 (en) 2019-02-28
US20210118744A1 (en) 2021-04-22
US11355400B2 (en) 2022-06-07
US10453753B2 (en) 2019-10-22
CN109427872B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
CN109427872A (zh) 一种半导体器件及其形成方法
CN105006433B (zh) FinFET器件的结构及其形成方法
CN103578954B (zh) 具有金属栅极的半导体集成电路
CN109427776A (zh) 用于半导体器件的自对准结构、半导体结构及其形成方法
CN105047710B (zh) 用于finfet器件的结构和方法
KR101404918B1 (ko) Ｆｉｎｆｅｔ 구조물들에서의 ｆｉｎ 높이 제어
TWI525829B (zh) 半導體裝置及其製造方法
US9331202B2 (en) Replacement gate structure on FinFET devices with reduced size fin in the channel region
CN105280699B (zh) 源极/漏极结构及其形成方法
CN106206308A (zh) 制造finfet器件的方法
CN109427672A (zh) 半导体器件的制造方法及半导体器件
CN106206314B (zh) 修整鳍结构的方法
CN107527801A (zh) 半导体器件及其形成方法
CN106469654A (zh) 半导体装置及其制造方法
CN107492568A (zh) 半导体器件及其制造方法
CN105023944A (zh) 具有高K金属栅极堆叠件的FinFET器件
JP2011129872A (ja) 半導体装置
CN105431945B (zh) 具有带有顶部阻挡层的自对准鳍的非平面半导体器件
CN108807381A (zh) Finfet器件及其制造方法
WO2014082336A1 (zh) 半导体器件及其制造方法
CN105023844B (zh) FinFET器件的结构和方法
TW202032633A (zh) 半導體裝置與半導體結構之形成方法、以及半導體裝置
CN107546269A (zh) 半导体器件及其制造方法
CN109786329A (zh) 具有嵌入气隙的finfet器件及其制造方法
CN105428394A (zh) 鳍部件的结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant