CN106206314B - 修整鳍结构的方法 - Google Patents

修整鳍结构的方法 Download PDF

Info

Publication number
CN106206314B
CN106206314B CN201510321483.XA CN201510321483A CN106206314B CN 106206314 B CN106206314 B CN 106206314B CN 201510321483 A CN201510321483 A CN 201510321483A CN 106206314 B CN106206314 B CN 106206314B
Authority
CN
China
Prior art keywords
epitaxial
layer
fin structure
plane
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510321483.XA
Other languages
English (en)
Other versions
CN106206314A (zh
Inventor
庄国胜
周友华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106206314A publication Critical patent/CN106206314A/zh
Application granted granted Critical
Publication of CN106206314B publication Critical patent/CN106206314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

本发明的一些实施例提供了修整鳍结构的方法，方法包括以下操作：(i)在衬底上形成鳍结构；(ii)外延生长覆盖(cladding)鳍结构的外延结构，其中外延结构具有第一晶格面、第二晶格面和第三晶格面，第一晶格面具有米勒指数(111)、第二晶格面具有米勒指数(100)以及第三晶格面具有米勒指数(110)；以及(iii)去除外延结构和部分鳍结构以获得修整的鳍结构。

Description

修整鳍结构的方法
技术领域
本发明涉及修整鳍结构的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速成长。IC制造中的技术进步已经产生了数代IC，并且每代制造比前一代更小和更复杂的电路。现今，半导体工业已经进入用于更高的器件密度和更好的电性能的纳米技术节点，并且来自制造和设计的各种挑战已经将半导体技术引导至三维设计，诸如鳍式场效应晶体管(FinFET)。制造具有在衬底上延伸的薄“鳍”的典型的FinFET。在鳍中形成FinFET的沟道。此外，形成栅极以包裹鳍，并且因此制造三栅极结构。在沟道的三侧上具有栅极是有益的，这允许栅极从若干侧控制沟道。FinFET器件还包括应变的源极/漏极部件以提高载流子迁移率以及改进器件性能。然而，随着器件继续按比例缩小，常规的技术已经不能在所有方面都完全令人满意。
发明内容
为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种方法，包括：在衬底上方形成鳍结构；在所述鳍结构上形成外延结构；形成覆盖所述外延结构的平面层；去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；在所述外延结构的暴露部分上方形成掩蔽层；通过使用所述掩蔽层来图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；去除所述掩蔽层和所述平面层的剩余部分；以及去除所述剩余的外延结构和所述鳍结构的部分。
根据本发明的另一些实施，提供了一种方法，包括：在衬底上方形成鳍结构；在所述鳍结构上形成外延结构；形成覆盖所述外延结构的平面层；去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；在所述外延结构的暴露部分上外延生长外延层；图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；去除所述平面层的剩余部分；以及去除所述剩余的外延结构和所述外延层的部分及所述鳍结构的部分。
根据本发明的又一些实施例，提供了一种修整用于鳍式场效应晶体管的鳍结构的方法，包括：在衬底上形成鳍结构；外延生长覆盖所述鳍结构的外延结构，其中，所述外延结构包括具有米勒指数(111)的第一晶格面、具有米勒指数(100)的第二晶格面以及具有米勒指数(110)的第三晶格面，并且具有米勒系数(111)的所述第一晶格面形成所述外延结构的底切；以及去除所述外延结构和部分所述鳍结构以获得修整的鳍结构。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A至图1H是根据本发明的各个实施例的示出用于修整鳍结构的方法的示意性截面图。
图2A至图2H是根据本发明的各个实施例的示出用于修整鳍结构的方法的示意性截面图。
图3A至图3D是根据本发明的各个实施例的示意性示出在各个制造阶段形成的集成电路器件的其他部件的立体图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明大体涉及修整用于诸如例如鳍式场效应晶体管(FinFET)的有源器件的鳍结构的方法。在FinFET中，当鳍结构的宽度小于诸如例如16nm的特定尺寸时，FinFET的载流子迁移率是不令人满意的，且覆盖鳍结构的应变诱导层用于提高载流子迁移率。然而，当在鳍结构上形成应变诱导层时，不利地增加鳍结构的宽度。因此，为了缩小鳍宽度，在形成应变诱导层之前修整鳍结构。然而，常规的鳍修整技术存在问题，其中在鳍结构的顶部上形成顶点，并且这导致差的电性能。
因此，本发明提供一种修整鳍结构的新方法，该方法至少解决顶点的问题。下文将详细描述本发明的各个实施例。
图1A至图1H是根据本发明的各个实施例的示出用于修整鳍结构的方法的示意性截面图。
如图1A所示，在衬底100上方形成鳍结构110。根据各个实施例，衬底100包括半导体材料。在一些实施例中，衬底100可以是绝缘体上硅(SOI)衬底。可以使用任何合适的方法制造SOI衬底。例如，可以使用注氧隔离、晶圆接合或其他方法形成SOI衬底。在一些实施例中，衬底100可以是块状硅衬底。在又一些实施例中，衬底100包括元素半导体，诸如例如晶体结构的锗或硅。在又一些实施例中，衬底100包括诸如例如砷化镓、碳化硅、磷化铟、磷化镓或锑化铟或它们的组合的化合物半导体。此外，在一些实例中，衬底100可以包括隔离结构，诸如例如浅沟槽隔离结构。隔离结构可以围绕鳍结构110，以便鳍结构110可以与其他部件隔离。此外，根据本发明的一些实施例，衬底100可以包括各个掺杂区以及其他部件。
根据本发明的各个实施例，鳍结构110包括晶体硅。在一些实施例中，鳍结构110的顶面具有米勒指数(100)的晶格面，并且鳍结构110的侧壁具有米勒指数(110)的晶格面。在又一些实施例中，鳍结构110可以包括含硅(Si)的下部和含硅锗(SiGe)的上部。在又一些实施例中，在沉积期间可以通过将杂质加入至外延工艺的源极/漏极材料或随后通过离子注入工艺加入至源极/漏极材料的沉积工艺来掺杂鳍结构110。在各个实例中，鳍结构110的宽度d1的范围为从约5nm至约25nm。在一些实例中，宽度d1可以是约5nm至约15nm。在又一些实例中，宽度d1可以是约10nm至约20nm。在又一些实施例中，宽度d1可以是约15nm至约25nm。本领域的技术人员将意识到，示出单个鳍结构110仅用于说明的目的。由此，一些实施例可以包括多个鳍结构110。
参照图1B，在鳍结构110上形成外延结构120。在各个实施例中，外延结构120包括与鳍结构110相同的材料，以便可以在鳍结构110的暴露表面上外延生长半导体材料以形成外延结构120。在一些实施例中，外延工艺可以使用分子束外延、汽相外延(VPE)、超高真空CVD(UHV-CVD)或其他合适的技术。外延工艺可以使用与鳍结构110的组分相互作用的前体。在一些实例中，前体与鳍结构110的硅相互作用。在又一些实例中，前体与鳍结构110的硅锗(SiGe)相互作用。
在一些实施例中，外延结构120包括第一晶格面121、第二晶格面123、第三晶格面125和第四晶格面127。在一些实例中，第一晶格面121和第二晶格面123形成外延结构120的顶角Z，并且顶角Z可以为约50°至约60°。在又一些实例中，每个第一、第二、第三和第四晶格面121、123、125、127均具有米勒指数(111)。
在又一些实施例中，外延结构120具有最大宽度d2，最大宽度d2是鳍结构110的宽度d1的约2倍(flods)至约7倍。在一些实例中，最大宽度d2可以为鳍结构110的宽度d1的约2.5倍(flods)至约6倍。例如，外延结构120的最大宽度d2可以为约25nm至约60nm。在一些实例中，宽度d2可以为约25nm至约40nm。在又一些实例中，宽度d2可以为约30nm至约50nm。在又一些实例中，宽度d2可以为约40nm至约60nm。
随后，如图1C所示，形成平面层130以覆盖外延结构120。在一些实施例中，平面层130可以通过在衬底100上涂覆可流动的氧化物的层以及然后实施退火工艺以形成平面层130来形成。因此，根据本发明的一些实例，平面层130可以是氧化物层并且具有基本平坦的表面。此外，在本发明的一些实施例中，外延结构120的晶格面125、127(在图1B中示出)下面的间隔可以填充有平面层130。
此后，如图1D所示，去除平面层130的部分和外延结构120的部分以便外延结构120的部分122暴露在平面层130外。在一些实施例中，可以通过诸如例如化学机械抛光(CMP)工艺和/或蚀刻工艺的合适的工艺来去除平面层130的部分和外延结构120的部分。在一些实施例中，在去除平面层130的部分和外延结构120的部分之后，形成外延结构120的晶格面124，其中晶格面124具有米勒指数(100)。
在一些实施例中，外延结构120的暴露部分122的宽度d3大于鳍结构110的宽度d1(在图1A中示出)，但是暴露部分122的宽度d3小于外延结构120的宽度d2(在图1B中示出)。例如，宽度d3的范围可以为从约10nm至约60nm。在一些实例中，宽度d3可以为约10nm至约30nm。在又一些实例中，宽度d3可以为约20nm至约45nm。在又一些实例中，宽度d3可以为约30nm至约60nm。在又一些实施例中，外延结构120的暴露部分122仍覆盖鳍结构110的顶部，并且例如，晶格面124和鳍结构110的顶部之间的距离d4的范围为从约5nm至约30nm。在一些实例中，距离d4的范围为从约5nm至约20nm。在又一些实例中，距离d4的范围为从约10nm至约30nm。
如图1E所示，在外延结构120的暴露部分122上方形成掩蔽层140。在一些实施例中，掩蔽层140由图案化的光刻胶层形成。在实例中，掩蔽层140具有比暴露部分122的宽度d3大的宽度d5。在又一些实施例中，然而，掩蔽层140的宽度d5可以小于暴露部分122的宽度d3但是大于鳍结构110的宽度d1。在又一些实施例中，掩蔽层140的宽度d5可以为鳍结构110的宽度d1的约1.5倍至约4倍。在又一些实施例中，掩蔽层140的宽度d5可以大于暴露部分122的宽度d3但是小于外延结构120的最大宽度d2。具体地，宽度d5的范围可以为从约10nm至约60nm。在一些实例中，宽度d5可以为约10nm至约25nm。在又一些实例中，宽度d5可以为约15nm至约40nm。在又一些实例中，宽度d5可以为约25nm至约60nm。
此后，如图1F所示，通过使用掩蔽层140图案化平面层130和外延结构120，并且从而获得平面层130的剩余部分130a和剩余的外延结构120a。在图案化平面层130和外延结构120的操作中，将掩蔽层140的图案转印至平面层130和外延结构120。例如，可以利用诸如例如干蚀刻工艺的各向异性蚀刻工艺。在实例中，蚀刻工艺使用HBr、Cl2和O2的混合物作为蚀刻剂。在一些实施例中，平面层130的剩余部分130a包括第一部分131和第二部分132，并且第一部分131通过剩余的外延结构120a与第二部分132间隔开。在一些实例中，第一部分131位于掩蔽层140和剩余的外延结构120a之间，而第二部分132位于剩余的外延结构120a和衬底100之间。在又一些实施例中，图案化平面层130和外延结构120的操作包括在剩余的外延结构120a上形成晶格面126和128。晶格面126和128均具有米勒系数(110)，以及设置在剩余的外延结构120a的相对两侧上。
如图1G所示，去除掩蔽层140和平面层130的剩余部分130a，以便暴露剩余的外延结构120a。在一些实施例中，当去除平面层130的剩余部分130a的第一部分131时，暴露晶格面121、123，并且因此在剩余的外延结构120a上形成倾斜面。在又一些实施例中，当去除平面层130的剩余部分130a的第二部分132时，暴露晶格面125和127，并且在晶格面125和/或127下面至少形成底切。在又一些实施例中，剩余的外延结构120a包括具有米勒指数(111)的晶格面121、123、125和127；具有米勒指数(100)的晶格面124；以及具有米勒指数(110)的晶格面126和128。
随后，如图1H所示，部分地去除图1G中示出的结构以形成修整的鳍结构110a。特别地，去除剩余的外延结构120a，并且进一步地去除鳍结构110的部分，以便修整的鳍结构110a具有比鳍结构110的宽度d1(图1A中示出)更小的宽度T1。例如，宽度T1的范围可以为从约3nm至约20nm。在一些实例中，宽度T1可以为约3nm至约10nm。在又一些实例中，宽度T1可以为约7nm至约12nm。在又一些实例中，宽度T1可以为约10nm至约20nm。在一些实施例中，形成修整的鳍结构110a的操作包括应用湿蚀刻工艺。例如，湿蚀刻工艺可以使用包括四甲基氢氧化铵(TMAH)、表面活性剂和有机溶剂的蚀刻剂。对于诸如硅、硅锗等的许多半导体材料，蚀刻速度取决于晶格面的定向。例如，具有米勒指数(100)的晶格面在蚀刻工艺中具有快的蚀刻速度，具有米勒指数(110)的晶格面具有适中的蚀刻速度，以及具有米勒指数(111)的晶格面具有慢的蚀刻速度。显著地，不同晶格面之间的蚀刻速度的差别导致通常的鳍修整方法中的顶点问题。因此，图1G中示出的具有特定晶格面的剩余的外延结构120a的形状配置为补偿在蚀刻工艺期间的不同晶格面之间的蚀刻速度的差别。例如，晶格面124和鳍结构110的顶部之间的部分配置为补偿在具有米勒指数(100)的晶格面上的快蚀刻速度，并且该部分可以通过晶格面124和鳍结构110的顶部之间的距离d4(图1D中示出)来控制。因此，可以保持鳍结构110的高度。此外，具有慢蚀刻速度的具有米勒指数(111)的晶格面121和123配置为避免顶点问题，并且因此可以获得修整的鳍结构110a的平坦的顶部。此外，具有晶格面126和128的侧部配置为补偿在具有米勒指数(110)的晶格面上的适中的蚀刻速度，并且该侧部可以通过掩蔽层140的宽度d5(图1E中示出)来管理。另外，具有慢蚀刻速度的具有米勒指数(111)的晶格面125和127可以确保修整的鳍结构110a的底部的形状。因此，根据本发明的各个实施例，在图1H中示出的修整的鳍结构110a展现出具有平坦的顶部的基本梯形的截面。
因此，剩余的外延结构120a的形状可以通过图1A至图1F中示出的方法受到良好地控制，并且更明显地，修整的鳍结构110a展现出与初始的鳍结构110一致的基本共形的形状，并且提供用于诸如FinFET的有源器件的优异的电性能。
图2A至图2H是根据本发明的各个实施例的示出用于修整鳍结构的方法的示意性截面图。在图2A至图2H中，通过相同的参考标号标示相同或相似的部件。这些部件与参考图1A至图1H描述的相同标号的部件相同或相似。因此，简单地描述这些部件以避免重复。
如图2A所示，在衬底100上方形成鳍结构110。衬底100和鳍结构110的其他特征和细节可以与以上结合图1A描述的那些特征和细节相同。在各个实例中，鳍结构110的宽度d1的范围为从约5nm至约25nm。在一些实例中，宽度d1可以是约5nm至约15nm。在又一些实例中，宽度d1可以是约10nm至约20nm。在又一些实例中，宽度d1可以是约15nm至约25nm。
参照图2B，在鳍结构110上形成外延结构120。在一些实施例中，外延结构120包括与鳍结构110相同的材料，以便可以在鳍结构110的暴露表面上外延生长半导体材料以形成外延结构120。在一些实施例中，外延结构120包括第一晶格面121、第二晶格面123、第三晶格面125和第四晶格面127。每个第一、第二、第三和第四晶格面121、123、125、127均具有米勒指数(111)。在一些实施例中，最大宽度d2可以为鳍结构110的宽度d1的约2.5倍(flods)至约6倍。例如，外延结构120的最大宽度d2可以为约25nm至约60nm。在一些实例中，宽度d2可以为约25nm至约40nm。在又一些实例中，宽度d2可以为约30nm至约50nm。在又一些实例中，宽度d2可以为约40nm至约60nm。外延结构120的其他特征和细节可以与以上结合图1B描述的那些特征和细节相同。
如图2C所示，随后形成平面层130以覆盖外延结构120。在一些实施例中，平面层130的形成包括在衬底100上应用可流动的氧化物，并且因此外延结构120的晶格面125、127(图2B中示出)下面的间隔可以填充有平面层130。平面层130的其他特征和细节可以与以上结合图1C描述的那些特征和细节相同。
如图2D所示，去除平面层130的部分和外延结构120的部分，以便外延结构120的部分122暴露在平面层130外。在一些实施例中，在去除平面层130的部分和外延结构120的部分的操作之后或期间，在外延结构120的暴露部分122上形成具有米勒指数(100)的晶格面124。在一些实施例中，外延结构120的暴露部分122的宽度d3大于鳍结构110的宽度d1(在图2A中示出)但是小于外延结构120的宽度d2(在图2B中示出)。例如，宽度d3的范围可以为从约10nm至约60nm。在一些实例中，宽度d3可以为约10nm至约30nm。在又一些实例中，宽度d3可以为约20nm至约45nm。在又一些实例中，宽度d3可以为约30nm至约60nm。例如，在又一些实施例中，晶格面124和鳍结构110的顶部之间的距离d4的范围为从约5nm至约30nm。在一些实例中，距离d4的范围为从约5nm至约20nm。在又一些实例中，距离d4的范围为从约10nm至约30nm。平面层130的其他特征和细节可以与以上结合图1D描述的那些特征和细节相同。
参照图2E，在外延结构120的暴露部分122上外延生长外延层150。在一些实施例中，外延层150包括与外延层120和鳍结构110相同的材料。例如，外延层150可以包括诸如硅、硅锗等的半导体材料。在一些实施例中，仅在暴露部分122上形成外延层150，以便外延层150的宽度d6与暴露部分122的宽度d3(图2D中示出)基本相同。尤其地，宽度d6的范围可以为从约10nm至约60nm。在一些实例中，宽度d6可以为约10nm至约30nm。在又一些实例中，宽度d6可以为约20nm至约45nm。在又一些实例中，宽度d6可以为约30nm至约60nm。具体地，可以在暴露部分122上外延生长外延层150，并且自然地在平面层130的顶面上不形成外延层。在又一些实施例中，外延层150的顶面包括具有米勒指数(100)的晶格面。在又一些实施例中，外延工艺可以使用分子束外延、汽相外延(VPE)、超高真空CVD(UHV-CVD)或其他合适的技术。在一些实例中，外延工艺可以使用与外延结构120的暴露部分122的组分相互作用的前体。在一些实例中，前体与暴露部分122的硅相互作用。在又一些实例中，前体与外延结构120的暴露部分122的硅锗(SiGe)相互作用。
在一些实施例中，外延层150的宽度d6大于鳍结构110的宽度d1。在一些实例中，外延层150的宽度d6可以为鳍结构110的宽度d1的约1.5倍至约4倍。在又一些实例中，外延层150的宽度d6小于外延结构120的最大宽度d2。
如图2F所示，图案化平面层130和外延结构120，并且从而获得平面层130的剩余部分130a和剩余的外延结构120a。在一些实施例中，外延层150用作硬掩模以图案化平面层130和外延结构120。在实例中，在图案化平面层130和外延结构120的操作中部分地去除外延层150，并且在剩余的外延层150a的顶面上形成具有米勒指数(100)的晶格面151。在又一些实施例中，图案化平面层130和外延结构120的操作包括在剩余的外延结构120a上形成晶格面126和128。晶格面126和128均具有米勒系数(110)，并且设置在剩余的外延结构120a的相对两侧上。在又一些实施例中，平面层130的剩余部分130a设置在衬底100和剩余的外延结构120a之间。可以使用任何合适的各向异性蚀刻工艺以图案化平面层130和外延结构120。在实例中，图案化操作包括使用HBr、Cl2和O2的混合物作为蚀刻剂来应用干蚀刻工艺。
参照图2G，去除平面层130的剩余部分130a。根据本发明的一些实施例，当去除平面层130的剩余部分130a时，暴露晶格面125和127，并且在晶格面125和/或127下面至少形成剩余的外延结构120a的底切160。在一些实施例中，通过湿蚀刻工艺去除平面层130的剩余部分130a。例如，在湿蚀刻工艺中可以使用任何适用于去除氧化物的蚀刻剂。
如图2H所示，部分地去除图2G中示出的结构以形成修整的鳍结构110a。在一些实施例中，去除剩余的外延结构120a，部分地或完全地去除剩余的外延层150a，并且进一步去除鳍结构110的部分，以便修整的鳍结构110a具有比鳍结构110的宽度d1(图2A中示出)更小的宽度T1。例如，宽度T1的范围可以为从约3nm至约20nm。在一些实例中，宽度T1可以为约3nm至约10nm。在又一些实例中，宽度T1可以为约7nm至约12nm。在又一些实例中，宽度T1可以为约10nm至约20nm。在一些实施例中，形成修整的鳍110a的操作包括应用湿蚀刻工艺。例如，湿蚀刻工艺可以使用包括四甲基氢氧化铵(TMAH)、表面活性剂和有机溶剂的蚀刻剂。蚀刻速度取决于晶格面的定向。例如，具有米勒指数(100)的晶格面在蚀刻工艺中具有快的蚀刻速度，具有米勒指数(110)的晶格面具有适中的蚀刻速度，以及具有米勒指数(111)的晶格面具有慢的蚀刻速度。显著地，不同晶格面之间的蚀刻速度的差别导致通常的鳍修整方法中的顶点问题。因此，图2G中示出的具有特定晶格面的剩余的外延结构120a的形状配置为补偿在蚀刻工艺期间的不同晶格面之间的蚀刻速度的差别。
根据本发明的各个实施例，在图2H中示出的修整的鳍结构110a展现出基本矩形形状的截面。显著地，可以通过图2D和图2E中示出的操作独立地控制外延层150的厚度和宽度，并且因此不仅避免顶点问题，而且改进了修整的鳍结构110a的侧壁轮廓。具体地，外延层150(或剩余的外延层150a)可以补偿在具有米勒指数(100)的晶格面上的快蚀刻速度。因此，可以确保修整的鳍结构110a的平坦的顶部和高度。此外，具有晶格面126和128的侧部可以补偿在具有米勒指数(110)的晶格面上的适中的蚀刻速度。同样，具有慢蚀刻速度的具有米勒指数(111)的晶格面125和127可以确保修整的鳍结构110a的底部的形状。随后，如图2H所示，在蚀刻图2G中示出的结构之后，修整的鳍结构110a示出了基本矩形形状的截面。
在制造修整的鳍结构110a之后可以可选地形成其他部件。图3A至图3D是根据本发明的各个实施例的示意性示出在各个制造阶段中形成的其他部件的立体图。
如图3A所示，在一些实施例中，鳍结构110a可以可选地包括在鳍结构110a上形成的应变诱导层202，以增加载流子迁移率。取决于诸如p沟道FET(PFET)或n沟道FET(NFET)的制造的器件的类型，应变诱导层202可以包含合适的材料并且诱导诸如压缩应变或拉伸应变的特定的应变。
在一些实施例中，在鳍结构110a的部分上方可以形成栅极结构204，并且栅极结构204横跨鳍结构110a。在一些实施例中，栅极结构204可以包括栅电极和栅极介电层。栅极介电层可以由诸如例如氧化硅、氮化硅、高k介电材料的介电材料和/或其他合适的介电材料制成。高k介电材料的实例包括但不限于HfZrO、HfSiON、HfTaO、HfSiO、HfTiO、HfO2、氧化锆、氧化铝等。栅电极可以包括任何合适的材料，诸如例如多晶硅、铜、钛、铝、钽、钨、钼、硅化镍、硅化钴或其他合适的材料。如图3A所示，栅极结构204还可以包括间隔件206。可以通过任何合适的工艺将间隔件206形成至任何合适的厚度。在一些实例中，间隔件206可以包括诸如例如氮化硅、碳化硅、氮氧化硅等的介电材料。
此外，根据本发明的一些实施例，在形成间隔件206之前或之后，在鳍结构110a中可以形成诸如源极和漏极区的掺杂区。横跨鳍结构110a的栅极结构204可以将掺杂的源极和漏极区分离。源极和漏极区可以包括轻掺杂区和/或重掺杂的源极。掺杂种类取决于诸如p沟道FET(PFET)或n沟道FET(NFET)的制造的器件的类型。可以通过注入工艺、扩散工艺和/或其他合适的工艺来形成掺杂的源极和漏极区。在一些实施例中，还可以实施退火工艺以激活源极和漏极区。例如，退火工艺可以是激光退火工艺、快速热退火(RTA)工艺、和/或其他合适的退火工艺。
如图3B所示，在一些实施例中，可以在鳍结构110a和栅极结构204上方均形成覆盖层208。覆盖层208可以包括诸如例如氧化硅、氮氧化硅(SiON)、氮化硅、SiC、SiCO、旋涂玻璃(SiOG)、低k材料等的材料。在一些实例中，可以实施化学机械抛光(CMP)工艺以平坦化覆盖层208。具体地，可以实施CMP工艺直到暴露栅极结构204的部分。
在又一些实施例中，如图3C中所示，在覆盖层208中形成一个或多个开口210以暴露鳍结构110a的部分。可以通过诸如例如光刻和蚀刻方法的任何常规方法形成开口210。
如图3D所示，在一些实施例中，可以在鳍结构110a的暴露部分上生长外延层212以形成凸起的源极和漏极区。具体地，可以使用一个或多个外延工艺在开口210内的鳍结构110a的暴露部分上方生长外延层212。可以采用任何合适的外延工艺以形成外延层212。例如，可以使用汽相外延(VPE)、超高真空CVD(UHV-CVD)、分子束外延或其他合适的工艺。外延工艺可以使用与鳍结构110a的组分相互作用的气态和/或液态前体。此外，根据本发明的一些实施例，外延层212可以包含通过硅外延沉积工艺形成的硅。在又一些实施例中，外延层212可以包含硅锗(SiGe)。此外，在本发明的一些实例中，外延层212可以是掺杂的外延层。例如，外延层212可以包括掺杂有磷的硅外延层。此外，掺杂的外延层可以具有梯度掺杂轮廓。在又一些实例中，随后可以实施CMP工艺以平坦化外延层212。
根据本发明的各个实施例，可以连续地制造其他部件，包括例如，形成互连金属布线层、层间介电(ILD)层、通孔接触件、金属间介电(IMD)层和金属连接线和/或其他合适的部件。
应当理解，尽管本文可以使用术语第一、第二等以描述各个元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个元件区别开。例如，在不背离本发明的范围的情况下，可以把第一元件叫做第二元件，并且类似地，可以将第二元件叫做第一元件。如本文所使用的，术语“和/或”包括一个或多个相关列举项的任何和全部组合。
本发明的各个实施例的优势包括为诸如FinFET的有源器件提供修整鳍结构的新方法。本文公开的方法提供了优异的鳍结构的形状，并且因此FinFET展现出诸如例如低泄漏电流和高的开启电流与关闭电流的比率(Ion/Ioff)的优异的电性能。本文公开的具有特定形状和晶格面的外延结构在蚀刻工艺期间补偿不同晶格面之间的蚀刻速度的差别，并且从而获得优异的鳍结构的截面。
根据一些实施例的一个方面，一种方法包括以下描述的操作。在衬底上方形成鳍结构。在鳍结构上形成外延结构。形成平面层以覆盖外延结构。去除部分平面层的部分和外延结构的部分，以便外延结构的部分暴露在平面层外。在外延结构的暴露部分上方形成掩蔽层。通过使用掩蔽层来图案化平面层和外延结构，并且从而获得平面层的剩余部分和剩余的外延结构。去除平面层的剩余部分和掩蔽层。此后，去除剩余的外延结构和部分鳍结构以形成修整的鳍结构。
根据一些实施例的另一方面，一种方法包括以下描述的操作。在衬底上方形成鳍结构。在鳍结构上形成外延结构。形成平面层以覆盖外延结构。去除平面层的部分和外延结构的部分，以便外延结构的部分暴露在平面层外。在外延结构的暴露部分上外延生长外延层。图案化平面层和外延结构，以便获得平面层的剩余部分和剩余的外延结构。去除平面层的剩余部分。此后，去除剩余的外延结构以及外延层的部分和鳍结构的部分以形成修整的鳍结构。
根据一些实施例的另一方面，一种方法包括以下描述的操作。在衬底上方形成鳍结构。在鳍结构上外延生长外延结构，以便外延结构覆盖鳍结构。外延结构包括具有米勒指数(111)的第一晶格面、具有米勒指数(100)的第二晶格面以及具有米勒指数(110)的第三晶格面，并且具有米勒系数(111)的第一晶格面形成外延结构的底切。随后去除外延结构和部分鳍结构以获得修整的鳍结构。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
根据本发明的一些实施例，提供了一种方法，包括：在衬底上方形成鳍结构；在所述鳍结构上形成外延结构；形成覆盖所述外延结构的平面层；去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；在所述外延结构的暴露部分上方形成掩蔽层；通过使用所述掩蔽层来图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；去除所述掩蔽层和所述平面层的剩余部分；以及去除所述剩余的外延结构和所述鳍结构的部分。
在上述方法中，其中，形成所述外延结构的步骤包括形成所述外延结构的第一晶格面、第二晶格面、第三晶格面和第四晶格面。
在上述方法中，其中，形成所述外延结构的步骤包括形成所述外延结构的第一晶格面、第二晶格面、第三晶格面和第四晶格面；其中，所述第一晶格面和所述第二晶格面形成所述外延结构的顶角，并且所述顶角为约50°至约60°。
在上述方法中，其中，形成所述外延结构的步骤包括形成所述外延结构的第一晶格面、第二晶格面、第三晶格面和第四晶格面；其中，所述第一晶格面、所述第二晶格面、所述第三晶格面和所述第四晶格面的每个均具有米勒指数(111)。
在上述方法中，其中，形成所述外延结构的步骤包括形成所述外延结构的第一晶格面、第二晶格面、第三晶格面和第四晶格面；其中，所述外延结构的最大宽度为所述鳍结构的宽度的约2倍至约7倍。
在上述方法中，其中，形成所述平面层的步骤包括在所述衬底上方涂覆可流动的氧化物。
在上述方法中，其中，去除所述平面层的部分和所述外延结构的部分的步骤包括通过化学机械抛光(CMP)工艺形成所述外延结构的晶格面，并且所述晶格面具有米勒指数(100)。
在上述方法中，其中，所述外延结构的所述暴露部分的宽度大于所述鳍结构的宽度。
在上述方法中，其中，所述外延结构的所述暴露部分具有晶格面，并且所述晶格面和所述鳍结构的顶部之间的距离在从约5nm至约30nm的范围内。
在上述方法中，其中，形成所述掩蔽层的步骤包括形成图案化的光刻胶，所述图案化的光刻胶的宽度大于所述暴露部分的宽度。
在上述方法中，其中，所述掩蔽层的宽度为所述鳍结构的宽度的约1.5倍至约4倍。
在上述方法中，其中，在形成所述掩蔽层的步骤中，所述掩蔽层的宽度大于所述暴露部分的宽度并且小于所述外延结构的最大宽度。
在上述方法中，其中，所述平面层的所述剩余部分包括第一部分和第二部分，并且通过所述剩余的外延结构将所述第一部分与所述第二部分间隔开。
在上述方法中，其中，所述平面层的所述剩余部分包括第一部分和第二部分，并且通过所述剩余的外延结构将所述第一部分与所述第二部分间隔开；其中，所述第一部分位于所述掩蔽层和所述剩余的外延结构之间，并且所述第二部分位于所述剩余的外延结构和所述衬底之间。
在上述方法中，其中，图案化所述平面层和所述外延结构的步骤包括形成所述外延结构的晶格面，并且所述晶格面具有米勒指数(110)。
在上述方法中，其中，去除所述剩余的外延结构和部分所述鳍结构的步骤包括应用包含四甲基氢氧化铵(TMAH)的蚀刻剂。
根据本发明的另一些实施，提供了一种方法，包括：在衬底上方形成鳍结构；在所述鳍结构上形成外延结构；形成覆盖所述外延结构的平面层；去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；在所述外延结构的暴露部分上外延生长外延层；图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；去除所述平面层的剩余部分；以及去除所述剩余的外延结构和所述外延层的部分及所述鳍结构的部分。
在上述方法中，其中，图案化所述平面层和所述外延结构的步骤包括将所述外延层用作硬掩模。
在上述方法中，其中，图案化所述平面层和所述外延结构的步骤包括形成所述剩余的外延结构的具有米勒指数(110)的晶格面。
根据本发明的又一些实施例，提供了一种修整用于鳍式场效应晶体管的鳍结构的方法，包括：在衬底上形成鳍结构；外延生长覆盖所述鳍结构的外延结构，其中，所述外延结构包括具有米勒指数(111)的第一晶格面、具有米勒指数(100)的第二晶格面以及具有米勒指数(110)的第三晶格面，并且具有米勒系数(111)的所述第一晶格面形成所述外延结构的底切；以及去除所述外延结构和部分所述鳍结构以获得修整的鳍结构。

Claims (20)

1.一种修整鳍结构的方法，包括：
在衬底上方形成鳍结构；
在所述鳍结构上形成外延结构；
形成覆盖所述外延结构的平面层；
去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；
在所述外延结构的暴露部分上方形成掩蔽层；
通过使用所述掩蔽层来图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；
去除所述掩蔽层和所述平面层的剩余部分；以及
去除所述剩余的外延结构和所述鳍结构的部分。
2.根据权利要求1所述的修整鳍结构的方法，其中，形成所述外延结构的步骤包括形成所述外延结构的第一晶格面、第二晶格面、第三晶格面和第四晶格面。
3.根据权利要求2所述的修整鳍结构的方法，其中，所述第一晶格面和所述第二晶格面形成所述外延结构的顶角，并且所述顶角为50°至60°。
4.根据权利要求2所述的修整鳍结构的方法，其中，所述第一晶格面、所述第二晶格面、所述第三晶格面和所述第四晶格面的每个均具有米勒指数(111)。
5.根据权利要求2所述的修整鳍结构的方法，其中，所述外延结构的最大宽度为所述鳍结构的宽度的2倍至7倍。
6.根据权利要求1所述的修整鳍结构的方法，其中，形成所述平面层的步骤包括在所述衬底上方涂覆可流动的氧化物。
7.根据权利要求1所述的修整鳍结构的方法，其中，去除所述平面层的部分和所述外延结构的部分的步骤包括通过化学机械抛光(CMP)工艺形成所述外延结构的晶格面，并且所述晶格面具有米勒指数(100)。
8.根据权利要求1所述的修整鳍结构的方法，其中，所述外延结构的所述暴露部分的宽度大于所述鳍结构的宽度。
9.根据权利要求1所述的修整鳍结构的方法，其中，所述外延结构的所述暴露部分具有晶格面，并且所述晶格面和所述鳍结构的顶部之间的距离在从5nm至30nm的范围内。
10.根据权利要求1所述的修整鳍结构的方法，其中，形成所述掩蔽层的步骤包括形成图案化的光刻胶，所述图案化的光刻胶的宽度大于所述暴露部分的宽度。
11.根据权利要求1所述的修整鳍结构的方法，其中，所述掩蔽层的宽度为所述鳍结构的宽度的1.5倍至4倍。
12.根据权利要求1所述的修整鳍结构的方法，其中，在形成所述掩蔽层的步骤中，所述掩蔽层的宽度大于所述暴露部分的宽度并且小于所述外延结构的最大宽度。
13.根据权利要求1所述的修整鳍结构的方法，其中，所述平面层的所述剩余部分包括第一部分和第二部分，并且通过所述剩余的外延结构将所述第一部分与所述第二部分间隔开。
14.根据权利要求13所述的修整鳍结构的方法，其中，所述第一部分位于所述掩蔽层和所述剩余的外延结构之间，并且所述第二部分位于所述剩余的外延结构和所述衬底之间。
15.根据权利要求1所述的修整鳍结构的方法，其中，图案化所述平面层和所述外延结构的步骤包括形成所述外延结构的晶格面，并且所述晶格面具有米勒指数(110)。
16.根据权利要求1所述的修整鳍结构的方法，其中，去除所述剩余的外延结构和部分所述鳍结构的步骤包括应用包含四甲基氢氧化铵(TMAH)的蚀刻剂。
17.一种修整鳍结构的方法，包括：
在衬底上方形成鳍结构；
在所述鳍结构上形成外延结构；
形成覆盖所述外延结构的平面层；
去除所述平面层的部分和所述外延结构的部分，以便所述外延结构的部分暴露在所述平面层外；
在所述外延结构的暴露部分上外延生长外延层；
图案化所述平面层和所述外延结构，并且从而获得所述平面层的剩余部分和剩余的外延结构；
去除所述平面层的剩余部分；以及
去除所述剩余的外延结构和所述外延层的部分及所述鳍结构的部分。
18.根据权利要求17所述的修整鳍结构的方法，其中，图案化所述平面层和所述外延结构的步骤包括将所述外延层用作硬掩模。
19.根据权利要求17所述的修整鳍结构的方法，其中，图案化所述平面层和所述外延结构的步骤包括形成所述剩余的外延结构的具有米勒指数(110)的晶格面。
20.一种修整用于鳍式场效应晶体管的鳍结构的方法，包括：
在衬底上形成鳍结构；
外延生长覆盖所述鳍结构的外延结构，其中，所述外延结构包括具有米勒指数(111)的第一晶格面、具有米勒指数(100)的第二晶格面以及具有米勒指数(110)的第三晶格面，并且具有米勒系数(111)的所述第一晶格面形成所述外延结构的底切；以及
去除所述外延结构和部分所述鳍结构以获得修整的鳍结构。
CN201510321483.XA 2015-01-15 2015-06-12 修整鳍结构的方法 Active CN106206314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/597,700 US9412850B1 (en) 2015-01-15 2015-01-15 Method of trimming fin structure
US14/597,700 2015-01-15

Publications (2)

Publication Number Publication Date
CN106206314A CN106206314A (zh) 2016-12-07
CN106206314B true CN106206314B (zh) 2019-07-16

Family

ID=56408447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510321483.XA Active CN106206314B (zh) 2015-01-15 2015-06-12 修整鳍结构的方法

Country Status (2)

Country Link
US (1) US9412850B1 (zh)
CN (1) CN106206314B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310076B1 (ko) * 2015-04-23 2021-10-08 삼성전자주식회사 비대칭 소스/드레인 포함하는 반도체 소자
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
US10128337B2 (en) * 2016-06-03 2018-11-13 Applied Materials, Inc. Methods for forming fin structures with desired profile for 3D structure semiconductor applications
JP6547702B2 (ja) * 2016-07-26 2019-07-24 信越半導体株式会社 半導体装置の製造方法及び半導体装置の評価方法
US10453943B2 (en) 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
CN109148576B (zh) * 2017-06-16 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11114549B2 (en) 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US11211479B2 (en) * 2018-08-14 2021-12-28 Taiwan Semiconductor Manufaciuring Co., Ltd. Method of fabricating trimmed fin and fin structure
CN110875185B (zh) * 2018-08-31 2023-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI683362B (zh) * 2018-12-17 2020-01-21 許富翔 矽鰭片結構的修整方法
US11195923B2 (en) 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
US11455715B2 (en) * 2021-02-16 2022-09-27 Applied Materials Israel Ltd. Epitaxy metrology in fin field effect transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312190A (zh) * 2007-05-25 2008-11-26 海力士半导体有限公司 半导体器件及其制造方法
CN103367153A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103681330A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍部及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020196651A1 (en) * 2001-06-22 2002-12-26 Rolf Weis Memory cell layout with double gate vertical array transistor
US9012286B2 (en) * 2012-04-12 2015-04-21 Globalfoundries Inc. Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices
US9142633B2 (en) * 2012-12-13 2015-09-22 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with silicide contacts on non-planar structures
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
US9276114B2 (en) * 2013-02-01 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dual workfunction gate structure
US20150318169A1 (en) * 2014-05-01 2015-11-05 Globalfoundries Inc. Methods of forming epitaxial semiconductor cladding material on fins of a finfet semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312190A (zh) * 2007-05-25 2008-11-26 海力士半导体有限公司 半导体器件及其制造方法
CN103367153A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103681330A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍部及其形成方法

Also Published As

Publication number Publication date
US20160211352A1 (en) 2016-07-21
CN106206314A (zh) 2016-12-07
US9412850B1 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
CN106206314B (zh) 修整鳍结构的方法
US11563118B2 (en) Structure and method for SRAM FinFET device
CN105321943B (zh) 非平面器件和应变产生沟道电介质
US11088248B2 (en) LDD-free semiconductor structure and manufacturing method of the same
US9882029B2 (en) Semiconductor device including Fin-FET and manufacturing method thereof
KR101653464B1 (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
CN104599970B (zh) 形成FinFET器件的机制
US11133306B2 (en) Semiconductor device including fin structures and manufacturing method thereof
CN109585373B (zh) 具有可控气隙的finfet结构
US10700075B2 (en) Structure and method for SRAM FinFET device having an oxide feature
US9601492B1 (en) FinFET devices and methods of forming the same
CN105321822A (zh) 用于非平面化合物半导体器件的沟道应变控制
CN104681615A (zh) 用于具有掩埋SiGe氧化物的FinFET器件的结构和方法
CN112530943A (zh) 半导体器件及其制造方法
CN106469654A (zh) 半导体装置及其制造方法
KR20150044412A (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
US9257558B2 (en) FinFET device with gate oxide layer
CN109216456A (zh) 半导体器件和方法
CN105428394A (zh) 鳍部件的结构及其制造方法
CN104835843A (zh) 具有异质结构沟道的场效应晶体管
CN106486549A (zh) 用于finfet器件中的栅极氧化物的均匀性的平坦sti表面
CN106992154A (zh) 半导体器件及其制造方法
TW201804524A (zh) 半導體元件及其製造方法
CN109841620A (zh) 半导体元件
TWI713086B (zh) 積體電路結構的形成方法和半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant