CN103107187A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103107187A
CN103107187A CN2011103545533A CN201110354553A CN103107187A CN 103107187 A CN103107187 A CN 103107187A CN 2011103545533 A CN2011103545533 A CN 2011103545533A CN 201110354553 A CN201110354553 A CN 201110354553A CN 103107187 A CN103107187 A CN 103107187A
Authority
CN
China
Prior art keywords
layer
semi
conducting material
fin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103545533A
Other languages
English (en)
Other versions
CN103107187B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110354553.3A priority Critical patent/CN103107187B/zh
Priority to US13/481,803 priority patent/US8716080B2/en
Publication of CN103107187A publication Critical patent/CN103107187A/zh
Application granted granted Critical
Publication of CN103107187B publication Critical patent/CN103107187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

本发明涉及半导体装置及其制造方法。根据本发明的一种半导体装置包括：第一鳍片，包括由第一半导体材料形成的层；以及第二鳍片，由第二半导体材料形成，其中所述第一半导体材料不同于所述第二半导体材料。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体装置及其制造方法。
背景技术
随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片(fin)式半导体器件，诸如鳍片式晶体管(FinFET)。现今，鳍片式半导体器件广泛用在存储器和逻辑器件等领域中。
在H.Kawasaki等人所著的“Challenges and Solutions ofFinFET Integration in an SRAM Cell and a Logic Circuit for 22nmnode and beyond”(IEDM 2009，第289-292页)中提出了适于更小尺寸的节点的FinFET技术。在该非专利文献中，利用SIT(sidewallimage transfer，侧壁图像传递)来制造用于半导体器件的鳍片。
然而，器件的沟道宽度的离散性(变化)成为这样的FinFET技术所要面对的一个问题。
另一方面，鳍片的高度高，可以为栅极留下更多的空间。然而随着鳍片的尺寸(特别是，厚度(或者，宽度))的不断缩减，鳍片在器件制造工艺中的垮塌和被不期望地去除也成为一个重要的问题。
因此，存在对减轻或解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的半导体装置及其制造方法，以减轻或消除现有技术中的一个或更多个问题。
发明内容
本发明的发明人注意到，如果可以提高器件中载流子的迁移率，则可以降低对鳍片尺寸的日益紧张的要求。
本发明的目的之一在于：至少减轻或解决上述的一个或更多个问题。
本发明一个实施例的目的在于：提高鳍片式半导体器件中载流子的迁移率，从而降低对器件尺寸的要求。
本发明的又一目的在于，提供一种半导体装置，包括：第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料不同于所述第二半导体材料。
优选地，所述第二鳍片还包括在所述由第二半导体材料形成的层下的由第一半导体材料形成的层。
优选地，所述半导体装置还包括分别在所述第一鳍片和所述第二鳍片上的硬掩模层。
优选地，所述半导体装置还包括在所述第一鳍片和所述第二鳍片下的绝缘体层。
优选地，所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。
优选地，所述第二半导体材料是锗，而所述第一半导体材料是硅。
优选地，所述第一鳍片用于形成N沟道半导体器件，而所述第二鳍片用于形成P沟道半导体器件。
优选地，所述半导体装置还包括用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。
优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。
根据本发明另一目的，提供一种制造半导体装置的方法，包括以下步骤：(a)提供第一衬底，所述第一衬底具有第一半导体层以及在所述第一半导体层上的硬掩模层，其中所述第一半导体层包括第一区域和第二区域，所述第一区域由第一半导体材料形成，而所述第二区域包括由与所述第一半导体材料不同的第二半导体材料形成的层；(b)在所述硬掩模上形成具有第一图案和第二图案的掩模，以使得第一图案位于所述第一区域上，而第二图案位于所述第二区域上；(c)利用所述掩模刻蚀所述硬掩模和所述第一半导体层，以在所述第一区域中形成第一鳍片并在所述第二区域中形成第二鳍片，并且使得所述第一鳍片由第一半导体材料形成，而所述第二鳍片包括由所述第二半导体材料形成的层。
优选地，其中所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。
优选地，其中所述第一鳍片适于形成N沟道半导体器件，而所述第二鳍片适于形成P沟道半导体器件。
优选地，其中形成所述掩模的步骤(b)包括：(b1)在所述硬掩模层上形成芯轴层，所述芯轴层中形成有开口，所述开口的两个侧壁分别在所述第一区域和所述第二区域上；(b2)形成分别在所述开口的两个侧壁上的第一间隔物和第二间隔物，来分别作为所述第一图案和所述第二图案；以及(b3)去除所述芯轴层；
优选地，所述方法还包括如下步骤：(d)去除所述掩模。
优选地，所述方法还包括如下步骤：(e)去除所述硬掩模。
优选地，所述第一半导体材料是Si，而所述第二半导体材料是Ge。
优选地，提供第一衬底的步骤(a)包括：(a1)提供第二衬底，所述第二衬底包括初始半导体层，所述初始半导体层由Si形成；(a2)在所述初始半导体层中选择性地形成硅锗(SiGe)层；(a3)进行氧化，使得SiGe层中的Si被氧化，所述SiGe层中的至少部分Ge被析出形成Ge层。
优选地，在标准大气压(atm)下，在650℃，在氧气(O2)气氛下，进行所述氧化。
优选地，所述方法还包括：(a4)在a(2)步骤之后，对所形成的SiGe层进行退火或氧化。
优选地，所述第一衬底还包括在所述第一半导体层下的绝缘体层。
优选地，步骤(a2)包括：(a21)在所述初始半导体层上形成牺牲阻挡层；(a22)形成穿过所述牺牲阻挡层并延伸到所述初始半导体层中的开口；(a23)在所述开口中选择性地生长SiGe；以及(a24)去除所述牺牲阻挡层。
优选地，所述开口被形成为使得在所述开口的底部留下5原子层或更少的硅。
优选地，所述SiGe层中的Si被氧化形成的氧化物与由所述初始半导体层的上端部分被氧化形成的氧化物共同形成氧化物层，并且所述Ge层和余下的未被氧化的初始半导体层共同形成所述第一半导体层。
优选地，所述氧化物层被用作所述硬掩模。
优选地，步骤(a)还包括：(a5)去除所述氧化物层以露出所述第一半导体层；以及(a6)在所述第一半导体层上形成所述硬掩模。
优选地，所述方法还包括：(f)形成用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。
优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由有相应的适当功函数的金属形成。
尽管本发明在先进的半导体制造技术(例如，存储器、逻辑器件)中是特别有用的，然而本发明并不限于此。实际上，本发明具有广泛的应用范围。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1是示出了根据本发明实施例的半导体装置的制造方法中提供衬底的步骤的示意图；
图2是示出了根据本发明实施例的半导体装置的制造方法中在衬底中形成SiGe层的示意图；
图3A和3B是示出了根据本发明实施例的半导体装置的制造方法中、在图2的步骤后进行氧化以形成Ge层的步骤的示意图；
图4是示出了根据本发明实施例的半导体装置的制造方法中、在图3B所示的步骤之后形成掩模的示意图；
图5A-5C是示出了根据本发明实施例的半导体装置的制造方法中、形成掩模的多种方法的多个示意图；
图6是示出了根据本发明实施例的半导体装置的制造方法中、在形成掩模之后进行刻蚀以形成鳍片的示意图；
图7A和7B是示出了根据本发明实施例的半导体装置的制造方法中、在形成鳍片之后去除掩模以及去除掩模和硬掩模的示意图；以及
图8A和8B是示出了根据本发明实施例的半导体装置的制造方法中、在图7A和7B所示的步骤之后形成栅极绝缘层和栅极的步骤的示意图。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
图1是示出了根据本发明实施例的半导体装置的制造方法中提供衬底的步骤的示意图。
如图1所示，提供初始衬底100。初始衬底100包括初始半导体层103。初始半导体层103可以由第一半导体材料例如硅形成。
在某些实施例中，衬底100优选是SOI(绝缘体上半导体)衬底。在这种情况下，衬底100还可以包括在初始半导体层103下的绝缘体层101，并且衬底100还可以包括在绝缘体层101下的半导体层(未示出)。然而本发明并不限于此。
应当理解，尽管SOI衬底是优选的，然而本发明也可以适用于单晶硅衬底。如本领域技术人员将理解的，在这种情况下，衬底中也可以不具有半导体层下的绝缘体层。因此，图中的绝缘体层被以虚线示出。
图2是示出了根据本发明实施例的半导体装置的制造方法中在衬底中形成SiGe层的示意图。
如图2中所示，在初始半导体层103中选择性地形成SiGe层105。在一种具体实施方案中，可以在半导体层103上形成牺牲阻挡层。所述牺牲阻挡层可以是氧化物层(例如，硅的氧化物层)，例如，通过热氧化或者沉积形成。之后，形成穿过该牺牲阻挡层并延伸到初始半导体层103中的开口。然后，进行SiGe的生长。这里，如本领域技术人员将理解，SiGe将选择性地生长在开口中，因为SiGe将生长在Si的露出表面上，而基本不生长在牺牲阻挡层上。随后可以将牺牲阻挡层去除，以及可选地，将所得到衬底表面平坦化。
应当理解，选择性地形成SiGe层105的方法并不限于此。例如，可以在Si层中形成开口，然后生长SiGe，并进行CPM，来形成如图2所示的结构。
另外，可选地，可以在形成SiGe层之后，对其进行退火或氧化，以改善SiGe层原子无序性，并且可以在一定程度上修复损伤。在进行氧化的情况下，可以将氧化所形成的氧化物去除。
之后，如图3A或3B所示地，进行氧化以形成Ge(第二半导体材料)层。这里，所述氧化使得SiGe层105中的Si被氧化而其中的至少部分的Ge被析出形成了Ge层107。例如，可以在标准大气压(atm)下，在650℃，在氧气(O2)气氛下，进行氧化。
并且，该氧化也将Si层的上端部分氧化。从而，SiGe层中的Si被氧化形成的氧化物与由所述初始半导体层的上端部分被氧化形成的氧化物共同形成氧化物层109，并且所述Ge层和余下的初始半导体层共同形成构成一半导体层(第一半导体层)。
图3A所示的情形也适用于采用单晶硅衬底的情形，因此其中的绝缘体层被以虚线示出。
图3B示出了根据本发明的一种优选情形。如前所述的，本发明中优选使用SOI衬底。在使用SOI衬底的情况下，可以控制Si层103中用于形成SiGe层105的开口的深度，例如，优选地，所述开口被形成为使得在所述开口的底部留下5原子层或更少的硅。如此，在进行氧化时，可以使得SiGe层105中的Si全部被氧化，而仅余下析出的Ge所形成的Ge层107。另外，该氧化过程也具有退火的功能。
这里，在某些情况下，可以利用该氧化物层109作为硬掩模(如图4所示的硬掩模405)。而在另外的一些情况下，可以将该氧化物层去除，另外形成硬掩模405，例如其可以由α-硅形成。
如本领域技术人员所容易理解的，用于形成图3A或3B所示的方法是多样的，而并不限于上面所示出的方法。
应当理解，本发明的具体实施例中所采用的Ge仅仅是用于提高P沟道器件中载流子迁移率的材料的示例，本发明并不限于此。另外，本发明也可以适用于采用除Si以外的半导体材料作为衬底材料(例如，对应于单晶半导体)或者外延材料(例如，对应于SOI衬底)的情形。
本发明也可以采用其它适当的半导体材料替代Ge。在这种情况下，可以通过本领域中已知的方式来形成第二半导体材料的层，因此通过氧化来形成第二半导体材料的层的步骤可能是不需要的。
因此，实际上，根据本发明的半导体装置的制造方法包括如下步骤：提供这样的衬底(为区别于前面所述的初始衬底100，将该衬底称作第一衬底而将所述初始衬底称作第二衬底)，所述第一衬底具有第一半导体层以及在所述第一半导体层上的硬掩模层，其中所述第一半导体层包括第一区域(例如，与Ge层107(水平)相邻的由Si形成的区域)和第二区域(例如，Ge层107)，所述第一区域由第一半导体材料形成，而所述第二区域包括由与所述第一半导体材料不同的第二半导体材料形成的层。
优选地，所述第二半导体材料(例如，Ge)具有比所述第一半导体材料高(例如，Si)的P型载流子迁移率。
之后，如图4所示在硬掩模405上形成掩模，该掩模具有第一和第二图案(pattern)或部件(feature)403和第二图案或部件401，并且第一图案位于所述第一区域上，而第二图案位于所述第二区域上。优选地，第一/第二图案的(上表面或下表面)的面积可以小于所述第一/第二区域的表面积，以使得所要形成的鳍片(上表面或下表面)的表面积小于所述第一区域的表面积。
应当理解，对于某些在较大技术节点的应用，该掩模可以利用抗蚀剂来形成。而随着技术节点的不断减小，仅通过光刻可能难以实现期望的超过光刻极限的小的关键尺寸。在这种情况下，可以使用SIT技术、双图案化(double-patterning)技术、SAM(自组装)技术、或纳米压印技术等等，来形成所述图案401和403。
图5A-5C是示出了根据本发明实施例的半导体装置的制造方法中用于形成所述掩模的多种方法的示意图。
图5A示出了根据本发明实施例的通过芯轴-间隔物(mandrel-spacer)方法来形成所述掩模的情形。如图5A所示，可以在硬掩模405上形成芯轴层501。芯轴层501可以例如由硅的氧化物或者多晶硅等来形成。在芯轴层501中在期望的位置中可以形成有开口503。优选地，所述开口的两个侧壁分别在所述第一区域和所述第二区域上，如图5A中所示例性地示出的。然后，可以形成分别在所述开口的两个侧壁上的第一间隔物和第二间隔物，来分别作为所述第一图案和所述第二图案。之后，可以去除芯轴层501。
图5B示出了另一种形成所述掩模的方法。在硬掩模405上形成牺牲图案505。然后在牺牲图案505的侧壁上形成间隔物401和403(其作为所述第二和第一图案)。之后，移除牺牲图案505。从某种意义上说，图5B和图5A是类似的。
图5C示出了又一种形成所述掩模的方法，其中使用双图案化方法，例如，可以通过两次光刻来在抗蚀剂507中形成图案401和403。之后，可以去除抗蚀剂507中不需要的部分。在这种情况下，可以在利用掩模进行刻蚀之前，对图案401和403进行烘焙，以使得在刻蚀过程中图案401和403不易垮塌。
在形成掩模图案401和403之后，利用该掩模刻蚀所述硬掩模和所述第一半导体层，从而在所述第二区域中形成第二鳍片，并且所述第二鳍片包括由第二半导体材料形成的层，如图6所示。优选地，还在所述第一区域中形成第一鳍片，所述第一鳍片由所述第一半导体材料形成。如本领域技术人员将理解的，所述刻蚀可以分成多次进行，例如分别刻蚀硬掩模405和半导体层(第一半导体层)。或者，也可以利用同一刻蚀设备以all-in-one的方式进行刻蚀，而不将晶片移出该刻蚀设备。
优选地，所述第一鳍片适于形成N沟道半导体器件，而所述第二鳍片适于形成P沟道半导体器件。
之后，去除掩模。在某些实施方案中，可以保留硬掩模来保护鳍片。而在另外一些应用中，可以将硬掩模去除。图7A示出了去除掩模并保留了硬掩模的示意图。图7B示出了去除了掩模并且去除了硬掩模的示意图。
之后，可以如常规的FinFET技术中那样，形成源漏、栅极绝缘层、以及栅极等。如图8A和8B中所示，形成了用于P沟道半导体器件的栅极绝缘层805和栅极801以及用于N沟道半导体器件的栅极绝缘层807和栅极803。图8A示出了硬掩模被保留的双栅极(double-gate)鳍片式半导体器件；而图8B示出了去除了硬掩模的三栅极(triple-gate)的鳍片式半导体器件。应当理解，图8A和8B仅仅是示例性的，本发明并不限于此。另外，应当理解，根据本发明的方法还包括制造源区和漏区的步骤，但是在图8A和8B中并未示出源区和漏区。
另外，优选地，可以使用功函数(WF，work function)金属来形成栅极，以利于调节器件阈值。也即，可以针对不同沟道类型的器件提供具有不同功函数的金属所形成的金属栅极。例如，可以针对N型器件(N沟道器件)和P型器件(P沟道器件)分别使用具有适当功函数的功函数金属。例如，对P型器件，可以使用Os、Pt、Pd、Ir、Au、Pt、Cu等；对于P型器件可以使用W、Mo、Cu、Cr、Nb、Ta、Cd、Hf、La、Cs等。
尽管附图中示出了根据某些特定实施例形成半导体装置的步骤，然而，应当理解，本发明还提供了一种半导体装置，包括：第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料不同于所述第二半导体材料。
优选地，所述第二鳍片还包括在所述由第二半导体材料形成的层下的由第一半导体材料形成的层。
优选地，还包括分别在所述第一鳍片和所述第二鳍片上的硬掩模层。
优选地，还包括在所述第一鳍片和所述第二鳍片下的绝缘体层。
优选地，其中所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。
优选地，其中所述第二半导体材料是锗，而所述第一半导体材料是硅。
优选地，其中所述第一鳍片用于形成N沟道半导体器件，而所述第二鳍片用于形成P沟道半导体器件。
优选地，还包括用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。
优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。
根据本发明，提高了P沟道鳍片式半导体器件中的载流子迁移率，从而可以降低对鳍片尺寸的要求，进而可以提高成品率并降低成本。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。本发明的实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改而不偏离本发明的范围。因此，所有这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (27)

1.一种半导体装置，包括：
第一鳍片，由第一半导体材料形成；以及
第二鳍片，包括由第二半导体材料形成的层，
其中所述第一半导体材料不同于所述第二半导体材料。
2.如权利要求1所述的半导体装置，所述第二鳍片还包括在所述由第二半导体材料形成的层下的由第一半导体材料形成的层。
3.如权利要求1所述的半导体装置，还包括分别在所述第一鳍片和所述第二鳍片上的硬掩模层。
4.如权利要求1所述的半导体装置，还包括在所述第一鳍片和所述第二鳍片下的绝缘体层。
5.如权利要求1所述的半导体装置，其中所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。
6.如权利要求1所述的半导体装置，其中所述第二半导体材料是锗，而所述第一半导体材料是硅。
7.如权利要求5所述的半导体装置，其中所述第一鳍片用于形成N沟道半导体器件，而所述第二鳍片用于形成P沟道半导体器件。
8.如权利要求7所述的半导体装置，还包括用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。
9.如权利要求8所述的半导体装置，其中用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。
10.一种制造半导体装置的方法，包括以下步骤：
(a)提供第一衬底，所述第一衬底具有第一半导体层以及在所述第一半导体层上的硬掩模层，其中所述第一半导体层包括第一区域和第二区域，所述第一区域由第一半导体材料形成，而所述第二区域包括由与所述第一半导体材料不同的第二半导体材料形成的层；
(b)在所述硬掩模上形成具有第一图案和第二图案的掩模，以使得第一图案位于所述第一区域上，而第二图案位于所述第二区域上；
(c)利用所述掩模刻蚀所述硬掩模和所述第一半导体层，以在所述第一区域中形成第一鳍片并在所述第二区域中形成第二鳍片，并且使得所述第一鳍片包括由第一半导体材料形成的层，而所述第二鳍片包括由所述第二半导体材料形成的层。
11.如权利要求10所述的方法，其中所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。
12.如权利要求11所述的方法，其中所述第一鳍片适于形成N沟道半导体器件，而所述第二鳍片适于形成P沟道半导体器件。
13.如权利要求10所述的方法，其中形成所述掩模的步骤(b)包括：
(b1)在所述硬掩模层上形成芯轴层，所述芯轴层中形成有开口，所述开口的两个侧壁分别在所述第一区域和所述第二区域上；
(b2)形成分别在所述开口的两个侧壁上的第一间隔物和第二间隔物，来分别作为所述第一图案和所述第二图案；以及
(b3)去除所述芯轴层。
14.如权利要求10所述的方法，还包括如下步骤：
(d)去除所述掩模。
15.如权利要求14所述的方法，还包括如下步骤：
(e)去除所述硬掩模。
16.如权利要求10所述的方法，其中所述第一半导体材料是硅(Si)，而所述第二半导体材料是锗(Ge)。
17.如权利要求16所述的方法，其中提供第一衬底的步骤(a)包括：
(a1)提供第二衬底，所述第二衬底包括初始半导体层，所述初始半导体层由Si形成；
(a2)在所述初始半导体层中选择性地形成硅锗(SiGe)层；
(a3)进行氧化，使得硅锗层中的硅被氧化，所述硅锗层中的至少部分锗被析出形成锗层。
18.如权利要求17所述的方法，其中在标准大气压(atm)下，在650℃，在氧气(O2)气氛下，进行所述氧化。
19.如权利要求17所述的方法，还包括：
(a4)在a(2)步骤之后，对所形成的硅锗层进行退火或氧化。
20.如权利要求10-19任一项所述的方法，其中所述第一衬底还包括在所述第一半导体层下的绝缘体层。
21.如权利要求17所述的方法，其中步骤(a2)包括：
(a21)在所述初始半导体层上形成牺牲阻挡层；
(a22)形成穿过所述牺牲阻挡层并延伸到所述初始半导体层中的开口；
(a23)在所述开口中选择性地生长硅锗；以及
(a24)去除所述牺牲阻挡层。
22.如权利要求21所述的方法，其中所述开口被形成为使得在所述开口的底部留下5原子层或更少的硅。
23.如权利要求17所述的方法，其中，硅锗层中的硅被氧化形成的氧化物与由所述初始半导体层的上端部分被氧化形成的氧化物共同形成氧化物层，并且所述锗层和余下的未被氧化的初始半导体层共同形成所述第一半导体层。
24.如权利要求23所述的方法，其中所述氧化物层被用作所述硬掩模。
25.如权利要求23所述的方法，其中步骤(a)还包括：
(a5)去除所述氧化物层以露出所述第一半导体层；以及
(a6)在所述第一半导体层上形成所述硬掩模。
26.如权利要求10所述的方法，还包括：
(f)形成用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。
27.如权利要求26所述的方法，其中用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由有相应的适当功函数的金属形成。
CN201110354553.3A 2011-11-10 2011-11-10 半导体装置的制造方法 Active CN103107187B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110354553.3A CN103107187B (zh) 2011-11-10 2011-11-10 半导体装置的制造方法
US13/481,803 US8716080B2 (en) 2011-11-10 2012-05-26 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110354553.3A CN103107187B (zh) 2011-11-10 2011-11-10 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN103107187A true CN103107187A (zh) 2013-05-15
CN103107187B CN103107187B (zh) 2016-04-13

Family

ID=48279783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110354553.3A Active CN103107187B (zh) 2011-11-10 2011-11-10 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US8716080B2 (zh)
CN (1) CN103107187B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183498B (zh) * 2013-05-28 2017-04-05 意法半导体公司 鳍式场效应晶体管器件的鳍结构的形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170701B1 (ko) 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9698224B2 (en) * 2015-06-19 2017-07-04 International Business Machines Corporation Silicon germanium fin formation via condensation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667794A (zh) * 2003-12-12 2005-09-14 国际商业机器公司 应变finFET及其制造方法
US20090124052A1 (en) * 2006-07-20 2009-05-14 Industrial Technology Research Institute Method of fabricating memory cell
CN101562194A (zh) * 2008-04-16 2009-10-21 索尼株式会社 半导体装置及其制造方法
CN101656207A (zh) * 2008-08-18 2010-02-24 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20110068401A1 (en) * 2009-09-24 2011-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718908B2 (ja) * 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
US7544994B2 (en) * 2006-11-06 2009-06-09 International Business Machines Corporation Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure
US20090124097A1 (en) * 2007-11-09 2009-05-14 International Business Machines Corporation Method of forming narrow fins in finfet devices with reduced spacing therebetween
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667794A (zh) * 2003-12-12 2005-09-14 国际商业机器公司 应变finFET及其制造方法
US20090124052A1 (en) * 2006-07-20 2009-05-14 Industrial Technology Research Institute Method of fabricating memory cell
CN101562194A (zh) * 2008-04-16 2009-10-21 索尼株式会社 半导体装置及其制造方法
CN101656207A (zh) * 2008-08-18 2010-02-24 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20110068401A1 (en) * 2009-09-24 2011-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183498B (zh) * 2013-05-28 2017-04-05 意法半导体公司 鳍式场效应晶体管器件的鳍结构的形成方法

Also Published As

Publication number Publication date
US20130119478A1 (en) 2013-05-16
CN103107187B (zh) 2016-04-13
US8716080B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
CN103107192A (zh) 半导体装置及其制造方法
TWI644363B (zh) 半導體結構及其形成方法
CN106887383B (zh) 鳍式场效应晶体管器件的鳍结构的形成方法
TWI628797B (zh) 將應變誘導緩衝器轉換為電絕緣體之技術
CN107230674B (zh) 半导体结构和半导体器件的制造方法
US9496397B2 (en) FinFet device with channel epitaxial region
KR20140099212A (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
TWI705499B (zh) 密封奈米結構及製造方法
CN106531737A (zh) 半导体器件及其制造方法
US11393916B2 (en) Methods for GAA I/O formation by selective epi regrowth
TWI629790B (zh) 半導體元件及其製作方法
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
US10340292B2 (en) Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation
US10090165B2 (en) Method to improve finFET cut overlay
CN103107187B (zh) 半导体装置的制造方法
TWI569329B (zh) 半導體裝置之製造方法
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN104392917B (zh) 一种全包围栅结构的形成方法
TW201816847A (zh) 用於ｎｆｅｔ和ｐｆｅｔ裝置的間隙壁整合方案
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
CN110838446A (zh) 半导体装置的制造方法
CN108573850B (zh) 一种半导体器件的制造方法
CN114220770A (zh) 半导体装置的形成方法
CN103137671A (zh) 多栅极场效应晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant