CN108573850B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN108573850B
CN108573850B CN201710132222.2A CN201710132222A CN108573850B CN 108573850 B CN108573850 B CN 108573850B CN 201710132222 A CN201710132222 A CN 201710132222A CN 108573850 B CN108573850 B CN 108573850B
Authority
CN
China
Prior art keywords
layer
device region
pmos device
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710132222.2A
Other languages
English (en)
Other versions
CN108573850A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710132222.2A priority Critical patent/CN108573850B/zh
Publication of CN108573850A publication Critical patent/CN108573850A/zh
Application granted granted Critical
Publication of CN108573850B publication Critical patent/CN108573850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，半导体衬底包括NMOS器件区和PMOS器件区，在NMOS器件区和PMOS器件区的半导体衬底上均形成有栅极沟槽；在栅极沟槽的底部和侧壁上形成高k介电层；在NMOS器件区内的高k介电层的表面上形成保护层；在含氧气氛下进行退火处理，以在PMOS器件区的半导体衬底和高k介电层之间形成界面层；去除保护层。本发明的方法，在PMOS器件区的栅极沟槽底部形成界面层，高k介电层可以保护界面层使其不被暴露在空气中，显著改善界面层的质量，在NMOS器件区形成有保护层，在NMOS器件区不易形成界面层并且界面态很小，因此本发明的方法改善了器件的可靠性，提高了器件的性能和良率。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
对于更小纳米技术工艺节点，例如7nm及其以下纳米技术工艺节点，PMOS器件可以使用Ge沟道，而NMOS器件可以使用III-V族化合物半导体(例如InGaAs)作为沟道，以提高载流子迁移率。，正偏压温度不稳定性(Positive Bias Temperature Instability，简称PBTI)等造成负面影响。
对于III-V族化合物半导体和Ge沟道FinFET器件，界面层(IL)的质量对于负偏压温度不稳定性(Negative Bias Temperature Instability，简称NBTI)是相当重要的，但是如何形成高质量的IL是III-V族化合物半导体和Ge沟道器件面临的一大挑战。对于III-V族化合物半导体，对其进行氧化形成的氧化物的性能差，由于在氧化步骤期间会形成许多陷阱态(trap states)，因此不需要在III-V族化合物半导体沟道器件形成IL层。而对于Ge沟道的PMOS，高质量的IL层对于NBTI是相当重要的。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括NMOS器件区和PMOS器件区，在所述NMOS器件区和所述PMOS器件区的所述半导体衬底上均形成有栅极沟槽；
在所述栅极沟槽的底部和侧壁上形成高k介电层；
在所述NMOS器件区内的所述高k介电层的表面上形成保护层；
在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底和所述高k介电层之间形成界面层；
去除所述保护层。
进一步，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。
进一步，所述III-V族化合物半导体为InGaAs，所述元素半导体为Ge。
进一步，所述退火处理的温度范围为950℃～1050℃。
进一步，所述含氧气氛包括ISSG、N2O、NO、O2和O3中的至少一种。
进一步，所述保护层的材料包括无定形硅或者无定形锗。
进一步，形成所述保护层的方法包括以下步骤：
在所述PMOS器件区和所述NMOS器件区内的所述高k介电层的表面上共形沉积形成所述保护层；
去除所述PMOS器件区内的所述保护层。
进一步，所述保护层的厚度范围为40埃～120埃。
进一步，在形成所述保护层之前，还包括在所述栅极沟槽底部和侧壁上的所述高k介电层的表面形成覆盖层的步骤。
进一步，在去除所述牺牲层之后，还包括以下步骤：
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第一扩散阻挡层；
在所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成P型功函数层，所述P型功函数层位于所述第一扩散阻挡层表面上；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成N型功函数层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第二扩散阻挡层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽中填充栅电极层。
根据本发明的制造方法，在形成界面层之前先形成高k介电层，再在PMOS器件区的栅极沟槽底部形成界面层，高k介电层可以保护界面层使其不被暴露在空气中，这样能够显著改善界面层的质量，同时，在NMOS器件区形成有保护层，在保护层的阻挡作用下，在NMOS器件区不易形成界面层并且界面态很小，有利于提高NMOS器件的性能和可靠性，因此，本发明的方法改善了器件的可靠性(例如，NBTI等)，提高了器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1G示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所述，所述方法主要包括：
步骤S1，提供半导体衬底，所述半导体衬底包括NMOS器件区和PMOS器件区，在所述NMOS器件区和所述PMOS器件区的所述半导体衬底上均形成有栅极沟槽；
步骤S2，在所述栅极沟槽的底部和侧壁上形成高k介电层；
步骤S3，在所述NMOS器件区内的所述高k介电层的表面上形成保护层；
步骤S4，在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底和所述高k介电层之间形成界面层；
步骤S5，去除所述保护层。
根据本发明的制造方法，在形成界面层之前先形成高k介电层，再在PMOS器件区的栅极沟槽底部形成界面层，高k介电层可以保护界面层使其不被暴露在空气中，这样能够显著改善界面层的质量，同时，在NMOS器件区形成有保护层，在保护层的阻挡作用下，在NMOS器件区不易形成界面层并且界面态很小，有利于提高NMOS器件的性能和可靠性，因此，本发明的方法改善了器件的可靠性(例如，NBTI等可靠性)，提高了器件的性能和良率。
具体地，下面参考图1A-图1G对本发明的半导体器件的制造方法做详细描述，其中，图1A至图1G示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括NMOS器件区和PMOS器件区，在所述NMOS器件区和所述PMOS器件区的所述半导体衬底上均形成有栅极沟槽。
具体地，如图1A所示，所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中形成有栅极沟槽1021，在所述PMOS器件区中形成有栅极沟槽1022。
示例性地，所述NMOS器件区内的栅极沟槽下方的沟道材料可以包括III-V族化合物半导体，例如，III-V族二元或者三元化合物半导体，本实施例中，所述III-V族化合物半导体为InGaAs，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体，其中，元素半导体材料可以为本领域技术人员熟知的任何使用的元素半导体，包括但不限于Ge或者Si，或者PMOS器件区内的栅极沟槽下方的沟道材料包括SiGe，本实施例中，所述元素半导体为Ge，使用III-V族化合物半导体作为NMOS器件的沟道，而使用元素半导体作为PMOS器件的沟道，可以提高载流子迁移率。
值得一提的是，元素半导体是指以单一元素组成的半导体。
示例性地，本发明的半导体器件为FinFET器件，则在所述NMOS器件区内的半导体衬底上形成有第一鳍片结构，在每个所述PMOS器件区内的半导体衬底上形成有第二鳍片结构，所述栅极沟槽1021露出部分所述第一鳍片结构的表面，栅极沟槽1022露出部分所述第二鳍片结构的表面。
在一个示例中，以FinFET器件为例，为了获得如图1A所示的结构，可以执行以下步骤A1至A5：
首先，执行步骤A1，在半导体衬底上形成多个鳍片结构，例如，在所述半导体衬底上的所述NMOS器件区和所述PMOS器件区内分别形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
随后，还可执行步骤A2，沉积隔离材料层，以覆盖前述的所有鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
然后回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。
接着，执行步骤A3，形成横跨所述第一鳍片结构的第一伪栅极结构和横跨第二鳍片结构的第二伪栅极结构，其中伪栅极结构均包括伪栅极介电层和伪栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的伪栅极结构，是指在鳍片结构的部分的上表面和侧面均形成有伪栅极结构，并且该伪栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成伪栅极介电层和伪栅极材料层。
其中，所述伪栅极介电层可以选用常用的氧化物，例如SiO2，所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述伪栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述伪栅极介电层和伪栅极材料层，以形成所述第一伪栅极结构和第二伪栅极结构。具体地，在所述伪栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述伪栅极材料层，最后去除光刻胶层。
之后，还可选择性地，在所述第一伪栅极结构和第二伪栅极结构的侧壁上形成偏移侧墙(Spacer)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成偏移侧墙。也可以在伪栅极结构的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
可选地，对第一伪栅极结构以及第二伪栅极结构两侧执行LDD离子注入步骤并活化。
可选地，在所述伪栅极结构的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
接着，执行步骤A4，执行源漏注入，并在前述的第一伪栅极结构的两侧的第一鳍片结构中形成NMOS器件的源/漏极，在第二伪栅极结构的两侧的第二鳍片结构中形成PMOS器件的源/漏极。
在一个示例中，还包括步骤：在第一伪栅极结构和第二伪栅极结构两侧源/漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
较佳地，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
接着，执行步骤A5，沉积层间介电层101并平坦化，以填充各个伪栅极结构之间的间隙。
具体地，沉积层间介电层101并平坦化，平坦化所述对层间介电层101至第一伪栅极结构和第二伪栅极结构的顶部。
其中，所述层间介电层101可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
之后，去除第一伪栅极结构和第二伪栅极结构，包括依次去除伪栅极介电层和伪栅极材料层，以在NMOS器件区的半导体衬底100上形成栅极沟槽1021，在PMOS器件区的半导体衬底100上形成栅极沟槽1022，该NMOS器件区内的栅极沟槽在所述第一鳍片结构的延伸方向上露出部分所述第一鳍片结构，PMOS器件区的栅极沟槽在所述第二鳍片结构的延伸方向上露出部分所述第二鳍片结构。
示例性地，在半导体衬底100表面上的层间介电层101中形成栅极沟槽1021和栅极沟槽1022。
完成上述步骤进而获得如图1A所示的结构。
接着，执行步骤二，在所述栅极沟槽的底部和侧壁上形成高k介电层。
具体地，如图1B所示，在NMOS器件区的栅极沟槽1021和所述PMOS器件区的栅极沟槽1022的侧壁和底部均形成高k介电层103，进一步地，该高k介电层覆盖层间介电层101的表面。
高k介电层103的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层103。
可选地，高k介电层103的厚度范围为10埃至30埃，也可以为其他适合的厚度，在此不做具体限定。
在一个示例中，还可选择性地在高k介电层103的表面上共形沉积形成覆盖层(未示出)，其中形成覆盖层的步骤还可以之后的去除保护层的步骤之后进行。
覆盖层的材料可以为La2O3、AL2O3、Ga2O3、In2O3、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1-x或者其他适合的薄膜层。
接着，执行步骤三，在所述NMOS器件区内的所述高k介电层的表面上形成保护层。
在一个示例中，如图1C和图1D所示，形成保护层104的方法包括以下步骤：
首先，如图1C所示，在所述PMOS器件区和所述NMOS器件区内的所述高k介电层的表面上共形沉积形成保护层104。
保护层104的材料为无定形半导体材料。其中，所述无定形半导体材料包括无定形硅(a-Si)或者无定形锗(a-Ge)，也可以为其他适合的无定形半导体材料，本实施例中，保护层104的材料较佳地包括a-Si。
形成保护层104的方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。
其中，形成的保护层104的厚度范围为40埃至120埃，也可以为其他适合的厚度，在此不做具体限定。
接着，如图1D所示，去除所述PMOS器件区内的所述保护层。
具体地，可首先形成图案化的光刻胶层覆盖整个NMOS器件区，露出PMOS器件区内的保护层，再利用刻蚀工艺去除所述PMOS器件区内的保护层，露出高k介电层层103，再将光刻胶层通过例如灰化的方法去除，最终，在NMOS器件区内的高k介电层103的表面形成保护层104。
接着，执行步骤四，在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底和所述高k介电层之间形成界面层。
具体地，如图1E所示，在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底100和所述高k介电层103之间形成界面层105。
示例性地，所述退火处理的温度范围为950℃～1050℃，所述含氧气氛包括原位水蒸气(ISSG)、N2O、NO、O2和O3中的至少一种，也可以使用其他适合的包含氧的气体作为退火的氛围。
退火处理可以采用炉管退火、快速退火、峰值退火(spike anneal)或激光退火(laser anneal)等退火工艺。本实施例中，退火处理可以为峰值退火或激光退火。
在一个示例中，所述退火处理的时间范围为100ms至1s，该时间范围仅作为示例，其他适合的时间也可以适用于本发明。
示例性地，所述PMOS器件区的沟道材料包括Ge时，则通过本步骤的退火处理形成的界面层105的材料包括GeO2。
在PMOS器件区，通过本步骤的在含氧气氛下进行退火处理的步骤，对栅极沟槽1022底部的半导体衬底100的表面(也即PMOS器件区的沟道材料的表面)进行氧化，由于在PMOS器件区的已经形成有高k介电层，因此，高k介电层可以保护界面层使其不被暴露在空气中，这样能够显著改善界面层的质量，进而提高器件的可靠性，同时，在NMOS器件区形成有保护层104，在保护层104的阻挡作用下，在NMOS器件区不易形成界面层并且界面态很小，有利于提高NMOS器件的性能和可靠性。
示例性地，通过本步骤的退火，在PMOS器件区的半导体衬底100和高k介电层103之间形成界面层105，而在NMOS器件区内无界面层形成。
随后，执行步骤五，去除所述保护层。
如图1F所示，去除所述保护层，露出高k介电层103。
可以使用本领域技术人员熟知的任何适合的刻蚀方法去除所述保护层，例如干法刻蚀或者湿法刻蚀，较佳地，使用湿法刻蚀的方法去除所述保护层。该刻蚀方法对于保护层具有高的刻蚀速率，而对于高k介电层等膜层具有低的刻蚀速率。
根据保护层的具体使用材料，选择适合的湿法刻蚀方法，在一个示例中，所述保护层的材料包括无定形硅，则可以使用包括四甲基氢氧化铵或氢氧化铵的刻蚀剂湿法刻蚀去除所述保护层。
最后，进行常规的金属栅极结构工艺，在一个示例中，如图1G所示，进行工艺步骤B1至步骤B5：
步骤B1，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第一扩散阻挡层；
具体地，第一扩散阻挡层也可选择性设置，第一扩散阻挡层的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。本实施例中，第一扩散阻挡层的材料使用TaN。可以采用CVD、ALD或者PVD等适合的工艺形成第一扩散阻挡层。第一扩散阻挡层的厚度范围为0埃至20埃。
在一个示例中，在形成第一扩散阻挡层之前，可选择性的在高k介电层上形成覆盖层(未示出)。
步骤B2，在所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成P型功函数层，所述P型功函数层位于所述第一扩散阻挡层表面上；
具体地，P型功函数层其材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。本实施例中，P型功函数层选用TiN。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃，但并不限于该数值范围。
步骤B3，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成N型功函数层(未示出)，其中，在NMOS器件区内所述N型功函数层位于所述第一扩散阻挡层表面上，所述PMOS器件区内所述N型功函数层位于所述P型功函数层表面上；
N型功函数层的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。N型功函数层的材料较佳地为TiAl。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围可以为10埃至80埃。
步骤B4，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第二扩散阻挡层，所述第二扩散阻挡层位于所述N型功函数层表面上；
第二扩散阻挡层也可选择性设置，第二扩散阻挡层的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。
形成上述膜层后，还可进行平坦化工艺，例如化学机械研磨等，停止于层间介电层101的表面上，以将层间介电层101的表面上多余的膜层去除。
步骤B5，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽中填充栅电极层，以最终在PMOS器件区形成第一金属栅极结构1061和在NMOS器件区形成第二金属栅极结构1062。
示例性地，栅电极层填充满栅极沟槽，并覆盖层间介电层101的表面，再进行平坦化步骤停止于层间介电层的表面。
栅电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成栅电极层。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
综上所述，根据本发明的制造方法，在形成界面层之前先形成高k介电层，再在PMOS器件区的栅极沟槽底部形成界面层，高k介电层可以保护界面层使其不被暴露在空气中，这样能够显著改善界面层的质量，同时，在NMOS器件区形成有保护层，在保护层的阻挡作用下，在NMOS器件区不易形成界面层并且界面态很小，有利于提高NMOS器件的性能和可靠性，因此，本发明的方法改善了器件的可靠性(例如，NBTI等可靠性)，提高了器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括NMOS器件区和PMOS器件区，在所述NMOS器件区和所述PMOS器件区的所述半导体衬底上均形成有栅极沟槽；
在所述栅极沟槽的底部和侧壁上形成高k介电层；
在所述NMOS器件区内的所述高k介电层的表面上形成保护层；
在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底和所述高k介电层之间形成界面层；
去除所述保护层。
2.如权利要求1所述的制造方法，其特征在于，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。
3.如权利要求2所述的制造方法，其特征在于，所述III-V族化合物半导体为InGaAs，所述元素半导体为Ge。
4.如权利要求1所述的制造方法，其特征在于，所述退火处理的温度范围为950℃～1050℃。
5.如权利要求1所述的制造方法，其特征在于，所述含氧气氛包括ISSG、N2O、NO、O2和O3中的至少一种。
6.如权利要求1所述的制造方法，其特征在于，所述保护层的材料包括无定形硅或者无定形锗。
7.如权利要求1所述的制造方法，其特征在于，形成所述保护层的方法包括以下步骤：
在所述PMOS器件区和所述NMOS器件区内的所述高k介电层的表面上共形沉积形成所述保护层；
去除所述PMOS器件区内的所述保护层。
8.如权利要求1所述的制造方法，其特征在于，所述保护层的厚度范围为40埃～120埃。
9.如权利要求1所述的制造方法，其特征在于，在形成所述保护层之前，还包括在所述栅极沟槽底部和侧壁上的所述高k介电层的表面形成覆盖层的步骤。
10.如权利要求1所述的制造方法，其特征在于，在去除所述保护层之后，还包括以下步骤：
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第一扩散阻挡层；
在所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成P型功函数层，所述P型功函数层位于所述第一扩散阻挡层表面上；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成N型功函数层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第二扩散阻挡层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽中填充栅电极层。
CN201710132222.2A 2017-03-07 2017-03-07 一种半导体器件的制造方法 Active CN108573850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710132222.2A CN108573850B (zh) 2017-03-07 2017-03-07 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710132222.2A CN108573850B (zh) 2017-03-07 2017-03-07 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN108573850A CN108573850A (zh) 2018-09-25
CN108573850B true CN108573850B (zh) 2020-11-03

Family

ID=63576925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710132222.2A Active CN108573850B (zh) 2017-03-07 2017-03-07 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN108573850B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102969347A (zh) * 2011-09-01 2013-03-13 台湾积体电路制造股份有限公司 提供具有多阻挡层的金属栅极器件的技术

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279413B2 (en) * 2004-06-16 2007-10-09 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US8633114B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
US9202697B2 (en) * 2013-07-19 2015-12-01 Globalfoundries Inc. Forming a gate by depositing a thin barrier layer on a titanium nitride cap

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102969347A (zh) * 2011-09-01 2013-03-13 台湾积体电路制造股份有限公司 提供具有多阻挡层的金属栅极器件的技术

Also Published As

Publication number Publication date
CN108573850A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US11652141B2 (en) Strained nanowire CMOS device and method of forming
US10553493B2 (en) Fabrication of a vertical transistor with self-aligned bottom source/drain
US10236355B2 (en) Fabrication of a vertical fin field effect transistor with a reduced contact resistance
US10991795B2 (en) Semiconductor device and manufacturing method thereof
US20190067115A1 (en) Gate cut method for replacement metal gate
US9129986B2 (en) Spacer chamfering for a replacement metal gate device
US10868012B2 (en) Semiconductor device and manufacturing method thereof
US10468308B2 (en) FinFET structures and methods of forming the same
TWI567981B (zh) 鰭部件的結構及其製造方法
US11315922B2 (en) Fin cut to prevent replacement gate collapse on STI
CN113410236A (zh) 铁电随机访问存储器器件和方法
US10985064B2 (en) Buried power and ground in stacked vertical transport field effect transistors
CN110957270A (zh) 半导体器件和制造方法
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN108573850B (zh) 一种半导体器件的制造方法
CN112420516A (zh) 形成半导体装置的方法
CN107564863B (zh) 一种半导体器件及其制造方法
CN107706110B (zh) FinFET器件的制造方法
CN108400116B (zh) 一种半导体器件的制造方法
KR20220127117A (ko) 반도체 디바이스 및 방법
TW202221772A (zh) 填充結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant