CN112309856B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN112309856B
CN112309856B CN201910671041.6A CN201910671041A CN112309856B CN 112309856 B CN112309856 B CN 112309856B CN 201910671041 A CN201910671041 A CN 201910671041A CN 112309856 B CN112309856 B CN 112309856B
Authority
CN
China
Prior art keywords
layer
forming
gate structure
opening
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910671041.6A
Other languages
English (en)
Other versions
CN112309856A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910671041.6A priority Critical patent/CN112309856B/zh
Publication of CN112309856A publication Critical patent/CN112309856A/zh
Application granted granted Critical
Publication of CN112309856B publication Critical patent/CN112309856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件制造领域，公开了一种半导体机构的形成方法，包括：提供鳍部以及横跨鳍部设置的栅极结构；形成覆盖栅极结构的图形化层，图形化层沿鳍部的延伸方向的中央具有心轴区；在未被栅极结构覆盖的鳍部的两侧形成具有第一深度的第一开口部；去除心轴区的图形化层，并以图形化层为掩膜，刻蚀栅极结构和鳍部，在鳍部的中央形成具有第二深度的第二开口部；在第一开口部和第二开口部内形成外延层。本发明提供的半导体结构的形成方法，能够增大沟道应力、抑制短沟道效应，提高半导体结构的综合性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展，集成电路的特征尺寸逐渐减小，相应地，金属-氧化物半导体场效应管的沟道长度也随之不断减小。伴随着沟道长度的不断减小，也带来了一系列问题，其中最为显著的就是短沟道效应。
通常来说，短沟道效应包括：影响阈值电压、迁移率场相关效应及载流子速度饱和效应、影响器件寿命的热载流子效应、亚阈特性退化。为了适应特征尺寸的减小，半导体工艺逐渐从平面的金属-氧化物半导体场效应管向立体的场效应管过渡，如鳍式场效应管。在鳍式场效应管中，栅极结构可以从多侧对沟道进行控制，能够较好地抑制短沟道效应。
然而，现有的鳍式场效应管采用的抬高源漏工艺均在相同深度的开口中生长源漏外延结构，获得的源漏外延结构虽然能够对鳍式场效应管器件施加沟道应力，但对于短沟道效应的抑制能力有限。
发明内容
本发明所要解决的技术问题是通过简单高效的工艺过程，形成对于短沟道效应有更好抑制作用的半导体结构，特别是提供一种能够制作不同深度的源漏外延结构的工艺方法。
鉴于现有技术的上述问题，本发明提供了一种半导体结构的形成方法，包括：提供鳍部以及横跨鳍部设置的栅极结构；形成覆盖栅极结构的图形化层，图形化层沿鳍部的延伸方向的中央具有心轴区；在未被栅极结构覆盖的鳍部的两侧形成具有第一深度的第一开口部；去除心轴区的图形化层，并以图形化层为掩膜，刻蚀栅极结构和鳍部，在鳍部的中央形成具有第二深度的第二开口部；在第一开口部和第二开口部内形成外延层。
通过以上过程，本发明能够简单高效地制作出深度变化的供源区和漏区外延层生长的开口部，以加强源漏之间的沟道应力，抑制短沟道效应。
优选地，第一深度不同于第二深度。
更加优选地，半导体结构的形成方法还包括：形成互连结构，
若第一深度小于第二深度，将第一开口部内的外延层作为漏区，将第二开口部内的外延层作为源区；
若第一深度大于第二深度，将第一开口部内的外延层作为源区，将第二开口部内的外延层作为漏区。
将第一开口部和第二开口部中较深的作为源区能够增强沟道应力，减小源漏区寄生电阻，因此能够增强沟道应力，抑制短沟道效应。
另外，优选地，形成覆盖所述栅极结构的图形化层的步骤包括：在栅极结构顶部表面形成心轴区膜层；图案化心轴区膜层，形成心轴区；形成覆盖心轴区侧壁及顶部的外围区膜层；平坦化外围区膜层，使心轴区顶部表面露出；刻蚀外围区膜层，形成覆盖心轴区沿鳍部延伸方向两侧侧壁的第一外围区和第二外围区。
另外，优选地，栅极结构为伪栅极结构。
更加优选地，所述伪栅极结构包括伪栅介质层和伪栅电极层，在以所述图形化层为掩膜，刻蚀所述栅极结构和所述鳍部时，刻蚀所述伪栅电极层，保留至少一部分所述伪栅介质层。
另外，优选地，所述形成方法还包括：
形成覆盖所述栅极结构的侧壁以及所述图形化层的侧壁的第一侧壁层。
另外，优选地，所述形成方法还包括形成覆盖所述第一开口部的保护层。
另外，优选地，保护层为有机绝缘层(Organic Dielectric Layer,ODL)。该优选技术方案中，采用较厚的有机绝缘层保护第一开口部以及第一侧壁层在后道工序中不受影响，后续可以通过灰化工艺快速、完全地去除保护层。
另外，优选地，在刻蚀所述栅极结构和所述鳍部，在所述鳍部的中央形成具有第二深度的第二开口部的过程中，将所述栅极结构分离为第一栅极结构和第二栅极结构。
另外，优选地，所述形成方法还包括：形成覆盖所述第一栅极结构的侧壁、所述第二栅极结构的侧壁的第二侧壁层。
附图说明
图1至图11为本发明半导体结构的制作方法的一实施例的各个步骤的结构示意图。
附图标记说明：
1-半导体衬底；2-鳍部；3-栅极结构(伪栅极结构)；31-第一栅极结构；32-第二栅极结构；3a-伪栅电极层；3a11-第一伪栅电极；3a12-第二伪栅电极；3b-伪栅介质层；4-图形化层；4a-第一外围区；4b-心轴区；4c-第二外围区；5-第一侧壁层；6-第一开口部；7-保护层；8-第二侧壁层；9-第二开口部；10-外延层；10a-源区；10b-漏区；31-第一栅极结构；32-第二栅极结构。
具体实施方式
下面结合说明书附图而更详细地对本发明进行说明，所举实例仅用于解释本发明，并非用于限定本发明的范围。
本实施例提供了一种半导体结构的形成方法，步骤包括：
提供半导体衬底1和位于半导体衬底1上的鳍部2；
形成横跨鳍部2的栅极结构3以及覆盖栅极结构3顶部表面的图形化层4，图形化层4沿鳍部2的延伸方向具有依次设置的第一外围区4a、心轴区4b和第二外围区4c；
形成至少覆盖栅极结构3侧壁的第一侧壁层5；
刻蚀栅极结构3两侧的鳍部2，形成具有第一深度(d1)的第一开口部6；
形成覆盖第一开口部6的保护层7；
去除心轴区4b的图形化层4，直至露出栅极结构3；
以第一外围区4a、第二外围区4c的图形化层4为掩膜，刻蚀栅极结构3，使栅极结构3分离为第一栅极结构31和第二栅极结构32；
形成第二侧壁层8，第二侧壁层8覆盖第一栅极结构31和第二栅极结构32异于第一侧壁层5一侧的侧壁；
以第二侧壁层8为掩膜，刻蚀位于第一栅极结构31和第二栅极结构32之间的鳍部2，形成具有第二深度(d2)的第二开口部9；
去除保护层7；
形成覆盖第一开口部6和第二开口部9的外延层10。
本实施方式在形成第一开口部6后，并在第一开口部6内形成保护层7。之后在图形化层4上形成所需要的图案，并根据所形成的图案刻蚀栅极结构3以形成相互独立的第一栅极结构31和第二栅极结构32，并在两者之间刻蚀出所需的第二开口部9。其中，第一开口部6具有第一深度(d1)，第二开口部9的具有第二深度(d2)。由于第一开口部6与第二开口部9是在不同的步骤中形成的，因此可以使两开口部的深度不同以实现不同的目标效果。在本实施方式中，栅极结构为伪栅极结构3，在其他实施方式中，栅极结构也只可以直接形成。
优选地，在本实施方式中，第一深度(d1)不同于第二深度(d2)。
相较于现有技术而言，本实施方式将图形化层4分为不同区域，去掉其中的一部分，以残留的图形化层4为掩膜，在鳍部2上刻蚀出具有第二深度(d2)的第二开口部9，并在第二开口部9两侧形成相互独立的栅极结构3。刻蚀第二开口部9之前，在具有第一深度(d1)的第一开口部6内形成保护层7保护对开口部进行保护。在去除保护层7后在第一开口部6和第二开口部9同时形成外延层10。其中第二深度(d2)可以根据实际需要在刻蚀步骤中进行调整。
参考图1和图2，首先提供半导体衬底1和位于半导体衬底1上的鳍部2；
半导体衬底1的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等材料，此外半导体衬底1还能够采用绝缘体上的硅衬底或绝缘体上的锗衬底。鳍部2的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等材料。在本实施例中，半导体衬底1采用硅衬底，鳍部2的材料也为硅。
形成鳍部2的主要步骤包括：在初始基底上形成图案化的掩膜层，再刻蚀基底并形成若干分立的凸起，之后通过化学机械研磨去除每个分立凸起上的掩膜层并露出鳍部2。其中，掩膜层可以采用氮化硅形成。
之后，在半导体衬底1表面形成隔离层(图中未示出)，隔离层的表面低于鳍部2的顶部表面且覆盖部分鳍部2的侧壁。隔离层的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，隔离层作为相邻鳍部之间的隔离结构，以及鳍式场效应晶体管的栅极结构与半导体衬底之间的隔离结构。
参见图3所示，在鳍部2上形成栅极结构。本实施例中，栅极结构为伪栅极结构3，位于隔离结构上。伪栅极结构3包括伪栅介质层3b和位于伪栅介质层3b表面的伪栅电极层3a，其中，伪栅介质层3b覆盖鳍部2的顶部表面和侧壁。伪栅介质层3b的材料为氧化硅；伪栅电极层3a的材料为多晶硅。
接着，在伪栅极结构3表面形成图形化层4的心轴区4b。本实施方式中，心轴区4b的材料为二氧化硅。
心轴区4b的形成包括以下步骤：在伪栅电极层3a上形成氧化物层，即心轴区膜层，其材料为二氧化硅；在氧化物层上形成光阻胶层，并经过曝光和显影等步骤，使光阻胶层图案化；以图案化的光阻胶层为掩膜，刻蚀氧化物层，形成心轴区4b。
参考图4，在伪栅电极层3a上沉积形成氮化硅层，即外围区膜层，平坦化使得氮化硅层与心轴区4b的顶部平齐；再在氮化硅层的表面形成图案化的光阻胶层；以光阻胶层为掩膜刻蚀氮化硅层，形成覆盖心轴区4b两侧侧壁的外围区，包括第一外围区4a和第二外围区4c；之后去除光阻胶层，并进行化学机械平坦化，形成图形化层4。
图形化层4沿鳍部2的延伸方向，即图4水平方向，具有依次设置的第一外围区4a、心轴区4b和第二外围区4c，第一外围区4a、心轴区4b和第二外围区4c分别占据鳍部2延伸方向上的不同径向位置，在后续步骤中，将去除心轴区4b的图形化层4，去除心轴区4b后的图形化层4将在心轴区4b处断开，第一外围区4a和第二外围区4c彼此分离，以作为后续刻蚀步骤的掩膜使用。
参考图5，以图形化层4为掩膜刻蚀伪栅电极层3a直至露出伪栅介质层3b的表面。接着，参考图6在伪栅极结构3的两侧沉积形成第一侧壁层5，其中，第一侧壁层5可以采用原子层沉积工艺形成。
在本发明的其他实施方式中，在形成伪栅极结构3之后，直接形成第一侧壁层5，图形化层4在后续步骤中形成。优选地，在需要对伪栅电极层3a进行刻蚀时，形成图形化层4，图形化层4采用光刻胶材料制得。
之后，刻蚀第一侧壁层5两侧的伪栅介质层3b和鳍部2，形成具有第一深度(d1)的第一开口部6。
第一侧壁层5的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，可以是由上述材料或其组合组成的单层或叠层结构。本实施方式中，第一侧壁层5的材料为单层氮化硅结构。
具体地，形成第一侧壁层5的步骤包括：采用原子层沉积工艺形成覆盖鳍部2侧壁和顶部表面以及伪栅极结构3侧壁和顶部表面的侧壁材料层，采用各向异性干法刻蚀去除位于鳍部2和伪栅极结构3顶部表面的侧壁材料层，形成第一侧壁层5。第一侧壁层5覆盖在鳍部2侧壁的部分不仅在能够在鳍部2刻蚀时作为掩膜，还能够在后续外延层生长过程中方式外延结构沿鳍部2侧壁进行生长；覆盖在伪栅极结构3侧壁表面的第一侧壁层5则用于在鳍部2刻蚀时作为掩膜。
本实施方式中，形成第一开口部6的步骤包括：以伪栅极结构3和第一侧壁层5为掩膜，采用各向异性刻蚀工艺刻蚀位于鳍部2上的伪栅介质层3b以及鳍部2，刻蚀一定深度后形成沿着第一侧壁层5且具有第一深度d1的第一开口部6。各向异性刻蚀工艺为反应离子刻蚀，反应离子刻蚀工艺的工艺参数包括：反应气体包括CF4、SF6和Ar，CF4流量为50sccm至100sccm，SF6流量为10sccm至100sccm，Ar流量为100sccm至300sccm，源功率为50瓦至1000瓦，偏置功率为50瓦至250瓦，腔室压强为50毫托至200毫托，腔室温度为20度至90度。为了更好地加强后续形成的源漏之间的沟道应力，本发明的发明人发现，可以将第一深度d1设置在5到10埃的范围内。
参考图7，形成保护层7的步骤包括：采用化学气相沉积工艺形成覆盖第一开口部6、第一侧壁层5的侧壁以及栅极结构表面的保护层7，在形成覆盖第一开口部6的保护层7时，保护层7高于图形化层4的顶部表面。并且在保护层7形成后通常会进行化学机械研磨，并研磨直至露出图形化层4的顶部表面，使保护层7上表面与图形化层4上表面齐平。
另外，在本实施例中，保护层7优选为有机绝缘层。采用较厚的有机绝缘层保护第一开口部以及第一侧壁层在后道工序中不受影响，后续可以通过灰化工艺快速、完全地去除保护层。
接着，选择性地去除心轴区4b的图形化层4，直至露出伪栅极结构3的伪栅电极层3a，再以第一外围区4a、第二外围区4b的图形化层4为掩膜，采用各向异性干法刻蚀方法，例如反应离子刻蚀，刻蚀伪栅电极层3a，将伪栅电极层3a分为第一伪栅电极3a11和第二伪栅电极3a12，第一伪栅电极3a11与对应位置的伪栅介质层3b共同形成第一栅极结构31，第二伪栅电极3a12与对应位置的伪栅介质层3b共同形成第二栅极结构32。
在本实施例中，参见图8所示，通过气相沉积方法淀积形成覆盖第一伪栅电极3a11和第二伪栅电极3a12异于第一侧壁层5一侧侧壁的第二侧壁层8。
形成第二侧壁层8可以采用化学气相沉积，也可以采用原子气相沉积，采用两种方法形成第二侧壁层8的方式略有差异。其中，采用化学气相沉积的方式形成第二侧壁层8的步骤包括：在同一栅极结构3分离出的第一栅极结构31和第二栅极结构32之间的凹槽内形成沉积层，并覆盖图形化层4顶部表面；之后平坦化形成的沉积层，直至露出图形化层4顶部表面；各向异性干法刻蚀沉积层，使沉积层分离为两部分，形成分别覆盖第一栅极结构31和第二栅极结构32的侧壁的第二侧壁层8。
当形成第二侧壁层8的方法为原子气相沉积时，由于沉积层的厚度较薄，可以直接在第一栅极结构31和第二栅极结构32暴露出的一侧上进行沉积形成贴合第一电极结构31、第二电机结构32以及伪栅极介质层3b表面的沉积层。并在后续刻蚀形成第二开口部9的过程中，调整刻蚀的选择性，对鳍部2、伪栅介质层3b和多余的沉积层一起刻蚀去除，从而形成第二侧壁层8。这种方法能够减少刻蚀的次数，有利于提高生产效率，但仅适用于需要形成的第二侧壁层8厚度较薄的情况。
参见图9所示，在形成第二侧壁层8后，在鳍部2的中央刻蚀形成第二开口部9。以第一栅极结构31第二栅极结构32为掩膜对鳍部2进行刻蚀。
值得注意的是，在本次刻蚀中需要形成具有第二深度(d2)的第二开口部9，且第二深度(d2)有别于第一开口部6的第一深度(d1)。形成第二开口部9的方法与形成第一开口部6的方法基本相同。
在第二开口部9形成之后，将覆盖在第一开口部6上的保护层7全部去除。
具体来说，参见图10所示，在保护层7去除之后，第一开口部6和第二开口部9都全部露出。此时，可以在第一开口部6和的第二开口部9行同时进行外延生长的步骤，并且两个开口部中的外延层10生长步骤同时停止。图10示出的是第二开口部9深度较深的情况。
参考图11，在本实施例中，由于形成的第一开口部6的第一深度(d1)异于第二开口部9的第二深度(d2)，因此在其中同时生长外延结构时，能够得到在不同深度的外延层10，使得沟道应力大幅增强。
将第一开口部6和第二开口部9中较深的作为源区10a能够增强沟道应力从而增强栅极结构3的控制能力，大幅减少短沟道效应对半导体结构性能的影响。
本实施例提供的形成方法能够通过相对简化的流程工艺，获得能够更好抑制短沟道效应和更高沟道应力的鳍式场效应管。
半导体结构的依据上述的形成方法制造，具有不同深度的源区10a和漏区10b。不同深度的源区10a和漏区10b，能够增大沟道应力，降低源漏寄生串联电阻，并抑制短沟道效应，提高鳍式场效应晶体管的综合性能。
在后续的互连结构的形成过程中，若刻蚀的第一深度(d1)小于第二深度(d2)，将第一开口部6的外延层10作为漏区10b，将第二开口部9的外延层10作为源区10a；若刻蚀的第一深度(d1)大于第二深度(d2)，将第一开口部6的外延层10作为源区10a，将第二开口部9的外延层10作为漏区10b。
本领域的普通技术人员可以理解，在上述的各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于上述各实施方式的种种变化和修改，也可以基本实现本申请各权利要求所要求保护的技术方案。因此，在实际应用中，可以在形式上和细节上对上述实施方式作各种改变，而不偏离本发明的精神和范围。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供鳍部以及横跨所述鳍部设置的栅极结构；
形成覆盖所述栅极结构的图形化层，所述图形化层沿所述鳍部的延伸方向的中央具有心轴区；
在所述栅极结构的两侧的所述鳍部形成具有第一深度的第一开口部；
去除所述心轴区的所述图形化层，并以所述图形化层为掩膜，刻蚀所述栅极结构和所述鳍部，在所述鳍部的中央形成具有第二深度的第二开口部，所述第一深度不同于所述第二深度；
在所述第一开口部和所述第二开口部内形成外延层，所述外延层形成为源区或漏区。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
形成互连结构，
若第一深度小于第二深度，将所述第一开口部内的外延层形成为漏区，将所述第二开口部的外延层形成为源区；
若第一深度大于第二深度，将所述第一开口部内的外延层形成为源区，将所述第二开口部的外延层形成为漏区。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述栅极结构的图形化层的步骤包括：
在所述栅极结构顶部表面形成心轴区膜层；
图案化所述心轴区膜层，形成心轴区；
形成覆盖所述心轴区侧壁及顶部的外围区膜层；
平坦化所述外围区膜层，使所述心轴区顶部表面露出；
刻蚀所述外围区膜层，形成覆盖所述心轴区沿所述鳍部延伸方向两侧侧壁的第一外围区和第二外围区。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为伪栅极结构。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述伪栅极结构包括伪栅介质层和伪栅电极层，在以所述图形化层为掩膜，刻蚀所述栅极结构和所述鳍部时，刻蚀所述伪栅电极层，保留至少一部分所述伪栅介质层。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：
形成覆盖所述栅极结构的侧壁以及所述图形化层的侧壁的第一侧壁层。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：
形成覆盖所述第一开口部的保护层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层高于所述图形化层的顶部表面。
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层为有机绝缘层。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述栅极结构和所述鳍部，在所述鳍部的中央形成具有第二深度的第二开口部的过程中，将所述栅极结构分离为第一栅极结构和第二栅极结构。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：
形成覆盖所述第一栅极结构的侧壁、所述第二栅极结构的侧壁的第二侧壁层。
CN201910671041.6A 2019-07-24 2019-07-24 半导体结构的形成方法 Active CN112309856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910671041.6A CN112309856B (zh) 2019-07-24 2019-07-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910671041.6A CN112309856B (zh) 2019-07-24 2019-07-24 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN112309856A CN112309856A (zh) 2021-02-02
CN112309856B true CN112309856B (zh) 2022-08-23

Family

ID=74329701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910671041.6A Active CN112309856B (zh) 2019-07-24 2019-07-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN112309856B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066724B (zh) * 2021-03-15 2022-07-05 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其制作方法
CN113066725B (zh) * 2021-03-17 2023-03-28 泉芯集成电路制造(济南)有限公司 一种晶体管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811323A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
CN104576382A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
US9318581B1 (en) * 2015-09-23 2016-04-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
CN105632936A (zh) * 2016-03-22 2016-06-01 上海华力微电子有限公司 一种双栅极鳍式场效应晶体管的制备方法
CN105810738A (zh) * 2015-01-15 2016-07-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN105826384A (zh) * 2015-01-15 2016-08-03 三星电子株式会社 具有非对称鳍形图案的半导体器件
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796759B2 (en) * 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
KR102336787B1 (ko) * 2015-08-11 2021-12-07 삼성전자주식회사 반도체 장치
US10347748B2 (en) * 2016-04-06 2019-07-09 Globalfoundries Inc. Methods of forming source/drain regions on FinFET devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811323A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
CN104576382A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
CN105810738A (zh) * 2015-01-15 2016-07-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN105826384A (zh) * 2015-01-15 2016-08-03 三星电子株式会社 具有非对称鳍形图案的半导体器件
US9318581B1 (en) * 2015-09-23 2016-04-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置
CN105632936A (zh) * 2016-03-22 2016-06-01 上海华力微电子有限公司 一种双栅极鳍式场效应晶体管的制备方法

Also Published As

Publication number Publication date
CN112309856A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US8846491B1 (en) Forming a diffusion break during a RMG process
US8871597B2 (en) High gate density devices and methods
US9129986B2 (en) Spacer chamfering for a replacement metal gate device
US8692316B2 (en) Isolation structures for FinFET semiconductor devices
US10170367B2 (en) Semiconductor device and method
US8426283B1 (en) Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate
CN108122768A (zh) 半导体装置的形成方法
TWI728542B (zh) 半導體裝置的製造方法
CN103177950A (zh) 制造鳍器件的结构和方法
TWI792170B (zh) 半導體裝置與其形成方法
CN110797262B (zh) 半导体器件及其形成方法
US20110210389A1 (en) Transistor Comprising a Buried High-K Metal Gate Electrode Structure
TW202139296A (zh) 半導體裝置及其形成方法
TW202125708A (zh) 半導體裝置的製造方法
CN112309856B (zh) 半导体结构的形成方法
CN111129142A (zh) 半导体器件及其形成方法
TWI703732B (zh) 一種製作半導體元件的方法
CN110571193A (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
US7858526B2 (en) Method of patterning gate electrodes by reducing sidewall angles of a mask layer
CN110690218B (zh) 半导体器件及其形成方法
CN110571194B (zh) 半导体器件的制造方法
TW201725629A (zh) 半導體元件及其製作方法
CN112864095A (zh) 半导体器件和方法
TWI808828B (zh) 形成半導體裝置結構的方法
KR20090002655A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant