TWI792170B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI792170B
TWI792170B TW110103958A TW110103958A TWI792170B TW I792170 B TWI792170 B TW I792170B TW 110103958 A TW110103958 A TW 110103958A TW 110103958 A TW110103958 A TW 110103958A TW I792170 B TWI792170 B TW I792170B
Authority
TW
Taiwan
Prior art keywords
metal gate
layer
semiconductor substrate
fin
gate
Prior art date
Application number
TW110103958A
Other languages
English (en)
Other versions
TW202145358A (zh
Inventor
陳宜群
蔡雅怡
楊宜偉
古淑瑗
陳嘉仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202145358A publication Critical patent/TW202145358A/zh
Application granted granted Critical
Publication of TWI792170B publication Critical patent/TWI792170B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

此處揭露錨定的切割金屬閘極插塞、含有錨定的切割金屬閘極插塞的半導體裝置、與形成半導體裝置的方法。方法包括進行一系列的蝕刻製程，以形成溝槽穿過金屬閘極與隔離區至半導體基板中。溝槽切穿並分開金屬閘極成第一金屬閘極與第二金屬閘極，並形成凹陷於半導體基板中。一旦形成溝槽，可沉積介電插塞材料至溝槽中以形成切割金屬閘極插塞，其錨定於半導體基板的凹陷中並分開第一金屬閘極與第二金屬閘極。如此一來，錨定的切割金屬閘極插塞可提供高電阻，以在操作時減少半導體裝置中的漏電流，並可改善半導體裝置的電壓觸發效能。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於在切割金屬閘極製程中形成錨定的切割金屬閘極插塞。
半導體裝置已用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體的材料於半導體基板上，並採用微影圖案化多種材料層已形成電子構件與單元於半導體基板上。
半導體產業持續減少最小結構尺寸，可持續改善多種電子構件(如電晶體、二極體、電阻、電容、或類似物)的積體密度，以讓更多構件整合至給定面積中。然而隨著最小結構尺寸縮小，將產生需解決的額外問題。
在一實施例中，半導體裝置的形成方法包括形成鰭狀物於半導體基板上；形成金屬閘極於鰭狀物上；蝕刻金屬閘極以形成溝槽穿過金屬閘極至半導體基板中；以及沉積介電材料於溝槽中，其中介電材料延伸至半導體基板中的n型裝置與p型裝置之間的界面。
在一實施例中，半導體裝置的形成方法包括：圖案化半導體基板以形成隔離區與鰭狀物於半導體基板中；形成金屬閘極堆疊於鰭狀物與隔離區上；進行多個蝕刻循環移除金屬閘極堆疊、隔離區、與半導體基板的部分，以形成開口穿過金屬閘極堆疊與隔離區至半導體基板中，且蝕刻循環分開金屬閘極堆疊的第一部分與第二部分；以及沉積介電材料以填入開口。
在一實施例中，半導體裝置包括：n型裝置的第一閘極，位於半導體基板的第一鰭狀物上；p型裝置的第二閘極，位於半導體基板的第二鰭狀物上；以及切割金屬閘極插塞，分開第一閘極與第二閘極，其中切割金屬閘極插塞延伸至半導體基板中的n型裝置與p型裝置之間的界面。
D1:第一深度
D2:第二深度
H1:第一高度
H2:第二高度
H3:高度
L1:第一長度
L2:第二長度
Th1:第一厚度
X-X,Y-Y:切線
W1:第一寬度
W2:第二寬度
W4:第四寬度
W5:第五寬度
80:閘極密封間隔物
86:閘極間隔物
87:接點蝕刻停止層
92:閘極介電層
94A:襯墊層
94B:功函數調整層
94B1:第一功函數調整層
94B2:第二功函數調整層
94C:填充材料
95:金屬閘極堆疊
100:半導體裝置
101:基板
103:第一溝槽
105:第一隔離區
106:第一裝置區
107:鰭狀物
108:第二裝置區
119:第一層間介電層
301:第一硬遮罩
303:第二硬遮罩
350:第一圖案
401:第一光阻
403:底抗反射塗層
405:中間遮罩層
407:頂光阻層
550:第二圖案
601:遮罩層
701:溝槽
703:第二遮罩層
901:源極/汲極區
902:填充材料
903:切割金屬閘極插塞
905:第一摻雜區
907:第二摻雜區
909:漏電流
911:n型裝置
913:第一p型裝置
915:錨定區
1001:源極/汲極接點結構
1003:第一隔離層
1005:第二層間介電層
1007:第二隔離層
1009:源極/汲極接點插塞
1011:第三層間介電層
1012:閘極接點結構
1013:第二p型裝置
圖1A及1B、圖2A及2B、圖3A及3B、圖4A及4B、圖5A及5B、圖6A-6C、圖7A及7B、圖8A及8B係一些實施例中，形成半導體裝置的中間步驟所形成的結構之透視圖與剖視圖。
圖9係一些實施例中，與源極/汲極區相鄰的錨定的切割金屬插塞之剖視圖。
圖10A及10B係一些實施例中，裝置之間的錨定的切割金屬插塞之剖視圖。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述實施例關於在切割金屬閘極製程中形成錨定的切割金屬閘極插塞所用的製程。然而實施例可用於多種應用中，而不限於此處所述的實施例。圖1A及1B顯示半導體裝置100如鰭狀場效電晶體的半導體鰭狀物上的金屬閘極之剖視圖與透視圖。在一實施例中，半導體裝置100包括基板101，其具有第一溝槽103形成其中。基板101可為矽基板，但亦可採用其他基板如絕緣層上半導體基板、應變的絕緣層上半導體基板、或絕緣層上矽鍺基板。基板101可為p型半導體，但其他實施例中的基板101可為n型半導體。
圖1A及1B亦顯示將基板101分成第一裝置區106與第二裝置區108，以用於形成不同型態的裝置。舉例來說，第一裝置區106可用於形成n型裝置如n型金氧半電晶體(比如n型全繞式閘極電晶體)，而第二裝置區108可用於形成p型裝置如p型金氧半電晶體(比如p型全繞式閘極電晶體)。然而p型裝置或n型裝置均可形成於第一裝置區106與第二裝置區108中，端視所需應用而定。為了 分開第一裝置區106與第二裝置區108，可形成具有n型摻質與p型摻質的井區(未圖示於圖1B)。為了形成所需井區，可佈植n型摻質與p型摻質至基板101中，端視所需形成的裝置而定。舉例來說，可佈植n型摻質如磷或砷以形成n型井，並可佈植p型摻質如硼以形成p型井。n型井與p型井的形成方法可採用一或多道佈植技術，比如擴散佈植、離子佈植(如電漿摻雜或束線佈植摻雜)、選擇性佈植、深井佈植、類似方法、或上述之組合。在第一井(如n型井)佈植製程時，可採用遮罩技術遮罩基板101的一些區域(如第二裝置區108)，並露出基板101的其他區域(如第一裝置區106)。
一旦完成第一井佈植製程，即可移除遮罩以露出之前遮罩的區域(如第二裝置區108)，且在第二井(如p型井)佈植製程時可將另一遮罩置於之前露出的區域(如第一裝置區106)上。在一些實施例中，可進行後續的摻雜佈植，以形成深井佈植區於基板101中。
形成第一溝槽103的步驟，可為形成第一隔離區105的初始步驟。可採用遮罩層與合適的蝕刻製程形成第一溝槽103。舉例來說，遮罩層可為硬遮罩，其包含化學氣相沉積所形成的氮化矽，但亦可為其他製程如電漿輔助化學氣相沉積或低壓化學氣相沉積所形成的其他材料如氧化物、氮氧化物、碳化矽、上述之組合、或類似物，甚至是形成氧化矽後進行氮化製程。一旦形成遮罩層後，可由合適的光微影製程圖案化遮罩層，露出基板101將移除以形成第一溝槽103的部分。
然而本技術領域中具有通常知識者應理解，形成遮罩層的上述製程與材料，並非保護基板101的部分並露出基板101的其他部分以形成第一溝槽103的唯一方法，可採用任何合適製程(如圖案化與顯影的光阻)，以露出基板101 將移除以形成第一溝槽103的部分。這些方法完全包含於此實施例的範疇中。
一旦形成與圖案化遮罩層，可形成第一溝槽103於基板101中。可由合適製程如反應性離子蝕刻移除露出的基板101，以形成第一溝槽103於基板101中，但亦可採用任何合適製程。在一實施例中，第一溝槽103自基板101的表面向下的第一深度可小於約5000Å，比如約2500Å。
然而本技術領域中具有通常知識者應理解，上述形成第一溝槽103的製程僅為可能的製程之一，而非唯一的實施例。相反地，可採用任何合適製程形成第一溝槽103，其可採用任何數目的遮罩與移除步驟。
除了形成第一溝槽103，遮罩與蝕刻製程亦可自基板101保留未移除的部分形成鰭狀物107。這些鰭狀物107可用於形成多閘極鰭狀場效電晶體的通道區，如下所述。雖然圖1A及1B顯示自基板101形成的六個鰭狀物，但可採用任何數目的鰭狀物107。
鰭狀物107在基板101的表面處之寬度可介於約5nm至約80nm之間，比如約30nm。此外，鰭狀物107彼此相隔的距離可介於約10nm至約100nm之間，比如約50nm。以此方式分開鰭狀物107，可使鰭狀物107各自形成分開的通道區，並足夠靠近到共用共同閘極(如下述)。
此外，上述內容僅提供實施例的一例，且可由任何合適方法圖案化鰭狀物107。舉例來說，可採用一或多道光微影製程圖案化鰭狀物107，包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程沿著圖案化的犧牲層側步形成間隔物。接著移除 犧牲層，再採用保留的間隔物圖案化鰭狀物107。
一旦形成第一溝槽103與鰭狀物107，可將介電材料填入第一溝槽103，並使第一溝槽103中的介電材料凹陷，以形成第一隔離區105。介電材料可為氧化物材料如高密度電漿的氧化物或類似物。在視情況清潔與襯墊第一溝槽103之後可形成介電材料，其形成方法可採用化學氣相沉積法(如高深寬比製程)、高密度電漿化學氣相沉積法、或本技術領域中其他合適的形成方法。
可將介電材料超填第一溝槽103與基板101，接著以合適製程如化學機械研磨、蝕刻、上述之組合、或類似方法移除第一溝槽103與鰭狀物107以外的多餘材料，以將介電材料填入第一溝槽103。在一實施例中，移除製程可移除鰭狀物107上的任何介電材料，並露出鰭狀物107的表面以準備進行後續製程步驟。
一旦將介電材料填入第一溝槽103，可自鰭狀物107的表面使介電材料向下凹陷。可進行凹陷步驟以露出與鰭狀物107的上表面相鄰之鰭狀物107的側壁之至少一部分。使介電材料凹陷的方法可採用濕蝕刻，比如將鰭狀物107的上表面浸入蝕刻劑如氫氟酸，但亦可採用其他蝕刻劑(如氫氣)與其他方法(如反應性離子蝕刻、採用蝕刻劑如氨與三氟化氮的乾蝕刻、化學氧化物移除、或乾式化學清潔)。介電材料自鰭狀物107的表面凹陷的距離可介於約50Å至約1000Å之間，比如約540Å。此外，凹陷步驟亦可移任何除殘留於鰭狀物107上的介電材料，以確保露出鰭狀物107以用於後續製程。
然而本技術領域中具有通常知識者應理解，上述步驟僅為填入介電材料並使介電材料凹陷的所有製程流程的部分。舉例來說，亦可採用襯墊步驟、清潔步驟、退火步驟、填隙步驟、上述之組合、與類似步驟，以形成第一 溝槽103並將介電材料填入第一溝槽103。所有可能的製程步驟完全包含於此實施例的範疇中。
在形成第一隔離區105之後，可形成虛置閘極介電層(或界面氧化物)、虛置閘極介電層上的虛置閘極、閘極密封間隔物80、與閘極間隔物86於每一鰭狀物107上。在一實施例中，虛置閘極介電層的形成方法可為熱氧化、化學氣相沉積、濺鍍、或本技術領域用於形成閘極介電層的任何其他已知方法。虛置閘極介電層在鰭狀物107之頂部與側壁上的厚度可不同，端視形成閘極介電層的技術而定。
虛置閘極介電層包含的材料可為氧化矽或氮氧化矽，其厚度為約3Å至約100Å(比如約10Å)。虛置閘極介電層的組成可為高介電常數(相對介電常數大於約5)的材料，比如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿、氧化鋯、或上述之組合，且其等效氧化物厚度為約0.5Å至約100Å(比如小於或等於約10Å)。此外，虛置閘極介電層可採用氧化矽、氮氧化矽、及/或高介電常數的任何組合。
虛置閘極可包含導電材料，其可為多晶矽(如虛置多晶矽)、鎢、鋁、銅、鋁銅、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物。虛置閘極的沉積方法可為化學氣相沉積、濺鍍沉積、或本技術領域中用於沉積導電材料的其他已知技術。虛置閘極的厚度可為約5Å至約200Å。虛置閘極可具有不平坦的上表面，且可在圖案化虛置閘極或蝕刻閘極之前平坦化虛置閘極的上表面。此時可或可不將離子導入虛置閘極。舉例來說，導入離子的方法可為離子佈植技術。
一旦形成虛置閘極介電層與虛置閘極，即可圖案化上述兩者以形成一系列的虛置閘極堆疊於鰭狀物107上。虛置閘極堆疊定義多個通道區於虛置 閘極介電層之下的鰭狀物107之每一側上。虛置閘極堆疊的形成方法可為沉積與圖案化閘極遮罩(未圖示於圖1A及1B)於虛置閘極上，其可採用本技術領域已知的沉積與光微影技術。閘極遮罩可結合一般常用的遮罩與犧牲材料，比如但不限於氧化矽、氮氧化矽、碳氮氧化矽、碳化矽、碳氧化矽、及/或氮化矽，且其沉積厚度可介於約5Å至約200Å之間。可採用乾蝕刻製程蝕刻虛置閘極的材料層與虛置閘極介電層，以圖案化材料成虛置閘極堆疊。
一旦圖案化材料成虛置閘極堆疊，即可形成閘極密封間隔物80與閘極間隔物86於虛置閘極堆疊上。閘極密封間隔物80與閘極間隔物86可形成於虛置閘極堆疊的兩側上。
閘極密封間隔物80可形成於虛置閘極堆疊、閘極遮罩、及/或鰭狀物107的露出表面上。舉例來說，可沿著虛置閘極堆疊的側壁形成閘極密封間隔物80。在熱氧化或沉積之後，可採用非等向蝕刻以形成閘極密封間隔物80。閘極密封間隔物80的組成可為氧化矽、氮化矽、氮氧化矽、或類似物。
在形成閘極密封間隔物80之後，可進行輕摻雜源極/汲極區(未圖示)所用的佈植。可採用合適的微影技術(如遮罩)與材料(如光阻)以露出此結構的選定區域，以準備佈植雜質至輕摻雜源極/汲極區中。可佈植合適型態(如p型或n型)的雜質至選定區域中露出的鰭狀物107中，並在佈植時遮罩與保護非選定區域。在佈植之後可移除遮罩。如此一來，可採用一系列合適的微影技術與合適的佈植技術，以輕摻雜一或多種雜質至一或多個區域。在一些實施例中，輕摻雜的源極/汲極區之雜質濃度可為約1015cm-3至約1019cm-3。可採用退火製程修復佈植損傷並活化佈植的雜質。
可沿著虛置閘極堆疊兩側的閘極密封間隔物80的側壁，形成閘極 間隔物86。閘極間隔物86的形成方法可為順應性沉積絕緣材料，接著非等向蝕刻絕緣材料。閘極間隔物86的絕緣材料可為氧化矽、氮化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、氮化矽、氮氧化物、碳化矽、碳氧化矽、上述之組合、或類似物，且其形成方法可採用形成間隔物層的方法如化學氣相沉積、電漿輔助化學氣相沉積、濺鍍、或本技術領域已知的任何其他合適方法。
在一實施例中，閘極間隔物86的厚度可介於約10Å至約100Å之間。此外，相鄰的虛置閘極堆疊之閘極間隔物86之間分隔的第一距離介於約50Å至約500Å之間，比如約200Å。然而可採用任何合適厚度與任何合適距離。
一旦形成閘極間隔物86，可視情況自虛置閘極堆疊與閘極間隔物86未保護的區域移除與再成長鰭狀物107。自堆疊與閘極間隔物86未保護的這些區域移除鰭狀物107的方法，可為採用虛置閘極堆疊與閘極間隔物86作為硬遮罩的反應性離子蝕刻，或任何其他合適的移除製程。可持續移除步驟，直到鰭狀物107與第一隔離區105的表面共平面，或低於第一隔離區105的表面。
一旦移除鰭狀物107的這些部分，可放置並圖案化硬遮罩(未圖示)以覆蓋虛置閘極，進而避免再成長源極/汲極區901時(未圖示於圖1A及1B，但圖示於圖9)成長於虛置閘極上。在一些實施例中，再成長源極/汲極區901以接觸每一鰭狀物107。在一些實施例中，可再成長源極/汲極區901以形成應力體，其可施加應力至虛置閘極堆疊下的鰭狀物107之通道區。在一實施例中，鰭狀物107包括矽而鰭狀場效電晶體為p型裝置，則可選擇性磊晶成長晶格常數不同於通道區材料的材料(如矽、矽鍺、磷化矽、或類似物)，以再成長源極/汲極區901。磊晶成長製程採用的前驅物可為矽烷、二氯矽烷、鍺烷、或類似物，且可持續約5分鐘至約120分鐘(比如約30分鐘)。在其他實施例中，源極/汲極區901可包含材 料如砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦、銻化銦、磷砷化鎵、氮化鋁鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦、上述之組合、或類似物。然而可採用任何合適材料。裝置的源極/汲極區901之磊晶成長材料可形成於每一鰭狀物107上如分開的磊晶成長區，或可一起成長成合併的磊晶成長結構，端視所需的應用而定。
一旦形成源極/汲極區901，可佈植合適摻質至源極/汲極區901以得鰭狀物107中的摻質。舉例來說，可佈植p型摻質如硼、鎵、銦、或類似物以形成p型金氧半裝置。在另一實施例中，可佈植n型摻質如磷、砷、銻、或類似物以形成n型金氧半裝置。佈植這些摻質的方法可採用虛置閘極堆疊、閘極密封間隔物80、與閘極間隔物86作為遮罩。值得注意的是，本技術領域中具有通常知識者應理解可採用許多其他製程、步驟、或類似方法佈植摻質。舉例來說，本技術領域中具有通常知識者應理解可採用間隔物與襯墊層的多種組合進行多道佈植製程，以形成特定目的所用的特定形狀或特性的源極/汲極區901。可採用任何所述製程或其他合適製程佈植摻質，且上述說明並非用於侷限此實施例至所述步驟。
此外，此時可移除在形成源極/汲極區901時覆蓋虛置閘極的硬遮罩。在一實施例中，移除硬遮罩的方法可採用濕蝕刻或乾蝕刻製程，其對硬遮罩的材料具有選擇性。然而可採用任何合適的移除製程。
一旦成長源極/汲極區901並適當地佈植輕摻雜源極/汲極區，可形成接點蝕刻停止層87於源極/汲極區901上。接點蝕刻停止層87的介電材料可順應性地沉積於源極/汲極區901的露出表面上、沿著閘極間隔物86的露出側壁、沿著面對源極/汲極區901的閘極密封間隔物80的露出側壁、並位於虛置閘極堆疊的上 側表面之虛置閘極遮罩及閘極密封間隔物80之平坦表面上。在一些實施例中，接點蝕刻停止層87的形成方法可採用化學氣相沉積製程，以暴露結構至沉積腔室中進行的電漿活化製程與一或多個前驅物。化學氣相沉積製程可為原子層沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、或類似製程。
在一些實施例中，順應性沉積接點蝕刻停止層87的介電材料如含氮化矽的複合化合物(如碳氮化矽、碳氮氧化矽、或類似物)或其他合適化合物如碳氧化矽，且其厚度可介於約20Å至約60Å之間(比如約40Å)。然而可採用任何合適材料、化合物、及/或厚度。
接著形成第一層間介電層119(如第零層的層間介電層)於接點蝕刻停止層87上。第一層間介電層119可包含材料如氧化矽或硼磷矽酸鹽玻璃，但亦可採用任何合適的介電材料。第一層間介電層119可形成於接點蝕刻停止層87與源極/汲極區901上，其形成製程可採用電漿輔助化學氣相沉積，但亦可採用其他製程如低壓化學氣相沉積。第一層間介電層119的厚度可介於約100Å至約3000Å之間。然而可採用任何合適厚度。
在形成第一層間介電層119之後，可平坦化第一層間介電層119以準備對第一層間介電層119進行後續製程。在一實施例中，可採用平坦化製程如化學機械研磨以平坦化第一層間介電層119與接點蝕刻停止層87，使第一層間介電層119、接點蝕刻停止層87、與虛置閘極堆疊共平面。如此一來，虛置閘極、閘極密封間隔物80、閘極間隔物86、接點蝕刻停止層87、與第一層間介電層119的上表面共平面。綜上所述，由第一層間介電層119露出虛置閘極的上表面。在一些實施例中，可保留虛置閘極遮罩或其部分，而平坦化製程使第一層間介電層119、蝕刻停止層87、閘極密封間隔物80、與閘極間隔物86的上表面與虛置閘 極遮罩的上表面齊平。然而亦可採用任何其他合適方法，比如一或多道蝕刻製程。
一旦平坦化第一層間介電層119，即可接著移除虛置閘極堆疊的構件(比如虛置閘極遮罩、虛置閘極、與虛置閘極介電層的任何保留部分)。在一實施例中，可採用一或多道蝕刻如一或多道濕蝕刻製程，以移除虛置閘極堆疊的這些構件。然而可採用任何合適的移除製程。
一旦移除虛置閘極堆疊，即可再填充留下的開口以形成金屬閘極堆疊95。在一些實施例中，金屬閘極堆疊95包括閘極介電層92、襯墊層94A、任何數目的功函數調整層94B、與填充材料94C。
在一些實施例中，閘極介電層92為高介電常數材料如氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鑭、氧化鋯、氧化鉭、上述之組合、或類似物，且其沉積製程可為原子層沉積、化學氣相沉積、或類似方法。閘極介電層92的沉積厚度可介於約5Å至約200Å之間，但亦可採用任何合適材料與任何合適厚度。
襯墊層94A可與閘極介電層92相鄰，其組成可為金屬材料如鈦矽化物、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、氮化鉭、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬的鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合、或類似物。襯墊層94A的沉積製程可採用原子層沉積、化學氣相沉積、濺鍍、或類似方法，且其厚度可介於約5Å至約200Å之間，但亦可採用任何合適的沉積製程或任何合適厚度。在一些實施例中，可形成多個襯墊層以與閘極介電層92相鄰。
在一些實施例中，第一功函數調整層94B1可與襯墊層94A相鄰，且可與襯墊層94A類似。舉例來說，第一功函數調整層94B1的組成可為金屬材料如氮化鉭、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、氮化鉭、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合、或類似物。此外，第一功函數調整層94B1的沉積製程可採用原子層沉積、化學氣相沉積、濺鍍、或類似方法，且其厚度可介於約5Å至約200Å之間，但亦可採用任何合適的沉積製程與任何合適厚度。
第二功函數調整層94B2可與第一功函數調整層94B1相鄰。在一些實施例中，第二功函數調整層94B2可與襯墊層94A類似。舉例來說，第二功函數調整層94B2的組成可為金屬材料如碳化鈦鋁、氮化鉭、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合、或類似物。此外，第二功函數調整層94B2的沉積製程可採用原子層沉積、化學氣相沉積、濺鍍、或類似方法，且其厚度可介於約5Å至約200Å之間，但可採用任何合適的沉積製程或任何合適厚度。
填充材料94C填入移除虛置閘極所留下的開口。在一實施例中，填充材料94C為金屬材料如鎢、氮化鈦、鋁、銅、鋁銅、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物，其沉積製程可採用原子層沉積、化學氣相沉積、濺鍍、或類似物方法，以填入及/或超填移除虛置閘極所留下的開口。在具體實施例中，填充材料94C的沉積 厚度介於約5Å至約500Å之間，但可採用任何合適的材料、沉積製程、與厚度。
一旦移除虛置閘極所留下的開口被填滿，即可平坦化材料以移除開口(移除虛置閘極所留下的開口)之外的任何材料。在具體實施例中，移除方法可採用平坦化製程如化學機械研磨，直到金屬閘極堆疊95在鰭狀物107上的第一高度H1介於約400Å至約600Å之間，比如約490Å。然而可採用任何合適的平坦與移除製程及任何合適高度以形成金屬閘極堆疊95。
一旦平坦化金屬閘極堆疊95，可形成第一硬遮罩301於結構上。在一實施例中，第一硬遮罩301的材料為氮化鈦或氮化鉭，且其沉積製程可為原子層沉積、化學氣相沉積、或物理氣相沉積。第一硬遮罩301的厚度可介於約3nm至約10nm之間，比如約5nm。然而可採用任何合適的材料、沉積製程、與厚度。
在沉積第一硬遮罩301之後，可進行背面清潔製程。背面清潔製程可包含一或多種清潔方法(比如表面清潔、除氧化物製程、及/或表面活化)，以自第一硬遮罩301的表面移除任何殘留的化學機械研磨的研磨液與原生氧化物層。亦可採用除氧化物製程移除原生氧化物層。亦可採用這些清潔方法的任何組合，或任何其他合適的清潔方法。
具體而言，圖1A顯示半導體裝置100的剖視圖(X切面)，其穿過第一裝置區106與第二裝置區108中相鄰的鰭狀物107之間的區域中的相鄰裝置區之金屬閘極堆疊95，並沿著基板101中的鰭狀物107之長度方向。在一些實施例中，金屬閘極堆疊95的第一閘極長度介於約400Å至約3000Å之間，比如約1000Å。然而可採用任何合適的閘極長度。此外，形成於第一裝置區106中的金屬閘極堆疊95，其採用的材料(如閘極介電層92、襯墊層94A、功函數調整層94B、與填充材料94C的材料)適於形成n型裝置。形成於第二裝置區108中的金屬閘極堆 疊95，其採用的材料(如閘極介電層92、襯墊層94A、功函數調整層94B、與填充材料94C的材料)適於形成p型裝置。圖1A亦顯示穿過第二裝置區108的金屬閘極堆疊95的切線Y-Y。
圖1B具體顯示半導體裝置100的剖視圖(Y切面)，其沿著圖1A的第二裝置區108之金屬閘極堆疊95的長度方向。圖1B亦顯示金屬閘極堆疊95可延伸於相鄰裝置區(如第二裝置區108與另一第一裝置區106)的鰭狀物107上。如圖所示，金屬閘極堆疊95延伸於多個鰭狀物107上。雖然圖式中有六個鰭狀物，但此僅用於說明目的而不侷限鰭狀物至任何數目。圖1B亦顯示穿過相鄰裝置區之間的金屬閘極堆疊95之切線X-X。
如圖2A及2B所示，形成第二硬遮罩303於第一硬遮罩301上。在一實施例中，第二硬遮罩303可為單層材料，或可為多種材料的複合層如雙層材料。在一些實施例中，第二硬遮罩303的材料包括介電材料如氮化矽或碳氮化矽。然而可採用任何合適材料或其組合。
在一些實施例中，第二硬遮罩303包括雙層材料。雙層材料的第一子層可為第一介電材料(如氮化矽)，其沉積製程可採用原子層沉積、化學氣相沉積、或物理氣相沉積，且沉積厚度可介於約30nm至約40nm之間(比如約34nm)。雙層材料的第二子層可為第二介電材料如相同材料(如氮化矽)或不同材料(如碳氮化矽)，其沉積製程可採用原子層沉積、化學氣相沉積、或物理氣相沉積，且沉積厚度可介於約30nm至約40nm之間(比如約34nm)。然而可採用任何合適的沉積製程與任何合適厚度。
在形成第二硬遮罩303之後，可視情況在硬遮罩303上進行表面處理，有助於保護第二硬遮罩303並準備額外製程所用的第二硬遮罩303。在一實 施例中，視情況進行的表面處理可為除渣處理如電漿處理，其中第二硬遮罩303的表面暴露至氬氣、氮氣、氧氣、或混合的氬氣/氮氣/氧氣的大氣環境的電漿。亦可視情況進行除渣清潔製程。然而亦可採用任何合適的表面處理、任何合適的清潔製程、與任何合適的上述之組合。
如圖3A及3B所示，將第一光阻401置於第二硬遮罩303上。接著曝光與顯影第一光阻401以圖案化第一光阻401，可形成後續圖案化第二硬遮罩303所用的遮罩。在一實施例中，第一光阻401為三層光阻，其包含底抗反射塗層403、中間遮罩層405、與頂光阻層407。圖3A及3B所示的實施例中，第一光阻401為三層光阻，且可採用極紫外光形成第一圖案350於頂光阻層407中。然而可採用任何合適種類的光敏材料或材料的組合，且可採用任何合適的圖案化製程。
如圖4A及4B所示，一旦圖案化第一光阻401的第一圖案350，即可將第一圖案350轉移至第二硬遮罩303，以自第二硬遮罩303的第一圖案350露出第一硬遮罩301。在一實施例中，轉移第一圖案350的方法可採用一或多道非等向蝕刻製程如一或多道反應性離子蝕刻製程，以依序蝕刻穿過中間遮罩層405、底抗反射塗層403、與第二硬遮罩303。在一些實施例中，第二硬遮罩303的圖案之第一長度L1可介於約70nm至約150nm之間(比如約125nm)，而第一寬度W1可介於約16nm至約30nm之間(比如約21nm)。然而可採用任何合適製程、任何合適寬度、與任何合適長度。
此外，若在一或多個蝕刻製程時未完全移除第一光阻401，一旦圖案化第二硬遮罩303即可移除第一光阻401。在一實施例中，可採用熱製程如灰化移除頂光阻層407，其升高頂光阻層407的溫度直到熱分解且可輕易移除頂光阻層407。一旦移除頂光阻層407，可採用一或多道蝕刻製程移除中間遮罩層 405與底抗反射塗層403。
可在移除第一光阻401同時或之後進行濕式清潔，端視需要而定。在一實施例中，可採用溶液如SC-1或SC-2清潔溶液，但亦可採用其他溶液如硫酸與過氧化氫的混合物(SPM)或氫氟酸溶液。可採用充氣製程(如氮氣充氣)以淨化任何不想要的汙染或反應物。然而可採用任何合適的溶液或任何合適的製程，其包含於本發明實施例的範疇中。
圖5A及5B係形成溝槽701(未圖示於圖5A及5B，但圖示於圖6A及6B)一開始所用的多步驟蝕刻與沉積製程。在此製程中，可沿著第二圖案550的側壁沉積初始的遮罩層601，且沉積之後可進行介電突破製程以露出下方材料，並沿著側壁保留遮罩層601。由於遮罩層601保護側壁並露出下方材料，可採用另一蝕刻製程向下延伸溝槽701而不橫向加寬溝槽701。此外，由於蝕刻製程可消耗一些遮罩層601，因此可重複多步製程(比如沉積遮罩層、介電突破蝕刻、與延伸溝槽701)以進一步延伸溝槽701的深度而不加寬溝槽701的寬度，如下詳述。
在沉積遮罩層的一實施例中，遮罩層601包含的材料可與第二硬遮罩303的材料類似。如此一來，一實施例的第二硬遮罩303之組成為氮化矽，而遮罩層601的組成亦可為氮化矽。然而遮罩層601亦可包含不同於第二硬遮罩303的其他材料或其他組成。
在一實施例中，遮罩層601的沉積製程可為原子層沉積、化學氣相沉積、濺鍍、上述之組合、或類似製程。在一些實施例中，遮罩層601可為順應性的層狀物，其位於第二硬遮罩303上、沿著第二硬遮罩303中的第一圖案350之垂直側壁、以及位於第一圖案350中的第一硬遮罩301上。在一些實施例中，遮罩層601的第一厚度Th1介於約1.5nm至約7nm之間，比如約5nm。舉例來說， 具體實施例中的遮罩層601之第一厚度Th1介於約1.5nm至約7nm之間，比如約5nm。然而可採用任何合適的沉積製程與任何合適厚度。
圖5A及5B顯示繼續切割金屬閘極的製程。一旦沉積遮罩層601，即可進行切割金屬閘極的製程。在一實施例中，非等向蝕刻製程可移除遮罩層601的底部，並沿著第二硬遮罩303中的第一圖案350之垂直側壁保留遮罩層601的垂直部分。如此一來，遮罩層601之保留部分的厚度會減少第一圖案350的尺寸，以形成第二圖案550於第二硬遮罩303中並自第二圖案550露出第一硬遮罩301。在一些實施例中，第二硬遮罩303中的第二圖案550之第二長度L2介於約60nm至約140nm之間(比如約115nm)，而第二寬度W2介於約6nm至約20nm之間(比如約11nm)。然而可採用任何合適製程、任何合適寬度、與任何合適長度。
如圖6A至6C所示，可重複沉積與蝕刻製程的循環(循環沉積與蝕刻製程的初始沉積步驟為沉積遮罩層601)，以蝕刻溝槽701穿過下方的第一硬遮罩301與金屬閘極堆疊95。在這些圖式中，圖6A及6C顯示製程後段的剖視圖，而圖6B顯示移除第二遮罩層703之前的中間製程步驟(如下詳述)。
在初始蝕刻時，可先延伸第二圖案550(見圖5B)穿過第一硬遮罩301。在一實施例中，第二圖案550延伸穿過第一硬遮罩301以露出金屬閘極堆疊95的方法，可採用一或多道方向性蝕刻製程，如反應性離子蝕刻製程。然而可採用任何合適方法圖案化第一硬遮罩301，比如濕蝕刻突破。
一旦圖案化第一硬遮罩301，即可採用多步蝕刻與沉積製程，以蝕刻穿過金屬閘極堆疊95並延伸第二圖案550至基板101中。舉例來說，多步蝕刻與沉積製程在沉積遮罩層601之後，可繼續進行介電層突破製程以露出下方的金屬閘極堆疊95的材料。在本發明一些實施例中，多步蝕刻與沉積製程(在初始 沉積遮罩層601之後)可持續進行初始蝕刻，其採用的製程氣體可為但不限於氯氣、三氯化硼、氬氣、甲烷、四氟化碳、或上述之組合。初始蝕刻金屬閘極堆疊95的壓力可介於約2.5mTorr至約25mTorr之間。可在初始蝕刻中施加射頻功率，其可介於約250瓦至約2500瓦之間。亦可施加偏電壓，其介於約25伏特與約750伏特之間。當初始蝕刻製程延伸第二圖案550以部分地(但非完全)穿過金屬閘極堆疊95時，即可停止初始蝕刻製程。
之後由於初始的蝕刻製程亦可移除遮罩層601(但移除速率較慢)，第二沉積製程亦可在後續蝕刻(如下述)加寬度二圖案550之前，再形成遮罩如第二遮罩層703。在一實施例中，第二沉積製程形成第二遮罩層703，其側壁部分位於溝槽701的側壁上以保護溝槽側壁，且在向下延伸溝槽701時不橫向擴大溝槽701的上側部分。在本發明一些實施例中，採用含四氯化矽、氧氣、氬氣、與類似物的製程氣體進行第二沉積製程，以形成第二遮罩層703。如此一來，最終的第二遮罩層703包含氧化矽而非氮化矽於其中，其可或可不與額外元素如碳複合。然而其他實施例中的第二遮罩層703亦可與遮罩層601的材料類似，比如氮化矽。最終的第二遮罩層703之厚度可介於約2nm至約4nm之間(比如約3nm)。
之後進行另一介電層突破製程，以非等向蝕刻/轟擊製程移除溝槽701之底部的第二遮罩層703的底部，並自其他水平表面移除第二遮罩層703。在一些實施例中，碳與氟的氣體(如六氟丁二烯)可用於蝕刻第二遮罩層的底部。在一些實施例中，蝕刻製程時亦可減少第二硬遮罩303的上表面上的第二遮罩層703之部分的厚度及/或溝槽701之側壁上的第二遮罩層703的部分的厚度。
一旦形成第二遮罩層703，可進行另一蝕刻製程以延伸溝槽701，使其更深入金屬閘極堆疊95。在一實施例中，除了初始蝕刻製程外，還可進行 後續蝕刻製程如上述，然而可採用任何合適的蝕刻製程。
在一些實施例中，蝕刻金屬閘極堆疊95的步驟採用多個沉積-蝕刻循環，而每一循環包括介電層沉積製程、介電層突破製程、與蝕刻製程以向下延伸溝槽701。每一沉積-蝕刻循環造成溝槽701進一步向下延伸，直到蝕穿金屬閘極堆疊95。在一些實施例中，可重複兩次至二十次(如十次)的製程，但亦可採用任何合適的重複次數。
此外，一旦蝕刻穿過金屬閘極堆疊95，即可進一步延伸第二圖案550以穿過第一隔離區105。在一實施例中，採用上述的沉積-蝕刻循環延伸第二圖案550。然而可依據第一隔離區105的材料需求調整蝕刻化學劑。然而可採用任何合適的方法延伸第二圖案550穿過第一隔離區105以露出下方的基板101，比如直接蝕刻而不形成第二遮罩層703。
最後一旦蝕刻穿過第一隔離區105並露出半導體基板101，第二圖案550更延伸至半導體基板中以形成溝槽701，如圖6B所示。圖6B所示的中間步驟係在形成第二遮罩層703之後，但在蝕刻基板101之前。在一實施例中，可採用沉積-蝕刻循環延伸第二圖案550，如上所述。然而可調整蝕刻化學劑，端視基板101的材料需求而定。
在本發明一些實施例中，蝕刻基板101的製程可採用的氣體可為但不限於氯氣、六氟丁二烯、三氯化硼、氮氣、氧氣、溴化氫、或上述之組合。蝕刻壓力可介於約5mTorr至約50mTorr之間。初始蝕刻中可施加射頻功率，其可介於約100瓦至約2400瓦之間。亦可施加偏電壓，其介於約20伏特至約1000伏特之間。
可重複所需次數的沉積與蝕刻循環，以延伸第二圖案550穿過基 板101。在一些實施例中，可重複兩次至十次的製程，但亦可採用任何合適的重複次數。此外，可採用任何其他合適方法延伸第二圖案550穿過基板101以形成溝槽701的底部，比如直接蝕刻而不形成第二硬遮罩703。
如圖6C所示，一旦採用第二遮罩層703形成溝槽701，即可採用暴露與之後的退火製程之多次循環以移除第二遮罩層703的任何殘留物。在一實施例中，第二遮罩層703為氧化矽，且移除第二遮罩層703的方法可為導入氫氟酸與氨等蝕刻劑至第二遮罩層703。氫氟酸與氨可彼此反應並與第二遮罩層703中存在的氧化物反應，以產生六氟化矽二銨鹽於第二遮罩層703的表面上，接著可採用退火製程加熱以分解六氟化矽二銨鹽成氮氣、水、四氟化矽、與氨等可移除的蒸氣。在一實施例中，第二遮罩層703的退火製程可加熱至介於約80℃至約200℃(比如約100℃)，且歷時介於約60秒至約180秒之間。然而可採用任何合適的方法以移除第二遮罩層703，比如濕蝕刻製程。
在移除第二遮罩層703之後，可視情況進行第二濕式清潔以準備後續製程所用的結構。在一實施例中，可採用SC-1或SC-2的清潔溶液，但亦可採用其他溶液如硫酸與過氧化氫的混合物或氫氟酸溶液。然而可採用任何合適溶液或任何合適製程，且其完全包含於實施例的範疇中。
一旦完全移除並清潔第二遮罩層703，溝槽701延伸穿過金屬閘極堆疊95與第一隔離區105至基板101中。在一些實施例中，溝槽701在鰭狀物頂部的水平具有第四寬度W4，在溝槽701之底部具有小於第四寬度W4的第五寬度W5，具有穿過第一隔離區105的第一深度D1，且具有穿入基板101的第二深度D2。在一些實施例中，溝槽701的第四寬度W4介於約14nm至約24nm之間，第五寬度W5介於約1nm至約30nm之間(比如約15nm)，第一深度D1介於約30nm 至約90nm之間(比如約40nm或約80nm)，且第二深度D2介於約0nm至約40nm之間(比如約30nm)。然而溝槽701的第四寬度W4、第一深度D1、與第二深度D2可採用任何合適的寬度與合適的深度。
如圖7A及7B所示，將填充材料902填入溝槽701以分開金屬閘極堆疊95。在一實施例中，填充材料902可為單層材料，或多層材料如雙層材料。在一實施例中，一材料層或每一材料層可包含氮化矽或碳氮化矽。然而可採用任何合適材料或其組合。在一些實施例中，填充材料902的沉積製程可採用原子層沉積、化學氣相沉積、或物理氣相沉積，且沉積厚度可介於約20nm至約50nm之間(比如約30nm)。然而可採用任何合適的沉積製程與任何合適厚度以形成填充材料902。
如圖8A及8B所示，平坦化填充材料902並移除第一硬遮罩301。在一實施例中，可進行平坦化如化學機械研磨製程，以平坦化填充材料902、金屬閘極堆疊95、與第一層間介電層119。在製程中亦可移除第一硬遮罩301。如此一來，錨定的切割金屬閘極插塞903可穿過金屬閘極堆疊95，以有效地切割金屬閘極堆疊使其彼此分開。錨定的切割金屬閘極插塞903亦可穿過第一隔離區105至半導體裝置100的基板101中。在一些實施例中，錨定的切割金屬閘極插塞903的第二高度H2介於約60nm至約90nm之間，比如約75nm。然而可採用任何合適厚度。
此外，用於移除多餘的填充材料902之化學機械研磨製程，此時亦可用於減少金屬閘極堆疊95的高度。在一實施例中，鰭狀物107上的金屬閘極堆疊95之高度可減少至高度H3，其介於約200Å至約400Å之間。然而可採用任何合適的減少之高度。
此外如圖8A所示，形成所述的錨定的切割金屬閘極插塞903以延伸至基板101中的多個溝槽中。由於蝕刻製程(搭配圖6A至6C說明如上)蝕刻溝槽上的材料的速率，比移除溝槽之間的材料(如第一層間介電層119)的速率快，因此這些溝槽彼此分開。如此一來，錨定的切割金屬閘極插塞903可自基板101中的一溝槽中連續延伸至基板101中的第二溝槽中。
圖9係一些實施例的步驟中，穿過第一裝置區106與第二裝置區108的兩個相鄰裝置之源極/汲極區901之剖視圖。在具體實施例中，可形成n型裝置911(如n型金氧半裝置)於第一裝置區106中，並形成第一p型裝置913(如p型金氧半裝置)於第二裝置區108中以與n型裝置911相鄰，且n型裝置911與第一p型裝置913隔有半導體裝置100之錨定的切割金屬閘極插塞903。可採用閘極間隔物86形成源極/汲極區901、塗佈接點蝕刻停止層87於源極/汲極區901上、並埋置源極/汲極區901於第一層間介電層119中，且可採用圖1A及1B所述的類似材料與製程形成源極/汲極區901。
一旦形成源極/汲極區901與金屬閘極堆疊95於第一裝置區106與第二裝置區108中，即可形成錨定的切割金屬閘極插塞903，如上所述。在形成溝槽701穿過金屬閘極堆疊95時(如上述)，一些實施例的溝槽701亦可穿過第一層間介電層119、接點蝕刻停止層87、與第一隔離區105，並穿入第一裝置區106與第二裝置區108之一或多者中的相鄰裝置之源極/汲極區901之間的基板101中。在一些實施例中，溝槽701可切入基板101至n型裝置911的第一摻雜區905(如p型井)與第一p型裝置913的第二摻雜區907(如n型井)之間的界面，而錨定的切割金屬閘極插塞903形成於溝槽701中，如搭配圖9說明的上述內容。
在此處所述的實施例中，錨定的切割金屬閘極插塞903在操作時 可大幅降低半導體裝置100中的摻雜區之間的界面之漏電流909(崩潰電子流)。舉例來說，錨定的切割金屬閘極插塞903，可捕獲n型裝置911的第一摻雜區905(如p型井)與第一p型裝置913的第二摻雜區907(如n型井)之間的界面之錨定區915中的負電子。隨著錨定的切割金屬閘極插塞903至基板101中的深度(如第二深度D2)增加，切割金屬閘極插塞903在這些界面提供的電阻等級越大。如此一來，錨定的切割金屬閘極插塞903可進一步減少漏電流以改善半導體裝置100的電壓觸發效能。
由電壓觸發測試結果，可知電壓觸發效能改善。舉例來說，一些實施例採用上述製程可增加電壓觸發到介於約1740mV至約1970mV之間，其遠高於未採用這些實施例的電壓觸發(介於約1620mV至約1850mV之間)。如此一來，可增加約120mV的電壓觸發。
圖10A及10B係一些其他實施例的半導體裝置100的形成步驟時，分別穿過三個相鄰裝置的源極/汲極區901與金屬閘極堆疊95的剖視圖。三個相鄰裝置(由左至右)包含第一p型裝置913(如p型金氧半裝置)形成於第二裝置區108中，n型裝置911(如n型金氧半裝置)形成於第一裝置區106中，與第二p型裝置1013(如p型金氧半裝置)形成於另一第二裝置區108中。圖10A及10B亦顯示一些實施例中，形成源極/汲極接點結構1001、源極/汲極接點插塞1009、與閘極接點結構1012。源極/汲極接點插塞1009與閘極接點結構1012可提供外部連接至三個相鄰裝置的源極/汲極區901與金屬閘極堆疊95。
圖10A所示的具體實施例中，形成第一p型裝置913中的源極/汲極區901於鰭狀物107上，如合併的磊晶成長結構。形成第二p型裝置1013中的源極/汲極區901之磊晶成長材料於鰭狀物107上，如合併的磊晶成長結構。n型裝置區 911中的源極/汲極區901之磊晶成長材料為彼此分開的個別磊晶成長區。
圖10A亦顯示一些實施例中，與三個相鄰裝置的源極/汲極區901相鄰的兩個錨定的切割金屬閘極插塞903。錨定的切割金屬閘極插塞903的第一插塞與第一p型裝置913相鄰，並埋置於第一p型裝置913的基板101中。在一些實施例中，錨定的切割金屬閘極插塞903的第二插塞埋置於基板101中的n型裝置911與第二p型裝置1013之間的界面。如此一來，在操作半導體裝置時，錨定的切割金屬閘極插塞903的第二插塞可提供高電阻，以減少n型裝置911與第二p型裝置1013之間的漏電流909(如崩潰電子流)。如此一來，在操作半導體裝置100時，n型裝置911的第一摻雜區905(如p型井)與第二p型裝置1013的第二摻雜區907(如n型井)之間的界面之錨定區915捕獲電子。
源極/汲極接點結構1001的形成方法中，一開始可形成第一隔離層1003(如蝕刻停止層)於錨定的切割金屬閘極插塞903與第一層間介電層119的平坦表面上。在一些實施例中，可將錨定的切割金屬閘極插塞903的材料超填溝槽701，並減少超填材料的高度至第一隔離層1003所需的高度，以形成第一隔離層1003。在其他實施例中，可採用適於沉積與平坦化錨定的切割金屬閘極插塞903之任何材料(如氮化矽)與製程(如電漿輔助化學氣相沉積及/或化學機械研磨)，以沉積另一介電層於錨定的切割金屬閘極插塞903與第一層間介電層119的平坦化表面上，如上所述。在一些實施例中，第一隔離層1003的厚度可介於約10Å至約200Å之間，比如約50Å。然而可採用任何其他合適的材料、製程、與厚度。
一旦形成第一隔離層1003，可採用形成第一層間介電層119所用的任何材料與任何方法，以沉積第二層間介電層1005於第一隔離層1003上。在一些實施例中，第二層間介電層1005的厚度可介於約10Å至約500Å之間，比如 約100Å。然而可採用任何合適材料、任何合適沉積方法、與任何合適厚度以形成第二層間介電層1005。
一旦形成第二層間介電層1005，可沉積遮罩層(未圖示於圖10A及10B)，並採用光微影圖案化遮罩層，以形成開口穿過遮罩層且露出源極/汲極區901上的區域中的第二層間介電層1005之表面。可採用遮罩與一或多種合適的蝕刻製程(如非等向的反應性離子蝕刻)與一或多種製程氣體(如含碳與氟的氣體如四氟化碳、二氟甲烷、氟仿、或類似物)，移除源極/汲極區901上的材料，以形成開口至這些區域中。一些實施例在移除第一層間介電層119時，亦可蝕刻與一或多個源極/汲極區901相鄰的錨定的切割金屬閘極插塞903之材料，以拉回錨定的切割金屬閘極插塞903。一旦形成開口並露出源極/汲極區901，即可移除遮罩層，且移除方法可為灰化製程。此外，在形成源極/汲極接點結構1001之前，可視情況在開口中進行清潔製程。
在一些實施例中，沉積一或多種導電材料如襯墊層(比如擴散阻障層、黏著層、或類似物)與導電材料層，以形成源極/汲極接點結構1001於開口中。襯墊層所用的材料例子可包含鈦、氮化鈦、鉭、氮化鉭、或類似物，且導電材料所用的材料例子可包含鎢、銅、銅合金、銀、金、鈷、鋁、鎳、或類似物，且這些材料的沉積方法可採用電鍍、無電鍍、印刷、化學氣相沉積製程、或物理氣相沉積製程。一旦沉積導電材料，可進行平坦化製程如化學機械研磨，以自第二層間介電層1005的表面移除多餘材料，並平坦化源極/汲極接點結構1001與第二層間介電層1005。在形成源極/汲極接點結構1001之前，可視情況沿著源極/汲極區901的表面形成矽化物，端視需要而定。如此一來，源極/汲極區901上的源極/汲極接點結構1001可物理與電性耦接至源極/汲極區901的磊晶成長材料 之露出部分。在一些實施例中，源極/汲極接點結構1001可形成於錨定的切割金屬閘極插塞903上並與其交界。不同裝置區中的源極/汲極區901上的源極/汲極接點結構1001之形成方法可採用不同材料與不同製程，或採用相同材料與相同製程。
如圖10A所示的一些實施例，形成源極/汲極接點結構1001於第一p型裝置913的合併磊晶成長結構如源極/汲極區901上並與其物理連接，以及n型裝置911的個別磊晶成長結構如源極/汲極區901上並與其物理連接。在一些實施例中，另一源極/汲極接點結構1001形成於錨定的切割金屬閘極插塞903上並與其物理連接，且形成於第二p型裝置1013的合併磊晶成長結構如源極/汲極區901與n型裝置911的個別磊晶成長結構如源極/汲極區901上並與其物理連接。
一旦平坦化源極/汲極接點結構1001與第二層間介電層1005，即形成源極/汲極接點插塞1009於源極/汲極接點結構1001上。源極/汲極接點插塞1009的形成方法，一開始可形成第二隔離層1007(如第二蝕刻停止層)與第三層間介電層1011於源極/汲極接點結構1001與第二層間介電層1005的平坦表面上。第二隔離層1007及第三層間介電層1011的形成方法，可與第一隔離層1003及第二層間介電層1005的形成方法類似，但亦可採用任何合適的材料與方法。
一旦沉積第二隔離層1007與第三層間介電層1011，即可圖案化第二隔離層1007與第三層間介電層1011以露出源極/汲極接點結構1001的部分。可採用任何蝕刻製程與適於形成源極/汲極接點結構1001所用的開口之上述製程氣體，形成開口穿過第三層間介電層1011與第二隔離層1007。在一些實施例中，露出源極/汲極接點結構1001的圖案化製程亦可用於露出源極/汲極接點結構1001準備形成閘極接點結構1012的區域(如圖101B所示)。源極/汲極接點插塞1009 可形成於源極/汲極接點結構1001的露出區域上。源極/汲極接點插塞1009的形成方法可採用適於形成源極/汲極接點結構1001所用的任何材料與製程，如上所述。在一些實施例中，閘極接點結構1012與源極/汲極接點插塞1009包括阻障層與導電材料。
如圖10B所示的一些實施例，亦可形成閘極接點結構1012於金屬閘極堆疊95上。在一實施例中，閘極接點結構1012可與源極/汲極接點插塞1009一起形成，或採用與源極/汲極接點插塞1009類似的製程與材料(比如光微影遮罩與蝕刻製程之後，進行導電材料填充製程)形成閘極接點結構1012。在一些實施例中，第一p型裝置913與n型裝置911可共用兩個裝置的鰭狀物107之上的共同閘極堆疊，如圖10B所示。如此一來，可採用單一的閘極接點結構1012作為外部連接，以連接至第一p型裝置913與n型裝置911的閘極。圖10B亦顯示一些實施例中，切割金屬閘極插塞903可用於分開n型裝置911的金屬閘極堆疊95與第一p型裝置913的金屬閘極堆疊95。
在一實施例中，半導體裝置的形成方法包括形成鰭狀物於半導體基板上；形成金屬閘極於鰭狀物上；蝕刻金屬閘極以形成溝槽穿過金屬閘極至半導體基板中；以及沉積介電材料於溝槽中，其中介電材料延伸至半導體基板中的n型裝置與p型裝置之間的界面。在一實施例中，蝕刻金屬閘極之後的溝槽延伸至半導體基板中的深度不大於40nm。在一實施例中，蝕刻金屬閘極至半導體基板的步驟形成多個凹陷於半導體基板中。在一實施例中，蝕刻金屬閘極的步驟更包括進行一系列沉積-蝕刻製程。在一實施例中，一系列沉積-蝕刻製程包括在蝕刻製程之前沉積介電側壁襯墊層。在一實施例中，上述方法更包括平坦化介電材料。在一實施例中，沉積介電材料的步驟沉積氮化矽。
在一實施例中，半導體裝置的形成方法包括：圖案化半導體基板以形成隔離區與鰭狀物於半導體基板中；形成金屬閘極堆疊於鰭狀物與隔離區上；進行多個蝕刻循環移除金屬閘極堆疊、隔離區、與半導體基板的部分，以形成開口穿過金屬閘極堆疊與隔離區至半導體基板中，且蝕刻循環分開金屬閘極堆疊的第一部分與第二部分；以及沉積介電材料以填入開口。在一實施例中，蝕刻循環更包括沉積襯墊層；以及蝕穿襯墊層的一部分。在一實施例中，蝕刻循環更包括在蝕穿襯墊層的部分之後延伸開口。在一實施例中，開口包括半導體基板中的第一凹陷；以及半導體基板中的第二凹陷，且第一凹陷與第二凹陷分開。在一實施例中，方法更包括平坦化介電材料與金屬閘極堆疊的上表面。在一實施例中，平坦化介電材料之後，介電材料自第一凹陷中的一點連續至第二凹陷中的一點。在一實施例中，開口在鰭狀物上表面的水平具有第一寬度，並在半導體基板的水平具有第二寬度，且第二寬度小於第一寬度。
在一實施例中，半導體裝置包括：n型裝置的第一閘極，位於半導體基板的第一鰭狀物上；p型裝置的第二閘極，位於半導體基板的第二鰭狀物上；以及切割金屬閘極插塞，分開第一閘極與第二閘極，其中切割金屬閘極插塞延伸至半導體基板中的n型裝置與p型裝置之間的界面。在一實施例中，切割金屬閘極插塞延伸至半導體基板中的深度小於約40nm。在一實施例中，半導體裝置更包括隔離區於第一鰭狀物與第二鰭狀物之間，且切割金屬閘極插塞延伸穿過隔離區。在一實施例中，n型裝置的源極/汲極接點結構形成於切割金屬閘極插塞上。在一實施例中，切割金屬閘極插塞包括氮化矽。在一實施例中，具有第一閘極的鰭狀場效電晶體之電壓觸發介於約1850mV至1970mV之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本 發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
92:閘極介電層
95:金屬閘極堆疊
100:半導體裝置
101:基板
105:第一隔離區
106:第一裝置區
107:鰭狀物
108:第二裝置區
903:切割金屬閘極插塞
905:第一摻雜區
907:第二摻雜區
909:漏電流
911:n型裝置
913:第一p型裝置
915:錨定區
1003:第一隔離層
1005:第二層間介電層
1007:第二隔離層
1011:第三層間介電層
1012:閘極接點結構

Claims (10)

  1. 一種半導體裝置的形成方法，包括：形成一鰭狀物於一半導體基板上；形成一金屬閘極於該鰭狀物上；蝕刻該金屬閘極以形成一溝槽穿過該金屬閘極至該半導體基板中；以及沉積一介電材料於該溝槽中，其中該介電材料延伸至該半導體基板中的一n型裝置與一p型裝置之間的界面，其中該介電材料在該鰭狀物上表面的水平面具有一第一寬度，並在該半導體基板的水平面具有一第二寬度，且該第二寬度小於該第一寬度。
  2. 如請求項1之半導體裝置的形成方法，其中蝕刻該金屬閘極至半導體基板的步驟形成多個凹陷於該半導體基板中。
  3. 如請求項1或2之半導體裝置的形成方法，其中蝕刻該金屬閘極的步驟更包括進行一系列沉積-蝕刻製程。
  4. 如請求項3之半導體裝置的形成方法，其中一系列沉積-蝕刻製程包括在一蝕刻製程之前沉積一介電側壁襯墊層。
  5. 一種半導體裝置的形成方法，包括：圖案化一半導體基板以形成一隔離區與一鰭狀物於一半導體基板中；形成一金屬閘極堆疊於該鰭狀物與該隔離區上；進行多個蝕刻循環移除該金屬閘極堆疊、該隔離區、與該半導體基板的部分，以形成一開口穿過該金屬閘極堆疊與該隔離區至該半導體基板中，且該些蝕刻循環分開該金屬閘極堆疊的一第一部分與一第二部分，其中該開口在該鰭狀物上表面的水平面具有一第一寬度，並在該半導體基板的水平面具有一第二 寬度，且該第二寬度小於該第一寬度；以及沉積一介電材料以填入該開口。
  6. 如請求項5之半導體裝置的形成方法，其中該些蝕刻循環更包括：沉積一襯墊層；以及蝕穿該襯墊層的一部分。
  7. 如請求項6之半導體裝置的形成方法，其中該些蝕刻循環更包括在蝕穿該襯墊層的該部分之後延伸該開口。
  8. 一種半導體裝置，包括：一n型裝置的一第一閘極，位於一半導體基板的一第一鰭狀物上；一p型裝置的一第二閘極，位於該半導體基板的一第二鰭狀物上；以及一切割金屬閘極插塞，分開該第一閘極與該第二閘極，其中該切割金屬閘極插塞延伸至該半導體基板中的該n型裝置與該p型裝置之間的一界面，其中該切割金屬閘極插塞在該第一鰭狀物上表面和該第二鰭狀物上表面的水平面具有一第一寬度，並在該半導體基板的水平面具有一第二寬度，且該第二寬度小於該第一寬度。
  9. 如請求項8之半導體裝置，更包括一隔離區於該第一鰭狀物與該第二鰭狀物之間，且該切割金屬閘極插塞延伸穿過該隔離區。
  10. 如請求項8或9之半導體裝置，其中該n型裝置的一源極/汲極接點結構形成於該切割金屬閘極插塞上。
TW110103958A 2020-02-11 2021-02-03 半導體裝置與其形成方法 TWI792170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/787,625 US11264287B2 (en) 2020-02-11 2020-02-11 Semiconductor device with cut metal gate and method of manufacture
US16/787,625 2020-02-11

Publications (2)

Publication Number Publication Date
TW202145358A TW202145358A (zh) 2021-12-01
TWI792170B true TWI792170B (zh) 2023-02-11

Family

ID=76709255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103958A TWI792170B (zh) 2020-02-11 2021-02-03 半導體裝置與其形成方法

Country Status (5)

Country Link
US (3) US11264287B2 (zh)
KR (1) KR102360538B1 (zh)
CN (1) CN113113362A (zh)
DE (1) DE102020104621A1 (zh)
TW (1) TWI792170B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295991B2 (en) * 2020-02-24 2022-04-05 Qualcomm Incorporated Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication
US10867101B1 (en) * 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
KR20230018769A (ko) * 2021-07-30 2023-02-07 삼성전자주식회사 집적 회로 반도체 소자
US12021079B2 (en) * 2021-08-27 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same
US11791403B2 (en) * 2021-08-28 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033700A1 (en) * 2015-01-29 2018-02-01 Globalfoundries Inc. Methods of forming nmos and pmos finfet devices and the resulting product
TW201906011A (zh) * 2017-06-14 2019-02-01 美商格芯（美國）集成電路科技有限公司 形成具有取代金屬閘極與接觸之場效電晶體的方法及所產生的結構
TW202002173A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP5102720B2 (ja) 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US10861748B2 (en) 2013-11-28 2020-12-08 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor arrangement and method for manufacturing the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR101785803B1 (ko) 2015-05-29 2017-10-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조체의 형성 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
CN106449641B (zh) 2016-11-15 2019-04-12 中国科学院微电子研究所 具有连续侧墙的半导体设置及其制造方法
US10283503B2 (en) * 2017-07-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods thereof
US10510894B2 (en) 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent FinFET devices
EP4220719A3 (en) 2017-11-30 2023-08-16 INTEL Corporation Fin patterning for advanced integrated circuit structure fabrication
US10461186B1 (en) * 2018-05-31 2019-10-29 Globalfoundries Inc. Methods of forming vertical field effect transistors with self-aligned contacts and the resulting structures
US11107902B2 (en) 2018-06-25 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric spacer to prevent contacting shorting
CN109300897B (zh) * 2018-09-19 2021-11-30 中国科学院微电子研究所 半导体装置及其制造方法
DE102018128193B4 (de) 2018-10-26 2023-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-Schnitt-Prozesse, insbesondere für Metall-Gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033700A1 (en) * 2015-01-29 2018-02-01 Globalfoundries Inc. Methods of forming nmos and pmos finfet devices and the resulting product
TW201906011A (zh) * 2017-06-14 2019-02-01 美商格芯（美國）集成電路科技有限公司 形成具有取代金屬閘極與接觸之場效電晶體的方法及所產生的結構
TW202002173A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法

Also Published As

Publication number Publication date
US20220181217A1 (en) 2022-06-09
US11652005B2 (en) 2023-05-16
CN113113362A (zh) 2021-07-13
US20210249313A1 (en) 2021-08-12
US20230253263A1 (en) 2023-08-10
TW202145358A (zh) 2021-12-01
US11264287B2 (en) 2022-03-01
KR102360538B1 (ko) 2022-02-09
KR20210102816A (ko) 2021-08-20
DE102020104621A1 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
TWI792170B (zh) 半導體裝置與其形成方法
TWI827712B (zh) 半導體裝置與其形成方法
US10170367B2 (en) Semiconductor device and method
US20060017093A1 (en) Semiconductor devices with overlapping gate electrodes and methods of fabricating the same
TWI740459B (zh) 半導體裝置的製造方法
TWI777530B (zh) 半導體裝置與其形成方法
TWI725557B (zh) 半導體裝置的製造方法
TW201639151A (zh) 緩衝層及其形成方法
TW202117855A (zh) 半導體裝置的形成方法
TW202038315A (zh) 半導體裝置的形成方法
TW202011487A (zh) 半導體裝置的形成方法
TWI766738B (zh) 半導體裝置和其形成方法
TW202129765A (zh) 半導體裝置的形成方法
US20230290687A1 (en) Nanostructure field-effect transistor device and method of forming
US11615965B2 (en) Semiconductor FinFET device and method
TW202303686A (zh) 半導體裝置
TW202234477A (zh) 半導體裝置的形成方法
TWI821698B (zh) 半導體元件及其製造方法
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
TWI815432B (zh) 半導體裝置結構與其形成方法
US20240072055A1 (en) Semiconductor device structure and methods of forming the same
US20230187216A1 (en) Semiconductor FinFET Device and Method
TW202343586A (zh) 半導體結構與其形成方法
TW202336870A (zh) 半導體裝置與其形成方法
TW202339282A (zh) 半導體元件及其形成的方法