CN103579007B - 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 - Google Patents
用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 Download PDFInfo
- Publication number
- CN103579007B CN103579007B CN201310278544.XA CN201310278544A CN103579007B CN 103579007 B CN103579007 B CN 103579007B CN 201310278544 A CN201310278544 A CN 201310278544A CN 103579007 B CN103579007 B CN 103579007B
- Authority
- CN
- China
- Prior art keywords
- area
- grid
- isolation
- layer
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 title claims description 12
- 239000011513 prestressed concrete Substances 0.000 title description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 39
- 150000004767 nitrides Chemical class 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种用于鳍式场效应晶体管(finFET)器件形成的方法，包括：在衬底上形成多个鳍；在多个鳍之上形成栅极区域；并且在形成栅极区域之后形成用于finFET器件的隔离区域，其中形成用于finFET器件的隔离区域包括执行对多个鳍的子集的氧化或者去除之一。
Description
技术领域
本公开内容主要地涉及半导体器件制作领域，并且更具体地涉及鳍式场效应晶体管(FinFET)制作。
背景技术
集成电路可以包括各种半导体器件，这些半导体器件包括鳍式场效应晶体管(finFET)。FinFET是如下器件，这些器件包括充当有源沟道区域的称为鳍的三维硅层而栅极区域位于鳍之上。FinFET可以是相对小的高性能器件。在形成finFET器件期间，多个鳍可以形成于衬底上，并且可以随后去除或者切割这些鳍的一部分以在finFET器件之间形成隔离区域。在形成隔离区域之后，然后在剩余的有源鳍之上形成栅极区域。然而在栅极形成之前的鳍去除可能引起finFET器件中的形貌变化，这可能导致在后续处理步骤期间的问题(比如跨越器件在栅极之间的高度差)，这些问题可能引起在接触形成期间的问题。为了减少这样的形貌变化，隔离区域中的鳍可以备选地留在原处并且被氧化，而有源鳍例如由氮化物硬掩模保护。然而硅氧化相对于未氧化的有源鳍引起氧化的鳍中的体积增加。此外，在氧化期间保护有源鳍的氮化物硬掩模可能在暴露于氧化之后变得更难以去除，使得可能为了去除氧化的氮化物硬掩模以便完成对有源鳍的处理而需要的蚀刻也可能去除氧化的鳍。因此，鳍氧化也可能引起finFET器件中的形貌变化，从而导致在后续处理步骤期间的相似问题。
发明内容
在一个方面中，一种用于鳍式场效应晶体管(finFET)器件形成的方法包括：在衬底上形成多个鳍；在多个鳍之上形成栅极区域；并且在形成栅极区域之后形成用于finFET器件的隔离区域，其中形成用于finFET器件的隔离区域包括执行对多个鳍的子集的氧化或者去除之一。
通过本示例性实施例的技术实现附加特征。这里具体描述其它实施例并且认为这些实施例为要求保护的发明内容的一部分。为了更好理解示例性实施例的特征，将参照描述和附图。
附图说明
现在参照附图，其中相同元件在若干图中被相同地编号：
图1图示用于finFET器件的后栅极隔离区域形成的方法的实施例。
图2A至图2B是分别图示绝缘体上硅(SOI)衬底的实施例在鳍形成之后的截面和俯视图的示意框图。
图3A至图3B是分别图示图2A至图2B的器件的实施例在器件之上形成电介质层之后的截面和俯视图的示意框图。
图4A至图4B是分别图示图3A至图3B的器件的实施例在电介质层之上形成栅极材料之后的截面和俯视图的示意框图。
图5A至图5B是分别图示图4A至图4B的器件的实施例在栅极材料之上形成掩模层之后的截面和俯视图的示意框图。
图6A至图6B是分别图示图5A至图5B的器件的实施例在栅极区域定义之后的截面和俯视图的示意框图。
图7A至图7C是分别图示图6A至图6B的器件的实施例在形成间隔物之后的截面和俯视图的示意框图。
图8A至图8C是分别图示图7A至图7B的器件的实施例在形成隔离区域掩模之后的截面和俯视图的示意框图。
图9A至图9C是分别图示图8A至图8B的器件的实施例在使用隔离区域掩模来蚀刻以暴露隔离区域中的间隔物之后的截面和俯视图的示意框图。
图10A至图10C是分别图示图9A至图9B的器件的实施例在去除隔离区域中的间隔物之后的截面和俯视图的示意框图。
图11A至图11C是分别图示图10A至图10B的器件的实施例在去除隔离区域中的电介质层之后的截面和俯视图的示意框图。
图12A至12C是分别图示图11A至图11B的器件的实施例在氧化隔离区域中的鳍之后的截面和俯视图的示意框图。
图13A至图13C是分别图示图11A至图11B的器件的实施例在去除隔离区域中的鳍之后的截面和俯视图的示意框图。
具体实施方式
提供一种用于finFET器件的后栅极隔离区域形成的方法和一种具有后栅极形成的隔离区域的finFET器件的实施例。可以通过在形成finFET栅极区域之后形成隔离区域来减少finFET器件中的形貌变化。隔离区域的形成中的这一延迟在栅极形成期间提供均匀形貌。可以在各种实施例中通过鳍氧化或者鳍去除来形成隔离区域。在隔离区域之前形成的栅极区域可以在各种实施例中包括虚设栅极(用于后栅极工艺)或者最终栅极(用于先栅极工艺)。鳍氧化和鳍去除可以与先栅极或者后栅极工艺结合使用。在隔离区域之后形成用于finFET器件的源极和漏极区域，并且在包括后栅极工艺的实施例中，在形成隔离区域之后也执行对虚设栅极的替换栅极处理以形成最终栅极。
图1图示用于finFET器件的后栅极隔离区域形成的方法100的实施例。关于图2A至图2B到图13A至图13B讨论图1。首先在图1的块101中，在SOI衬底上形成多个鳍。SOI衬底可以包括在可以包括掩埋氧化物(BOX)的中间绝缘体层下面的可以包括硅的底部体衬底层，而可以包括硅的相对薄的半导体层位于顶部。鳍可以用包括但不限于侧壁图像转移的任何适当方式形成于顶部半导体层。任何适当数目和定向的鳍可以在图1的块101期间形成于SOI衬底上。图2A至图2B图示包括SOI衬底的器件200的实施例在鳍形成之后的截面和俯视图。器件200包括SOI衬底，该SOI衬底包括底部衬底201、BOX202和位于BOX202的顶部上的多个鳍203。鳍203可以包括硅鳍。仅出于示例目的而示出图2A和图2B；可以在图1的块101期间形成任何适当数目和定向的鳍。
图1的方法100的流程现在转到块102，在该块中在鳍之上沉积电介质层和栅极材料。在包括先栅极工艺的实施例中可以仅沉积第一电介质层，并且第一电介质层可以在各种实施例中包括高k(HK)材料和/或氧化物。在一些实施例中可以通过保形原子层沉积(ALD)来沉积电介质层。在一些实施例中电介质层可以包括用于完成的器件的栅极电介质。在器件之上沉积电介质层之后，在电介质层之上沉积栅极材料。在一些实施例中，栅极材料可以包括虚设栅极材料(用于后栅极工艺)，而在其它实施例中，栅极材料可以包括最终栅极材料(用于先栅极工艺)。在其中栅极材料包括虚设栅极材料的实施例中，栅极材料可以包括多晶硅。在其中栅极材料包括最终栅极材料的实施例中，栅极材料可以包括在栅极氧化物电介质层上面的功函数金属层和在金属层的顶部上的可以包括非晶硅的硅层。在形成之后，可以例如通过化学机械抛光(CMP)平坦化栅极材料的顶表面以减少器件中的形貌变化。图3A至图3B图示图2A至图2B的器件200在器件200之上形成电介质层301之后的截面和俯视图。电介质层301可以在各种实施例中包括高k(HK)材料或者氧化物，并且可以通过保形ALD来沉积。图4A至图4B示出在电介质层301之上形成和平坦化栅极材料401之后图3A至图3B的器件300。栅极材料401可以在一些实施例中包括多晶硅或者在其它实施例中包括在多晶硅层下面的金属层。例如通过CMP平坦化栅极材料401的顶表面。
回顾图1的方法100，流程现在转到块103，在该块103中蚀刻栅极材料以定义用于器件的栅极区域。可以根据包括栅极材料的材料类型以任何适当方式执行蚀刻栅极材料以定义栅极区域，该栅极材料包括栅极区域。可以在一些实施例中在蚀刻栅极材料以形成栅极区域之前在栅极材料之上形成两层掩模，该两层掩模包括在顶部硬掩模层下面的底部掩模层。底部掩模层可以在一些实施例中包括氮化物，并且顶部硬掩模层可以在一些实施例中包括氮化物或者氧化物。可以基于用于顶部硬掩模层的材料调整顶部硬掩模层的厚度。例如，与氧化物顶部硬掩模层比较，氮化物顶部硬掩模层可以相对厚，使得在蚀刻氮化物间隔物701期间未完全去除氮化物顶部硬掩模层(下文关于图1的块106讨论)。底部掩模层也可以相对厚，以便在可以包括多个RIE步骤的后续处理步骤期间保护栅极区域。栅极区域可以在各种实施例中包括虚设栅极或者最终栅极。在其中栅极区域包括最终栅极的实施例中，金属和硅层可能需要单独的蚀刻步骤以定义栅极区域。栅极区域可以具有关于鳍的任何适当形貌；例如栅极区域可以与鳍垂直定向。由于栅极区域在隔离区域之前形成于鳍之上，所以鳍在栅极形成期间提供均匀形貌。图5A至图5B图示图4A至图4B的器件400在栅极材料401之上形成栅极掩模层501/502之后的截面和俯视图。底部掩模层501可以在一些实施例中包括氮化物，并且顶部硬掩模层502可以在各种实施例中包括氧化物或者氮化物硬掩模。图6A至图6B示出在定义栅极区域601之后图5A至图5B的器件500。栅极掩模层501/502位于栅极区域601的顶部上。图6A中所示截面沿着如图6B中所示的线603，该线603穿过在顶部硬掩模层502下面的栅极区域之一。栅极区域601包括栅极材料401。栅极区域601可以在各种实施例中包括虚设栅极或者最终栅极。通过形成栅极区域601来暴露直接位于鳍203上的电介质层301。在图6A的截面图中暴露鳍203中的鳍602。
接着在图1的方法100的块104中，在包括鳍和栅极区域的器件之上形成间隔物。间隔物可以包括氮化物并且可以通过保形沉积来沉积于器件之上。图7A和图7C图示图6A至图6B的器件600在包括栅极区域601和鳍203的器件之上形成间隔物701之后的截面，并且图7B图示在形成间隔物701之后器件600的俯视图。图7A示出器件700跨越图7B的线603的截面，该线603穿过栅极区域之一，而图7C示出器件700跨越图7B的线702的截面，该线702未穿过栅极区域。间隔物701可以包括氮化物。
方法100的流程然后转到块105，在该块105中，在间隔物之上形成隔离区域掩模。隔离区域掩模定义用于完成的finFET器件的隔离区域，并且可以在一些实施例中包括鳍切割掩模或者在其它实施例中包括鳍氧化掩模。隔离区域掩模可以包括在硅防反射涂层(SiArc)层下面的有机平坦化层(OPL)，该SiArc层在光刻胶层下面，该光刻胶层被图案化以定义用于器件的隔离区域。图8A和图8C图示图7A至图7B的器件700在形成隔离区域掩模之后的截面，并且图7B图示器件700在形成隔离区域掩模之后的的俯视图。图8A示出器件800跨越图7B的线603的截面，该线603穿过栅极区域之一，而图8C示出器件800跨越图8B的线702的截面，该线702未穿过栅极区域。隔离区域掩模包括OPL801、SiArc802和光刻胶803。图案化光刻胶803，使得暴露器件隔离区域并且覆盖有源区域。
回顾图1的方法100，接着在块106中使用隔离区域掩模在隔离区域中曝光和去除间隔物。这可以用任何适当方式来执行；在一些实施例中，曝光间隔物可以包括向SiArc和OPL中蚀刻由光刻胶定义的图案(例如使用反应离子蚀刻)并且去除光刻胶。在曝光间隔物之后，去除曝光的间隔物材料。间隔物可以包括氮化物，并且去除曝光的间隔物可以包括相对于氧化物有选择性去除氮化物的蚀刻。去除隔离区域中的氮化物暴露了位于最终finFET器件中不想要的鳍上的电介质层。图9A和图9C图示图8A至图8B的器件800在使用隔离区域掩模来暴露隔离区域中的间隔物701之后的截面，并且图9B图示器件800在暴露间隔物701之后的俯视图。图9A示出器件900跨越图9B的线603的截面，该线线603穿过栅极区域之一，而图9C示出器件900跨越图9B的线702的截面。如图9A至图9B中所示，已经向下蚀刻OPL801和SiArc802以暴露隔离区域中的间隔物701，并且已经去除光刻胶803。图10A和图10C图示图9A至图9B的器件900在去除隔离区域中的间隔物之后的截面，并且图10B图示器件900在去除间隔物之后的俯视图。图10A示出器件1000跨越图10B的线603的截面，该线603穿过栅极区域之一，而图10C示出器件100跨越图10B的线702的截面，该线702未穿过栅极区域。在图10A至图10B中也已经去除OPL801和SiArc802。间隔物701可以包括氮化物，并且电介质层301可以包括氧化物；因此，去除暴露的间隔物701可以包括相对于氧化物有选择性去除氮化物的蚀刻。通过去除隔离区域中的间隔物701而在隔离区域中暴露电介质层301。
方法100的流程然后转到块107，在该块107中去除隔离区域中的暴露的电介质层，由此暴露最终finFET器件中不想要的任何鳍。图11A和图11C图示图10A至图10B的器件100在去除隔离区域中的电介质层301之后的截面，并且图11B图示器件100在去除电介质层301之后的俯视图。图11A示出器件1100跨越图11B的线603的截面，该线603穿过栅极区域之一，而图11C示出器件1100跨越图11B的线702的截面，该线603未穿过栅极区域。通过去除隔离区域中的电介质层301暴露不想要的鳍，比如鳍203中的鳍1101。
接着在图1的方法100的块108中，形成用于最终finFET器件的隔离区域。在一些实施例中，可以通过氧化暴露的鳍来形成隔离区域。鳍氧化可以与后栅极工艺结合使用；即在其中栅极区域包括虚设栅极的实施例中。鳍氧化也可以与先栅极工艺结合使用，即在其中栅极区域包括最终栅极的实施例中。然而在先栅极工艺的一些实施例中，鳍的氧化也可以氧化可以存在于最终栅极中的材料。因此，在包括鳍氧化的先栅极工艺中，可以在最终器件中考虑栅极材料的氧化。鳍氧化将包括鳍的硅转换成氧化物。在其它实施例中，可以通过切割暴露的鳍来形成隔离区域。鳍切割可以与先栅极或者后栅极工艺结合使用，并且可以在一些实施例中包括对氧化物有选择性的基于氯的干法蚀刻。图12A和图12C图示图11A至图11B的器件1100在氧化隔离区域中的暴露的鳍(比如鳍1201)之后的截面，并且图12B图示器件1100在氧化暴露的鳍之后的俯视图。图12A示出器件1200跨越图12B的线603的截面，该线603穿过栅极区域之一，而图12C示出器件1200跨越图12B的线702的截面。鳍1201包括氧化物并且充当最终finFET器件中的隔离区域。如图12A中所示，可以未氧化鳍1201的位于栅极区域601下面的部分。图12A和图13C图示图11A至图11B的器件在去除鳍(比如图11A至图11B中所示鳍1101)以形成隔离区域1301之后的截面，并且图13B图示图示图11A至图11B的器件在去除鳍以形成隔离区域1301之后的俯视图。图13A示出器件1300跨越图13B的线603的截面，该线603穿过栅极区域之一，而图13C示出器件1300跨越图13B的线702的截面。如图13A中所示可以未去除鳍203的位于栅极区域601下面的部分。
最后在图1的方法100的块109中，形成包括n型和p型源极/漏极区域的最终finFET器件。可以用任何适当方式形成n型和p型源极/漏极区域。在一些实施例中，也可以在块109中执行后栅极处理(即去除并且用最终栅极替换虚设栅极)。所得的完成的finFET器件可以具有跨越器件的相对低的形貌变化，这可以允许形成更小和/或更高性能器件。
示例性实施例的技术效果和益处包括减少可能负面地影响用于finFET器件的栅极形成的形貌变化。
这里所用术语仅为了描述具体实施例而并非旨在限制本发明。如这里所用，单数形式“一个/一种”和“该”除非上下文另有明示则旨在于也包括复数形式。还将理解，术语“包括”在使用于本说明书中时指定存在所声明的特征、整件、步骤、操作、元件和/或部件、但是未排除存在或者添加一个或者多个其它特征、整件、步骤、操作、元件、部件和/或其组合。
以下权利要求中所有装置或者步骤加上功能元件的对应结构、材料、动作和等效物旨在于包括用于与如具体要求保护的其它要求保护的元件组合以执行功能的任何结构、材料或者动作。本发明的描述已经出于示例和描述的目的而加以呈现、但是并非旨在于穷举本发明或者使本发明限于公开的形式。许多修改和变化将为本领域普通技术人员所清楚而未脱离本发明的范围和精神实质。选择和描述实施例以便最好地说明本发明的原理和实际应用并且使本领域其他普通技术人员能够针对具有如与设想的特定使用相适合的各种修改的各种实施例来理解本发明。
Claims (18)
1.一种用于鳍式场效应晶体管(finFET)器件形成的方法，所述方法包括：
在衬底上形成多个鳍；
在所述多个鳍之上形成栅极区域；并且
在形成所述栅极区域之后形成用于所述鳍式场效应晶体管器件的隔离区域，其中形成用于所述鳍式场效应晶体管器件的所述隔离区域包括执行对所述多个鳍的子集的氧化和去除中的一种。
2.根据权利要求1所述的方法，其中所述衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅衬底包括底部体衬底、位于所述底部体衬底上的掩埋氧化物(BOX)层和位于所述掩埋氧化物层上的顶部硅层，并且其中所述多个鳍形成于所述绝缘体上硅衬底的所述顶部硅层中。
3.根据权利要求1所述的方法，还包括在形成所述栅极区域之前在所述多个鳍之上沉积电介质层，其中所述栅极区域形成于所述电介质层上。
4.根据权利要求3所述的方法，其中所述电介质层包括氧化物，并且其中沉积所述电介质层包括保形原子层沉积。
5.根据权利要求3所述的方法，其中在所述多个鳍之上形成所述栅极区域包括：
在所述电介质层之上沉积栅极材料；
平坦化所述栅极材料的顶表面；
在所述栅极材料之上沉积包括底部掩模层和顶部硬掩模层的两层掩模；并且
蚀刻所述栅极材料以形成所述栅极区域，其中所述两层掩模在蚀刻以形成所述栅极区域之后保留于所述栅极区域的顶部上。
6.根据权利要求5所述的方法，其中所述底部掩模层包括氮化物，并且所述顶部硬掩模层包括氧化物。
7.根据权利要求5所述的方法，其中所述底部掩模层包括氮化物，并且所述顶部硬掩模层包括氮化物。
8.根据权利要求5所述的方法，其中所述栅极区域包括虚设栅极，并且其中所述栅极材料包括多晶硅。
9.根据权利要求5所述的方法，其中所述栅极区域包括最终栅极，并且其中所述栅极材料包括在金属层之上的硅层。
10.根据权利要求1所述的方法，还包括在形成所述隔离区域之前在所述栅极区域之上和在位于所述多个鳍上的电介质层之上形成氮化物间隔物。
11.根据权利要求10所述的方法，其中在形成所述栅极区域之后形成用于所述鳍式场效应晶体管器件的隔离区域包括：
在所述氮化物间隔物之上形成隔离区域掩模；
使用所述隔离区域掩模来去除所述隔离区域中的所述氮化物间隔物以暴露所述多个鳍的所述子集；并且
执行对所述多个鳍的所述暴露的子集的氧化和去除之一以形成所述隔离区域。
12.根据权利要求11所述的方法，其中所述栅极区域包括虚设栅极，并且其中形成所述隔离区域包括氧化。
13.根据权利要求11所述的方法，其中所述栅极区域包括最终栅极，并且其中形成所述隔离区域包括氧化。
14.根据权利要求11所述的方法，其中所述栅极区域包括虚设栅极，并且其中形成所述隔离区域包括去除。
15.根据权利要求11所述的方法，其中所述栅极区域包括最终栅极，并且其中形成所述隔离区域包括去除。
16.根据权利要求11所述的方法，还包括在执行对所述多个鳍的所述暴露的子集的氧化或者去除之一之前从所述多个鳍的所述暴露的子集去除所述电介质层。
17.根据权利要求12所述的方法，其中所述隔离区域掩模包括：
有机平坦化层(OPL)，位于所述氮化物间隔物的顶部上；
硅防反射涂层(SiArc)层，位于所述有机平坦化层之上；以及
光刻胶层，位于所述有机平坦化层的顶部上。
18.根据权利要求17所述的方法，其中所述光刻胶层位于所述鳍式场效应晶体管器件的有源区域的顶部上并且暴露所述隔离区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/551,659 US8617961B1 (en) | 2012-07-18 | 2012-07-18 | Post-gate isolation area formation for fin field effect transistor device |
| US13/551,659 | 2012-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579007A CN103579007A (zh) | 2014-02-12 |
| CN103579007B true CN103579007B (zh) | 2016-03-23 |
Family
ID=49776007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310278544.XA Active CN103579007B (zh) | 2012-07-18 | 2013-07-04 | 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8617961B1 (zh) |
| CN (1) | CN103579007B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812336B2 (en) * | 2013-10-29 | 2017-11-07 | Globalfoundries Inc. | FinFET semiconductor structures and methods of fabricating same |
| US9305845B2 (en) | 2014-09-04 | 2016-04-05 | International Business Machines Corporation | Self-aligned quadruple patterning process |
| CN106158637B (zh) * | 2015-03-31 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| EP3136446A1 (en) | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| KR102323943B1 (ko) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US10615255B2 (en) * | 2016-02-12 | 2020-04-07 | International Business Machines Corporation | Fin formation for semiconductor device |
| US10128238B2 (en) | 2016-08-09 | 2018-11-13 | International Business Machines Corporation | Integrated circuit having oxidized gate cut region and method to fabricate same |
| US9741823B1 (en) | 2016-10-28 | 2017-08-22 | Internation Business Machines Corporation | Fin cut during replacement gate formation |
| CN106356305B (zh) * | 2016-11-18 | 2019-05-31 | 上海华力微电子有限公司 | 优化鳍式场效晶体管结构的方法以及鳍式场效晶体管 |
| US10784148B2 (en) | 2018-04-20 | 2020-09-22 | International Business Machines Corporation | Forming uniform fin height on oxide substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839483A (zh) * | 2003-06-25 | 2006-09-27 | 国际商业机器公司 | 高密度finfet集成方案 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6974729B2 (en) | 2002-07-16 | 2005-12-13 | Interuniversitair Microelektronica Centrum (Imec) | Integrated semiconductor fin device and a method for manufacturing such device |
| US6770516B2 (en) | 2002-09-05 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an N channel and P channel FINFET device on the same semiconductor substrate |
| US6885055B2 (en) * | 2003-02-04 | 2005-04-26 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
| US6765303B1 (en) * | 2003-05-06 | 2004-07-20 | Advanced Micro Devices, Inc. | FinFET-based SRAM cell |
| JP2005116969A (ja) | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100578130B1 (ko) * | 2003-10-14 | 2006-05-10 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법 |
| KR100587672B1 (ko) * | 2004-02-02 | 2006-06-08 | 삼성전자주식회사 | 다마신 공법을 이용한 핀 트랜지스터 형성방법 |
| KR100528486B1 (ko) * | 2004-04-12 | 2005-11-15 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 형성 방법 |
| US7300837B2 (en) | 2004-04-30 | 2007-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd | FinFET transistor device on SOI and method of fabrication |
| US7087532B2 (en) | 2004-09-30 | 2006-08-08 | International Business Machines Corporation | Formation of controlled sublithographic structures |
| KR100612419B1 (ko) * | 2004-10-19 | 2006-08-16 | 삼성전자주식회사 | 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법 |
| KR100645053B1 (ko) * | 2004-12-28 | 2006-11-10 | 삼성전자주식회사 | 증가된 활성영역 폭을 가지는 반도체 소자 및 그 제조 방법 |
| EP2041780B1 (en) | 2006-07-11 | 2012-02-01 | Nxp B.V. | Semiconductor devices and methods of manufacture thereof |
| US7772048B2 (en) | 2007-02-23 | 2010-08-10 | Freescale Semiconductor, Inc. | Forming semiconductor fins using a sacrificial fin |
| US7989355B2 (en) * | 2009-02-12 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of pitch halving |
| US9245805B2 (en) * | 2009-09-24 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
-
2012
- 2012-07-18 US US13/551,659 patent/US8617961B1/en active Active
-
2013
- 2013-07-04 CN CN201310278544.XA patent/CN103579007B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839483A (zh) * | 2003-06-25 | 2006-09-27 | 国际商业机器公司 | 高密度finfet集成方案 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579007A (zh) | 2014-02-12 |
| US8617961B1 (en) | 2013-12-31 |
| US20140024198A1 (en) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579007B (zh) | 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| US8450813B2 (en) | Fin transistor structure and method of fabricating the same | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| US8110466B2 (en) | Cross OD FinFET patterning | |
| US8445973B2 (en) | Fin transistor structure and method of fabricating the same | |
| CN104576534B (zh) | 制造鳍式场效应晶体管器件的方法 | |
| US9318334B2 (en) | Method for fabricating semiconductor device | |
| US9461150B2 (en) | Method for fabricating semiconductor device with fin-shaped structure | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| CN203967092U (zh) | finFET结构 | |
| US20090253238A1 (en) | Method of forming multiple fins for a semiconductor device | |
| US20140191323A1 (en) | Method of forming finfet of variable channel width | |
| US20150147874A1 (en) | Method for forming a semiconductor structure | |
| US20170330934A1 (en) | Devices and methods of forming self-aligned, uniform nano sheet spacers | |
| US9673053B2 (en) | Method for fabricating semiconductor device | |
| US9853128B2 (en) | Devices and methods of forming unmerged epitaxy for FinFET device | |
| US20150064869A1 (en) | Method of forming Fin-FET | |
| US20150014772A1 (en) | Patterning fins and planar areas in silicon | |
| US9922834B2 (en) | Semiconductor device and fabrication method thereof | |
| US8841197B1 (en) | Method for forming fin-shaped structures | |
| US20180197981A1 (en) | Method for fabricating semiconductor device | |
| US8637358B1 (en) | Field-effect-transistor with self-aligned diffusion contact | |
| US10483395B2 (en) | Method for fabricating semiconductor device | |
| KR100886004B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171109 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171109 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |