CN105448688A - 栅极的形成方法及半导体器件 - Google Patents

栅极的形成方法及半导体器件 Download PDF

Info

Publication number
CN105448688A
CN105448688A CN201410325219.9A CN201410325219A CN105448688A CN 105448688 A CN105448688 A CN 105448688A CN 201410325219 A CN201410325219 A CN 201410325219A CN 105448688 A CN105448688 A CN 105448688A
Authority
CN
China
Prior art keywords
insulating course
grid
semiconductor substrate
formation method
grid lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410325219.9A
Other languages
English (en)
Inventor
王文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410325219.9A priority Critical patent/CN105448688A/zh
Publication of CN105448688A publication Critical patent/CN105448688A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种栅极的形成方法及半导体器件，该方法包括：提供半导体衬底；在所述半导体衬底上形成隔断层，该隔断层位于栅极线条需要切断的部位，该隔断层的材料为介质材料；形成栅极材料层，该栅极材料层覆盖所述隔断层和半导体衬底；对所述栅极材料层进行平坦化，至暴露出所述隔断层的顶部；对所述栅极材料层进行图形化，以形成所述栅极线条，该栅极线条包括被所述隔断层隔断的多个栅极。本发明能够保证栅极之间的隔离，避免传统工艺中栅极线条无法切断的问题。

Description

栅极的形成方法及半导体器件
技术领域
本发明涉及半导体器件以及半导体加工技术，尤其涉及一种栅极的形成方法及半导体器件。
背景技术
在MOS晶体管、IGBT晶体管等半导体器件中，栅极(gate)是一种重要的结构。现有技术中，通常是利用光刻和刻蚀的方式来形成栅极图形。参考图1，传统的栅极图形的形成方法中，首先利用栅极线条的掩膜11来形成细长的栅极线条，然后再利用切断掩膜12在需要切断的地方将形成号的栅极线条切断。
但是，随着半导体工艺技术的不断发展，器件的特征尺寸(CD)不断减小，采用上述方法经常会出现栅极线条无法切断的情况。另外，切断掩膜12的特征尺寸受限于光刻机分辨率的影响，很难持续缩减。
因此，需要一种新的方法来形成栅极，以解决上述问题。
发明内容
本发明要解决的技术问题是提供一种栅极的形成方法及半导体器件，能够保证栅极之间的隔离，避免传统工艺中栅极线条无法切断的问题。
为解决上述技术问题，本发明提供了一种栅极的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成隔断层，该隔断层位于栅极线条需要切断的部位，该隔断层的材料为介质材料；
形成栅极材料层，该栅极材料层覆盖所述隔断层和半导体衬底；
对所述栅极材料层进行平坦化，至暴露出所述隔断层的顶部；
对所述栅极材料层进行图形化，以形成所述栅极线条，该栅极线条包括被所述隔断层隔断的多个栅极。
根据本发明的一个实施例，所述隔断层的材料为SiN、SiO2、低k材料中的一种或任意组合。
根据本发明的一个实施例，在形成所述隔断层之前，该方法还包括：在所述半导体衬底上形成牺牲氧化层，该隔断层和栅极线条位于所述牺牲氧化层上。
根据本发明的一个实施例，所述隔断层的形成方法包括：
形成介质材料层，该介质材料层覆盖所述牺牲氧化层；
对所述介质材料层进行图形化，形成所述隔断层。
根据本发明的一个实施例，采用化学机械抛光对所述栅极材料层进行平坦化。
根据本发明的一个实施例，所述栅极材料层的材料为多晶硅。
本发明还提供了一种半导体器件，包括：
半导体衬底；
隔断层，位于所述半导体衬底上，该隔断层的材料为介质材料；
栅极线条，位于所述半导体衬底上，所述栅极线条包括被所述隔断层隔断的多个栅极。
根据本发明的一个实施例，所述隔断层的材料为SiN、SiO2、低k材料中的一种或任意组合。
根据本发明的一个实施例，所述半导体衬底上还形成有牺牲氧化层，该隔断层和栅极线条位于所述牺牲氧化层上。
根据本发明的一个实施例，所述栅极的材料为多晶硅。
与现有技术相比，本发明具有以下优点：
本发明实施例的栅极形成方法中，首先在栅极线条需要切断的部位预先形成隔断层，然后形成栅极材料层，再通过平坦化和图形化形成栅极线条，栅极线条中的多个栅极将被隔断层隔断，也就是多个栅极之间互不相连。由于隔断层的存在，各个栅极之间被完全隔离，避免了传统工艺中栅极线条无法切断的问题；而且相邻栅极之间的距离由隔断层的特征尺寸确定，可以通过调整隔断层的刻蚀工艺继续缩减。
附图说明
图1是现有技术中用于形成栅极的掩膜版的图形示意图；
图2是本发明实施例的栅极的形成方法的流程示意图；
图3至图9是本发明实施例的栅极形成方法中各个步骤对应的结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图2，本实施例的栅极的形成方法包括如下步骤：
步骤S21，提供半导体衬底；
步骤S22，在所述半导体衬底上形成隔断层，该隔断层位于栅极线条需要切断的部位，该隔断层的材料为介质材料；
步骤S23，形成栅极材料层，该栅极材料层覆盖所述隔断层和半导体衬底；
步骤S24，对所述栅极材料层进行平坦化，至暴露出所述隔断层的顶部；
步骤S25，对所述栅极材料层进行图形化，以形成所述栅极线条，该栅极线条包括被所述隔断层隔断的多个栅极。
下面结合图3至图9对该方法进行详细说明。
参考图3，提供半导体衬底20。该半导体衬底20可以是半导体制造领域中常用的各种衬底，例如可以是硅衬底。
参考图4，在半导体衬底20上形成牺牲氧化层21，牺牲氧化层21覆盖半导体衬底20的表面。该牺牲氧化层21的形成方法例如可以是热氧化、化学气相沉积(CVD)等。
参考图5，形成介质材料层22，该介质材料层22覆盖牺牲氧化层21。该介质材料层22的材料可以是各种介质材料，优选为SiN、SiO2、低k材料中的一种或任意组合。该介质材料层22的形成方法例如可以是化学气相沉积(CVD)。
需要说明的是，牺牲氧化层21是可选的，在其他具体实例中，也可以将介质材料层22直接形成在半导体衬底20上。
参考图5和图6，对介质材料层22进行图形化，在栅极线条需要切断的部位形成隔断层221。其中，图形化的方法可以是常规的光刻和刻蚀。
在形成隔断层221时，首先确定栅极线条需要切断的部位，例如对于图1所示的掩膜图形，需要切断的部位即是切断掩膜12所处的部位；之后，通过光刻和刻蚀，将介质材料层22图形化为隔断层221。
需要补充的是，确定栅极线条需要切断的部位的方法不限于利用掩膜图形，例如还可以利用版图来确定栅极线条需要切断的部位。确定后的部位可以包括位置、尺寸等信息。
参考图7，形成栅极材料层23，该栅极材料层覆盖隔断层和牺牲氧化层21。在图7中，栅极材料层23将隔断层完全包覆在其中。栅极材料层23的材料可以是半导体制造工艺中栅极常用的导电材料，例如多晶硅、掺杂的多晶硅等。栅极材料层23的形成方法例如可以是化学气相沉积(CVD)。
参考图8，对栅极材料层23进行平坦化，至暴露出隔断层221的顶部。平坦化的方法例如可以是化学机械抛光(CMP)，或者其他适当的方法。经过平坦化之后，栅极材料层23的表面与隔断层221的表面齐平。
参考图9，对栅极材料层进行图形化，以形成栅极线条，该栅极线条包括被隔断层221隔断的多个栅极231。例如，可以通过光刻和刻蚀对栅极材料层进行图形化。另外，在对栅极材料层进行图形化时，可以一并对牺牲氧化层21进行图形化，将栅极231和隔断层221以外的牺牲氧化层21去除。
由于预先形成了隔断层221，因此相邻的栅极231之间被隔断层221隔断。隔断层221的材料是介质材料，因此相邻的栅极231之间被完全电隔离。如图9所示，在刻蚀形成栅极231之后，栅极231的端部可以和隔断层221接触。
由上，本发明实施例利用预先形成的隔断层来隔断栅极线条中的多个栅极，而非通过光刻和刻蚀的方式来分割栅极线条，相邻栅极之间的距离由隔断层的特征尺寸来确定，可以通过调整隔断层的刻蚀工艺来缩减隔断层的特征尺寸，从而继续缩小栅极之间的距离。
上述实施例的栅极形成方法可以适用于各种具有栅极(gate)的半导体器件，例如MOS晶体管、IGBT晶体管等等。
本实施例形成的半导体器件的结构如图9所示，包括：半导体衬底20；隔断层221，位于半导体衬底20上，该隔断层221的材料为介质材料；栅极线条，位于半导体衬底20上，栅极线条包括被隔断层221隔断的多个栅极231。本实施例中，半导体衬底20上形成有牺牲氧化层21，栅极231和隔断层221位于牺牲氧化层21上。
该半导体器件可以是各种具有栅极(gate)的半导体器件，例如MOS晶体管、IGBT晶体管等等。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种栅极的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成隔断层，该隔断层位于栅极线条需要切断的部位，该隔断层的材料为介质材料；
形成栅极材料层，该栅极材料层覆盖所述隔断层和半导体衬底；
对所述栅极材料层进行平坦化，至暴露出所述隔断层的顶部；
对所述栅极材料层进行图形化，以形成所述栅极线条，该栅极线条包括被所述隔断层隔断的多个栅极。
2.根据权利要求1所述的栅极的形成方法，其特征在于，所述隔断层的材料为SiN、SiO2、低k材料中的一种或任意组合。
3.根据权利要求1所述的栅极的形成方法，其特征在于，在形成所述隔断层之前，还包括：在所述半导体衬底上形成牺牲氧化层，该隔断层和栅极线条位于所述牺牲氧化层上。
4.根据权利要求3所述的栅极的形成方法，其特征在于，所述隔断层的形成方法包括：
形成介质材料层，该介质材料层覆盖所述牺牲氧化层；
对所述介质材料层进行图形化，形成所述隔断层。
5.根据权利要求1所述的栅极的形成方法，其特征在于，采用化学机械抛光对所述栅极材料层进行平坦化。
6.根据权利要求1所述的栅极的形成方法，其特征在于，所述栅极材料层的材料为多晶硅。
7.一种半导体器件，其特征在于，包括：
半导体衬底；
隔断层，位于所述半导体衬底上，该隔断层的材料为介质材料；
栅极线条，位于所述半导体衬底上，所述栅极线条包括被所述隔断层隔断的多个栅极。
8.根据权利要求7所述的半导体器件，其特征在于，所述隔断层的材料为SiN、SiO2、低k材料中的一种或任意组合。
9.根据权利要求7所述的半导体器件，其特征在于，所述半导体衬底上还形成有牺牲氧化层，该隔断层和栅极线条位于所述牺牲氧化层上。
10.根据权利要求7所述的半导体器件，其特征在于，所述栅极的材料为多晶硅。
CN201410325219.9A 2014-07-09 2014-07-09 栅极的形成方法及半导体器件 Pending CN105448688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410325219.9A CN105448688A (zh) 2014-07-09 2014-07-09 栅极的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410325219.9A CN105448688A (zh) 2014-07-09 2014-07-09 栅极的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN105448688A true CN105448688A (zh) 2016-03-30

Family

ID=55558749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410325219.9A Pending CN105448688A (zh) 2014-07-09 2014-07-09 栅极的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN105448688A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005616A1 (en) * 1999-12-23 2001-06-28 Kim Jae Kap Method for fabricating semiconductor device
KR20040097600A (ko) * 2003-05-12 2004-11-18 아남반도체 주식회사 플래쉬 메모리의 플로팅게이트 형성 방법
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
US20070148843A1 (en) * 2005-12-16 2007-06-28 Tomohiro Saito Semiconductor device and method of manufacturing the same
CN102800576A (zh) * 2011-05-26 2012-11-28 中芯国际集成电路制造(上海)有限公司 图形化膜层的方法、形成栅极、mos晶体管的方法
CN103383961A (zh) * 2012-05-03 2013-11-06 中芯国际集成电路制造(上海)有限公司 FinFET结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005616A1 (en) * 1999-12-23 2001-06-28 Kim Jae Kap Method for fabricating semiconductor device
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
KR20040097600A (ko) * 2003-05-12 2004-11-18 아남반도체 주식회사 플래쉬 메모리의 플로팅게이트 형성 방법
US20070148843A1 (en) * 2005-12-16 2007-06-28 Tomohiro Saito Semiconductor device and method of manufacturing the same
CN102800576A (zh) * 2011-05-26 2012-11-28 中芯国际集成电路制造(上海)有限公司 图形化膜层的方法、形成栅极、mos晶体管的方法
CN103383961A (zh) * 2012-05-03 2013-11-06 中芯国际集成电路制造(上海)有限公司 FinFET结构及其制造方法

Similar Documents

Publication Publication Date Title
US9437504B2 (en) Method for the formation of fin structures for FinFET devices
CN109786458B (zh) 半导体器件及其形成方法
CN202930362U (zh) 一种半导体器件
CN202930361U (zh) 一种半导体器件
US8921136B2 (en) Self aligned contact formation
CN102790055B (zh) Dram结构及其制造方法与ic结构及其制造方法
CN105745738B (zh) 自对准栅极触点结构
CN108257919A (zh) 随机动态处理存储器元件的形成方法
CN108074867A (zh) 半导体结构及其形成方法
CN103579007A (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
US11233137B2 (en) Transistors and methods of forming transistors using vertical nanowires
CN102800576B (zh) 图形化膜层的方法、形成栅极、mos晶体管的方法
US9721804B1 (en) Semiconductor device and method for fabricating the same
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
US20170018432A1 (en) Manufacturing method of semiconductor structure
CN107369621A (zh) 鳍式场效应晶体管及其形成方法
CN104425368A (zh) 通孔限定方案
CN105448688A (zh) 栅极的形成方法及半导体器件
CN110197788B (zh) 栅极凹槽的形成方法
CN103928292B (zh) 条形结构的形成方法
CN203850309U (zh) 一种沟槽式肖特基芯片
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN111435658A (zh) 形成介电层的方法
US9608087B2 (en) Integrated circuits with spacer chamfering and methods of spacer chamfering
CN104425217A (zh) 图形化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330