CN203850309U - 一种沟槽式肖特基芯片 - Google Patents
一种沟槽式肖特基芯片 Download PDFInfo
- Publication number
- CN203850309U CN203850309U CN201420255066.0U CN201420255066U CN203850309U CN 203850309 U CN203850309 U CN 203850309U CN 201420255066 U CN201420255066 U CN 201420255066U CN 203850309 U CN203850309 U CN 203850309U
- Authority
- CN
- China
- Prior art keywords
- chip
- groove
- schottky
- insulating layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000011521 glass Substances 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 14
- 238000001259 photo etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽式肖特基芯片，属于半导体器件制造领域。包括N型基片（6）、位于N型基片（6）上方的N型外延层（5），在N型外延层（5）上部刻蚀出多个沟槽（8），在沟槽（8）内形成氧化硅绝缘层（4）并填充有多晶硅3（3），在沟槽（8）上方依次形成肖特基界面（2）和金属层（1），其特征在于：在所述的沟槽（8）外侧设置有一个降压环（7），降压环（7）内由氧化硅绝缘层（4）填充。本实用新型的沟槽式肖特基芯片取消了传统沟槽式肖特基芯片中的硼磷硅玻璃绝缘层，降低了生产成本的同时具有与传统肖特基芯片具有相同的功能。
Description
技术领域
一种沟槽式肖特基芯片，属于半导体器件领域。
背景技术
如图2所示，在传统的沟槽式肖特基芯片制作时需要采用三道光刻步骤。其中第一道为沟槽光刻，第一道光刻完成后在N型基片6上方的N型外延层5的表面光刻出若干彼此间隔的沟槽8，然后在N型外延层5表面进行氧化和多晶硅3的填充，完成之后将N型外延层5表面的氧化硅绝缘层4和多晶硅3去除，之后在N型外延层5表面覆盖硼磷硅玻璃绝缘层9，并进行第二道光刻。第二道为接触孔光刻：将中部的硼磷硅玻璃绝缘层9去除形成肖特基工作区，硼磷硅玻璃绝缘层9下方的沟槽形成肖特基工作区两侧的2~10个传统降压环10。然后在肖特基工作区上形成肖特基界面2，最后在表面进行覆盖金属层1并完成第三道的金属层光刻，完成后在晶圆上形成彼此独立的若干沟槽式肖特基芯片。如上所述，在传统的沟槽式肖特基芯片生产时需要进行三道光刻，同时需要在肖特基界面2两端设置有硼磷硅玻璃绝缘层，生产成本以及材料成本较高。
发明内容
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种取消了现有肖特基芯片中硼磷硅玻璃绝缘层，降低了生产成本的肖特基芯片
本实用新型解决其技术问题所采用的技术方案是：该沟槽式肖特基芯片，包括N型基片、位于N型基片上方的N型外延层，在N型外延层上部刻蚀出多个沟槽，在沟槽内形成氧化硅绝缘层并填充有多晶硅层，在沟槽上方依次形成肖特基界面和金属层，其特征在于：在所述的沟槽外侧设置有一个降压环，降压环内由氧化硅绝缘层填充。
优选的，所述的降压环的宽度为2~10个所述沟槽的宽度。
优选的，所述的金属层的边缘覆盖至降压环的中部。
与现有技术相比，本实用新型所具有的有益效果是：
1、本实用新型的一种沟槽式肖特基芯片在结构上取消了传统肖特基芯片的硼磷硅玻璃绝缘层，同时在沟槽的外侧设置较宽的降压环，金属层覆盖至降压环的中部，使得本沟槽式肖特基芯片在取消了硼磷硅玻璃绝缘层之后仍可以正常工作，降低了生产成本。
2、设置在沟槽外圈的降压环宽度为传统降压环宽度的2~10倍，可代替传统2~10个降压环的作用，与传统工艺生产的沟槽式肖特基芯片的性能相同。
3、由于取消去了传统工艺生产时的硼磷硅玻璃绝缘层，因此在生产时省去了覆盖硼磷硅玻璃绝缘层的步骤，简化了生产工艺步骤。
附图说明
图1为本沟槽式肖特基芯片结构示意图。
图2为传统沟槽式肖特基芯片结构示意图。
其中：1、金属层 2、肖特基界面 3、多晶硅 4、氧化硅绝缘层 5、N型外延层 6、N型基片 7、降压环 8、沟槽 9、硼磷硅玻璃绝缘层 10、传统降压环。
具体实施方式
图1~2是本实用新型的最佳实施例，下面结合附图1~2对本实用新型做进一步说明。
如图1所示，本沟槽式肖特基芯片包括自下而上的N型基片6、N型外延层5，在N型外延层5的上表面通过传统工艺形成由多个沟槽8，在沟槽8的内表面形成有氧化硅绝缘层4，在氧化硅绝缘层4的外部填充有多晶硅3。在沟槽8的外延设置有一个宽度为2~10个沟槽8宽度的降压环7，降压环7内由氧化硅绝缘层4填充。在沟槽8的上方设置有肖特基界面2，在肖特基界面2上方设置有金属层1，金属层1的边缘覆盖至降压环7的中部。
具体形成过程如下：
首先在N型外延层5的表面刻蚀出若干宽度为1~5μm的沟槽8，同时沟槽8的外圈刻蚀出多个降压环沟槽，相邻两降压环沟槽之间的间隔距离及每个降压环沟槽的宽度为900~3500埃，两端的降压环沟槽之间间隔的距离为2~10个沟槽8的宽度。刻蚀完成之后通过传统工艺在N型外延层5的上表面进行氧化，氧化完成之后在N型外延层5的表面形成氧化硅绝缘层4。
在现有技术中，在对N型外延层5表面进行氧化时，在其表面形成的氧化硅绝缘层4由两部分组成，一部分是在N型外延层5的表面氧化形成的，另一部分是浸入N型外延层5内部形成的，两部分的总厚度为500~2000埃。在对N型外延层5表面进行氧化时，沟槽8外圈的降压环沟槽处同时被氧化，如上所述，相邻两降压环沟槽之间的间隔距离及每个降压环沟槽的宽度为900~3500埃，同时在氧化过程中，在N型外延层5的表面氧化形成及渗入N型外延层5内部形成的氧化硅绝缘层4的总厚度为为500~2000埃，所以在对N型外延层5氧化完成之后，氧化硅绝缘层4将每个降压环沟槽完全填充并将相邻两降压环沟槽之间硅材质的N型外延层5完全浸入并形成氧化硅绝缘层，从而使所有降压环沟槽氧化为一体并完全被氧化硅绝缘层4填充，形成降压环7。
氧化完成之后进行多晶硅3的填充操作，操作完成之后在沟槽8内表面的氧化硅绝缘层4的上方填充形成多晶硅3。然后去除表面的氧化硅绝缘层4和多晶硅3之后在降压环沟槽的内侧通过传统工艺生成肖特基界面2，在肖特基界面2上方同时通过传统工艺覆盖有金属层1。
在去除表面得到氧化硅绝缘层4和第多晶硅3后，由于先前的两端的降压环沟槽之间的间距为为2~10个沟槽8的宽度，且经过氧化后，所有的降压环沟槽被氧化成为一个整体的被氧化硅绝缘层4填充的降压环7，由上述可知，降压环7的宽度为沟槽8宽度的2~10倍，从而可代替传统工艺中2~10个传统降压环10，所以性能与传统工艺生产的沟槽式肖特基芯片的性能相同。在进行金属层1的覆盖时，金属层1会覆盖到降压环7的中部，由于氧化硅绝缘层4均为绝缘物质，实现了金属层1与N型外延层5之间的绝缘。
本肖特基芯片在生产时省去了传统工艺生产沟槽式肖特基芯片时需要生成硼磷硅玻璃绝缘层9以及需要对硼磷硅玻璃绝缘层9进行接触孔光刻的步骤，从而节省开接触孔的光刻工序，只使用沟槽光刻及金属层光刻即可完成肖特基芯片的制作。降低芯片制作成本，其性能达到原工艺水平。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。
Claims (3)
1.一种沟槽式肖特基芯片，包括N型基片（6）、位于N型基片（6）上方的N型外延层（5），在N型外延层（5）上部刻蚀出多个沟槽（8），在沟槽（8）内形成氧化硅绝缘层（4）并填充有多晶硅（3），在沟槽（8）上方依次形成肖特基界面（2）和金属层（1），其特征在于：在所述的沟槽（8）外侧设置有一个降压环（7），降压环（7）内由氧化硅绝缘层（4）填充。
2.根据权利要求1所述的沟槽式肖特基芯片，其特征在于：所述的降压环（7）的宽度为2~10个所述沟槽（8）的宽度。
3.根据权利要求1所述的沟槽式肖特基芯片，其特征在于：所述的金属层（1）的边缘覆盖至降压环（7）的中部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420255066.0U CN203850309U (zh) | 2014-05-19 | 2014-05-19 | 一种沟槽式肖特基芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420255066.0U CN203850309U (zh) | 2014-05-19 | 2014-05-19 | 一种沟槽式肖特基芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203850309U true CN203850309U (zh) | 2014-09-24 |
Family
ID=51563289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420255066.0U Expired - Lifetime CN203850309U (zh) | 2014-05-19 | 2014-05-19 | 一种沟槽式肖特基芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203850309U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103956390A (zh) * | 2014-05-19 | 2014-07-30 | 淄博美林电子有限公司 | 一种沟槽式肖特基芯片及其制造方法 |
-
2014
- 2014-05-19 CN CN201420255066.0U patent/CN203850309U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103956390A (zh) * | 2014-05-19 | 2014-07-30 | 淄博美林电子有限公司 | 一种沟槽式肖特基芯片及其制造方法 |
| CN103956390B (zh) * | 2014-05-19 | 2017-01-11 | 淄博美林电子有限公司 | 一种沟槽式肖特基芯片的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8916438B2 (en) | Method for fabricating trench type transistor | |
| CN107017167A (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN109979823B (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN101777556A (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| CN104701323A (zh) | 一种存储结构 | |
| KR20160146988A (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN104517824B (zh) | 沟槽型双层栅的制造方法 | |
| CN203850309U (zh) | 一种沟槽式肖特基芯片 | |
| CN104103576A (zh) | 沟槽型双层栅功率mos器件的接触孔工艺方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| TW201318168A (zh) | 功率電晶體元件及其製作方法 | |
| KR102578494B1 (ko) | 반도체 전력 소자의 제조 방법 | |
| CN103956390A (zh) | 一种沟槽式肖特基芯片及其制造方法 | |
| CN113782433A (zh) | 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法 | |
| CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN103151270A (zh) | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 | |
| TWI490950B (zh) | 溝渠式金屬氧化物半導體結構及其形成方法 | |
| KR100971422B1 (ko) | 반도체 소자 제조 방법 | |
| CN104465349A (zh) | 沟槽栅半导体器件的制造方法 | |
| CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 | |
| CN108054091A (zh) | 一种提升mos器件栅控能力的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140924 |
|
| CX01 | Expiry of patent term |