CN103377929B - 垂直双扩散金属氧化物半导体晶体管及其制造方法 - Google Patents

垂直双扩散金属氧化物半导体晶体管及其制造方法 Download PDF

Info

Publication number
CN103377929B
CN103377929B CN201210116969.6A CN201210116969A CN103377929B CN 103377929 B CN103377929 B CN 103377929B CN 201210116969 A CN201210116969 A CN 201210116969A CN 103377929 B CN103377929 B CN 103377929B
Authority
CN
China
Prior art keywords
layer
doped
etching processing
region
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210116969.6A
Other languages
English (en)
Other versions
CN103377929A (zh
Inventor
马万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201210116969.6A priority Critical patent/CN103377929B/zh
Publication of CN103377929A publication Critical patent/CN103377929A/zh
Application granted granted Critical
Publication of CN103377929B publication Critical patent/CN103377929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例提供一种垂直双扩散金属氧化物半导体晶体管及其制造方法，涉及半导体芯片制造领域，提高了器件元胞密度，降低了制造成本。该制造方法包括：对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿所述第一高掺杂区，露出所述第一掺杂体区，并在刻蚀区域底部形成第二掺杂区；在第二掺杂区上方的侧壁上形成介质层；对第二掺杂区进行刻蚀处理，刻穿第一掺杂体区，露出外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层；在多晶硅层顶部形成第二氧化层；去除氮化硅层、垫氧层及介质层后，形成第一金属层，并进行光刻、刻蚀处理。本发明实施例用于半导体芯片制造。

Description

垂直双扩散金属氧化物半导体晶体管及其制造方法
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种垂直双扩散金属氧化物半导体晶体管及其制造方法。
背景技术
VDMOS(Verticaldouble-diffusedmetaloxidesemiconductor，垂直双扩散金属氧化物半导体晶体管)的制造流程中，光刻次数很大程度上决定了制造工艺的成本。另外，VDMOS器件的元胞密度最直接地影响VDMOS器件的芯片总面积。
目前的沟槽型VDMOS器件制造工艺流程，一般至少需要四次光刻，才能完成整个结构，其具体过程参照图1～图4说明如下：
第一次光刻：如图1所示，进行沟槽(Trench)层光刻，制作沟槽101。
第二次光刻：如图2所示，进行源(SRC)层光刻，制作源区102。
第三次光刻：如图3所示，进行孔(CONT)层光刻，制作孔103。
第四次光刻：如图4所示，进行源极金属(Metal)层光刻，制作源极金属104。
在上述VDMOS器件的制造过程中，一方面，至少需要四次光刻，增加了制造成本；另一方面，两个沟槽101之间的距离不能过近，以防止出现套准偏差时，源极金属104与沟槽101内的栅极短接，如图5所示。因此，现有VDMOS器件的元胞密度较小。
发明内容
本发明的实施例提供一种垂直双扩散金属氧化物半导体晶体管及其制造方法，提高了器件元胞密度，降低了制造成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种垂直双扩散金属氧化物半导体晶体管的制造方法，包括：
对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿第一高掺杂区，露出第一掺杂体区，并在刻蚀区域底部形成第二掺杂区；
在第二掺杂区上方的侧壁上形成介质层；
对第二掺杂区进行刻蚀处理，刻穿第一掺杂体区，露出外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层；
在多晶硅层顶部形成第二氧化层；
去除氮化硅层、垫氧层及介质层，在第一高掺杂区、第二掺杂区和第二氧化层上形成第一金属层，并对第一金属层进行光刻、刻蚀处理。
一方面，提供一种垂直双扩散金属氧化物半导体晶体管，包括：
衬底；
在衬底上形成有外延层；
在外延层上形成有第一掺杂体区；
在第一掺杂体区上形成有第一高掺杂区；
在外延层和第一掺杂体区中形成有被氧化层包裹的栅极；
在第一掺杂体区中，栅极两侧形成有第二掺杂区；
在第一高掺杂区、第二掺杂区、栅极顶端的第二氧化层上形成有第一金属层。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管及其制造方法，优化了沟槽型VDMOS器件的工艺流程以及结构，相对现有技术而言，减少了光刻、刻蚀工艺的次数，降低了制造成本；沟槽之间无需再制造孔，从而有效防止了短路现象，提高了器件元胞密度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图一，
图2为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图二；
图3为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图三；
图4为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图四；
图5为现有的沟槽型VDMOS器件制造过程中出现的源极金属与栅极短接的示意图；
图6为本发明实施例提供的VDMOS制造方法的流程示意框图；
图7为本发明实施例提供的VDMOS制造方法过程中的第一结构示意图；
图8为本发明实施例提供的VDMOS制造方法过程中的第二结构示意图；
图9为本发明实施例提供的VDMOS制造方法过程中的第三结构示意图；
图10为本发明实施例提供的VDMOS制造方法过程中的第四结构示意图；
图11为本发明实施例提供的VDMOS制造方法过程中的第五结构示意图；
图12为本发明实施例提供的VDMOS制造方法过程中的第六结构示意图；
图13为本发明实施例提供的VDMOS制造方法过程中的第七结构示意图；
图14为本发明实施例提供的VDMOS制造方法过程中的第八结构示意图；
图15为本发明实施例提供的VDMOS制造方法过程中的第九结构示意图；
图16为本发明实施例提供的VDMOS制造方法过程中的第十结构示意图；
图17为本发明实施例提供的VDMOS制造方法过程中的第十一结构示意图；
图18为本发明实施例提供的VDMOS制造方法过程中的第十二结构示意图；
图19在本发明实施例提供的VDMOS制造方法过程中的第十三结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管的制造方法，如图6所示，该方法步骤包括：
S101、对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿第一高掺杂区，露出第一掺杂体区，并在刻蚀区域底部形成第二掺杂区。
示例性的，在形成第二掺杂区时，可以采用普注的方式进行，凭借氮化硅以及垫氧层的阻挡，只在刻开的区域注入了杂质。
S102、在第二掺杂区上方的侧壁上形成介质层。
S103、对第二掺杂区进行刻蚀处理，刻穿第一掺杂体区，露出外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层。
示例性的，对第二掺杂区进行刻蚀处理时，利用氮化硅以及第二掺杂区上方的侧壁上的介质层的屏蔽作用，可以采用自对准方式进行沟槽的刻蚀，省去了光刻，避免光刻精度对沟槽宽度尺寸的影响。
S104、在多晶硅层顶部形成第二氧化层。
示例性的，此处可将多晶硅顶部和氧气反应生成第二氧化层。
S105、去除氮化硅层、垫氧层及介质层，在第一高掺杂区、第二掺杂区和第二氧化层上形成第一金属层，并对第一金属层进行光刻、刻蚀处理。
此外，在本实施例中，在相对第一金属层的另一侧，还可以形成有第二金属层。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管的制造方法，优化了沟槽型VDMOS器件的工艺流程以及结构，相对现有技术而言，减少了光刻、刻蚀工艺的次数，降低了制造成本；沟槽之间无需再制造孔，从而有效防止了短路现象，提高了器件元胞密度。
本发明另一实施例提供的垂直双扩散金属氧化物半导体晶体管的制造方法，衬底以N型衬底为例，外延层以N型外延层为例，第一掺杂体区以P型体区为例，第一高掺杂区以P+区为例，第二掺杂区以N+区为例进行说明，参照图7～19所示的结构，本实施例提供的制造VDMOS器件的步骤包括：
S201、在N型衬底10上的N型外延层11上形成SiO2层(垫氧层)12以及Si3N4层(氮化硅层)13，示意图如图7所示。
S202、向N型外延层11注入P型杂质形成P型体区14，之后在P型体区14上形成P+区15，示意图如图8所示。
S203、对SiO2层12以及Si3N4层13进行光刻及第一次刻蚀处理，刻穿P+区15，露出P型体区14，示意图如图9所示。
S204、可以采用普注的方式向Si3N4层13及第一次刻蚀处理后得到的第一刻蚀区域注入N型杂质，在第一刻蚀区域底部形成N+区16，示意图如图10所示。
S205、可以采用低压化学气相淀积的方式，在Si3N4层13及N+区16上，形成介质层17，该介质层17的成分可以为Si3N4，示意图如图11所示。
S206、对介质层17进行第二次刻蚀处理，只保留第一刻蚀区域中的N+区16上方侧壁的介质层层17，示意图如图12所示。
S207、可以采用自对准方式，对N+区16进行第三次刻蚀处理，刻穿P型体区14，露出所述N型外延层11，示意图如图13所示。
S208、对第三次刻蚀处理得到的第三刻蚀区域进行氧化处理，形成第一氧化层18，该第一氧化层为第三次刻蚀处理后露出的N型外延层11、P型体区14和N+区16经过氧化后形成的，示意图如图14所示。
S209、在Si3N4层13及第三刻蚀区域上形成多晶硅层19，示意图如图15所示。
S210、对多晶硅层19进行第四次刻蚀处理，只保留第三刻蚀区域中第一氧化层18内的多晶硅层19，示意图如图16所示。
S211、对多晶硅层19进行氧化处理，在该多晶硅层19顶部形成第二氧化层20，示意图如图17所示。
S212、去除Si3N4层13、SiO2层12及介质层Si3N4层17，露出P+区15、N+区16和第二氧化层20，示意图如图18所示。其中可以使用热的磷酸去除Si3N4，氢氟酸去除SiO2。在采用氢氟酸去除SiO2时应根据SiO2层的厚度及氢氟酸的浓度以不腐蚀掉第二氧化层20为准。
S213、在P+区15、N+区16和第二氧化层20上形成第一金属层21，并对所述第一金属层21进行光刻、刻蚀处理。示意图如图19所示。此外，在相对第一金属层21的另一侧，还形成有第二金属层22。在本实施例中，第二金属层22的制造并不局限在第一金属层21制造好之后，可以根据实际生产需要，在可以实施的任意步骤之后制造。
需要说明的是，在本实施例中，垫氧层是以SiO2层为例，氮化硅层是以Si3N4为例，介质层是以Si3N4为例进行的说明，但本发明实施例并不局限于此，其他材料也可以。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管的制造方法，优化了沟槽型VDMOS器件的工艺流程以及结构，并采用自对准工艺，相对现有技术而言，减少了光刻、刻蚀工艺的次数，降低了制造成本；沟槽之间无需再制造孔，从而有效防止了短路现象，提高了器件元胞密度。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管，可以用包括上述实施例提供的制造方法制得，其结构如图19所示，包括：
N型衬底10；
在N型衬底10上形成有N型外延层11；
在N型外延层11上形成有P型体区14；
在P型体区14上形成有P+区15；
在N型外延层11和P型体区14中形成有被氧化层包裹的栅极；
在P型体区14中，栅极两侧形成有N+区16；
在P+区15、N+区16、栅极顶端的第二氧化层20上形成有第一金属层21。
进一步的，该垂直双扩散金属氧化物半导体晶体管还包括：在N型衬底10的相对第一金属层21的另一侧，还形成有第二金属层22。
本发明实施例提供的垂直双扩散金属氧化物半导体晶体管，优化了沟槽型VDMOS器件的工艺流程以及结构，相对现有技术而言，减少了光刻、刻蚀工艺的次数，降低了制造成本；沟槽之间无需再制造孔，从而有效防止了短路现象，提高了器件元胞密度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种垂直双扩散金属氧化物半导体晶体管的制造方法，其特征在于，包括：
对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿所述第一高掺杂区，露出所述第一掺杂体区，并在刻蚀区域底部形成第二掺杂区；
在所述第二掺杂区上方的侧壁上形成介质层；
对所述第二掺杂区进行刻蚀处理，刻穿所述第一掺杂体区，露出所述外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层；
在所述多晶硅层顶部形成第二氧化层；
去除所述氮化硅层、垫氧层及介质层，在所述第一高掺杂区、第二掺杂区和第二氧化层上形成第一金属层，并对所述第一金属层进行光刻、刻蚀处理。
2.根据权利要求1所述的方法，其特征在于，对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿所述第一高掺杂区，露出所述第一掺杂体区，并在刻蚀区域底部形成第二掺杂区包括：
在衬底上的外延层上形成垫氧层以及氮化硅层；
向所述外延层注入第一杂质形成第一掺杂体区，之后在所述第一掺杂体区上形成第一高掺杂区；
对所述垫氧层以及所述氮化硅层进行光刻及第一次刻蚀处理，刻穿所述第一高掺杂区，露出所述第一掺杂体区；
向所述氮化硅层及所述第一次刻蚀处理得到的第一刻蚀区域注入第二杂质，在所述第一刻蚀区域底部形成第二掺杂区。
3.根据权利要求2所述的方法，其特征在于，在所述第二掺杂区上方的侧壁上形成介质层包括：
在所述氮化硅层及所述第二掺杂区上，形成介质层；
对所述介质层进行第二次刻蚀处理，只保留所述第一刻蚀区域中的所述第二掺杂区上方侧壁的介质层。
4.根据权利要求3所述的方法，其特征在于，对所述第二掺杂区进行刻蚀处理，刻穿所述第一掺杂体区，露出所述外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层包括：
对所述第二掺杂区进行第三次刻蚀处理，刻穿所述第一掺杂体区，露出所述外延层；
对所述第三次刻蚀处理得到的第三刻蚀区域进行氧化处理，形成第一氧化层；
在所述氮化硅层及所述第三刻蚀区域上形成多晶硅层；
对多晶硅层进行第四次刻蚀处理，只保留所述第三刻蚀区域中所述第一氧化层内的多晶硅层。
5.根据权利要求4所述的方法，其特征在于，在所述多晶硅层顶部形成第二氧化层包括：
对所述多晶硅层进行氧化处理，在所述多晶硅层顶部形成第二氧化层。
6.根据权利要求1所述方法，其特征在于，在衬底相对所述第一金属层的另一侧，还形成有第二金属层。
7.根据权利要求1所述方法，其特征在于，第一氧化层为所述对所述第二掺杂区进行刻蚀处理，刻穿所述第一掺杂体区后，露出的所述外延层、所述第一掺杂体区和所述第二掺杂区经过氧化后形成的。
8.根据权利要求1所述方法，其特征在于，所述去除氮化硅层、垫氧层时采用湿法腐蚀，用磷酸去除氮化硅，氢氟酸去除垫氧。
CN201210116969.6A 2012-04-19 2012-04-19 垂直双扩散金属氧化物半导体晶体管及其制造方法 Active CN103377929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210116969.6A CN103377929B (zh) 2012-04-19 2012-04-19 垂直双扩散金属氧化物半导体晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210116969.6A CN103377929B (zh) 2012-04-19 2012-04-19 垂直双扩散金属氧化物半导体晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103377929A CN103377929A (zh) 2013-10-30
CN103377929B true CN103377929B (zh) 2016-03-30

Family

ID=49462877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210116969.6A Active CN103377929B (zh) 2012-04-19 2012-04-19 垂直双扩散金属氧化物半导体晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103377929B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870015B (zh) * 2015-01-21 2018-12-28 北大方正集团有限公司 功率器件的制备方法和功率器件
CN107785426B (zh) * 2016-08-31 2020-01-31 无锡华润上华科技有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
CN101383287A (zh) * 2008-09-27 2009-03-11 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
CN101383287A (zh) * 2008-09-27 2009-03-11 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法

Also Published As

Publication number Publication date
CN103377929A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
US8916438B2 (en) Method for fabricating trench type transistor
CN104681448B (zh) 肖特基晶体管的结构及制造方法
CN108649072B (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN105514022B (zh) 在沟槽内部表面形成场氧化硅的方法
CN101399287B (zh) 横向扩散金属氧化物半导体结构
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104103523A (zh) 一种带u形沟槽的功率器件的制造方法
CN103021870A (zh) Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
CN103579003B (zh) 一种制作超结mosfet的方法
CN104916544A (zh) 一种沟槽式分栅功率器件的制造方法
CN104425520B (zh) 半导体器件及形成方法
CN114361251A (zh) 一种分裂栅功率mos器件的制备方法
CN103377929B (zh) 垂直双扩散金属氧化物半导体晶体管及其制造方法
CN112864019A (zh) 半导体功率器件的制造方法及半导体功率器件
CN102646712A (zh) 一种ldmos器件及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN102956481B (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN112271134B (zh) 半导体功率器件的制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN101800193B (zh) 沟渠式金氧半导体元件的制作方法
CN109216173B (zh) 半导体器件的栅极结构及其制造方法
CN104282572A (zh) Vdmos器件制造方法
CN218867114U (zh) 屏蔽栅沟槽型功率mosfet器件
CN105336612A (zh) 一种平面型vdmos器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: Floor 5, fangzheng building, No. 298, Chengfu Road, Haidian District, Beijing 100871

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right