CN114361251A - 一种分裂栅功率mos器件的制备方法 - Google Patents

Abstract

本发明涉及一种分裂栅功率MOS器件的制备方法，涉及半导体技术领域，包括：步骤S1，湿法刻蚀第一沟槽内的多晶硅层，形成屏蔽栅；步骤S2，沉积氮化硅层；步骤S3，干法刻蚀，保留第一沟槽内的氮化硅层；步骤S4，以氮化硅层作为自对准硬掩膜，湿法刻蚀第一沟槽内的场氧化层；步骤S5，湿法去除所有氮化硅层；步骤S6，于第一沟槽的侧壁形成栅氧化层，于屏蔽栅的上方以及两壁栅氧化层之间形成栅间氧化层；步骤S7，淀积栅多晶硅层，栅多晶硅层覆盖栅间氧化层，且与器件表面齐平，形成控制栅。本发明利用氮化硅层作为自对准硬掩膜，能够减少沟槽中场氧化层的侧向腐蚀，形成上下结构的分裂栅，并且器件输入电容小，制造成本低。

Description

一种分裂栅功率MOS器件的制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种上下结构的分裂栅功率MOS器件的制备方法。

背景技术

与传统的沟槽型MOSFET器件相比，分裂栅(Split-Gate)型MOSFET器件具有导通电阻低，开关损耗低的优点，因此在中低压功率半导体市场的应用逐渐增加。分裂栅沟槽型MOSFET器件的栅极同时包含屏蔽栅和控制栅，根据屏蔽栅和控制栅在沟槽中的相对位置进行划分，通常可分为上下结构和左右结构的分裂栅MOSFET器件。

对于上下结构的分裂栅MOSFET器件的制备，现有技术中主要是在屏蔽栅的形成、栅间氧化层(Inter Poly Oxide)的制作等工艺方法和步骤的不同。目前常用的制备方法是在形成屏蔽栅后，首先通过HDP工艺填充屏蔽栅上面的沟槽；然后，回刻蚀到一定深度来形成栅间氧化层；再通过热氧化工艺在沟槽的侧壁形成栅氧化层。这种制备方法可以比较精确的控制栅间氧化层路的厚度，但是HDP工艺的使用使得器件的制作成本较高。

另一种常用的制备方法是在屏蔽栅回刻之后，利用湿法工艺腐蚀沟槽内的场氧化层；然后通过热氧化工艺同时在沟槽侧壁和屏蔽栅顶端形成栅氧化层和栅间氧化层。由于控制栅包围住屏蔽栅顶部，使得屏蔽栅和控制栅之间的电容面积较大，进而导致器件的输入电容较大。因此针对以上问题，有必要设计出一种新型的上下结构的分裂栅功率MOS器件的制备方法，以满足特定应用场景的需要。

发明内容

为了解决以上技术问题，本发明提供了一种分裂栅功率MOS器件的制备方法。

本发明所解决的技术问题可以采用以下技术方案实现：

一种分裂栅功率MOS器件的制备方法，包括：

步骤S1，以PR掩膜作为外围终端区的第二沟槽的掩蔽层，对有源元胞区的第一沟槽内的多晶硅层进行湿法刻蚀，形成屏蔽栅；

步骤S2，于器件的上表面沉积一氮化硅层；

步骤S3，对所述氮化硅层进行干法刻蚀，去除器件的所述有源元胞区上表面的所述氮化硅层，并保留所述第一沟槽内的所述氮化硅层；

步骤S4，以保留的所述氮化硅层作为自对准硬掩膜，湿法刻蚀所述第一沟槽内的场氧化层，以使所述场氧化层与所述屏蔽栅的表面齐平；

步骤S5，湿法去除所述屏蔽栅上方以及所述外围终端区的所有所述氮化硅层；

步骤S6，于所述第一沟槽的侧壁形成栅氧化层，于所述屏蔽栅的上方以及两壁所述栅氧化层之间形成栅间氧化层；

步骤S7，淀积栅多晶硅层，所述栅多晶硅层覆盖所述栅间氧化层，且与器件表面齐平，形成控制栅。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S1之前，还包括：

步骤A1，于一衬底上形成外延层，并于所述外延层的上表面形成一氧化层，以所述氧化层作为硬掩膜进行刻蚀，于器件有源元胞区形成至少一所述第一沟槽以及于所述外围终端区形成所述第二沟槽；

步骤A2，于所述器件的上表面以及所述第一沟槽和所述第二沟槽内形成一预设厚度的场氧化层；

步骤A3，于所述第一沟槽和所述第二沟槽内填充形成多晶硅层，所述多晶硅层覆盖所述场氧化层，且与器件上表面齐平。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S7之后，还包括：

步骤B1，于所述外延层中进行体区的注入和退火；

步骤B2，进行源区的光刻和注入；

步骤B3，于器件上表面沉积一介质层，并刻蚀出对应所述源区的接触孔；

步骤B4，于器件上表面和所述接触孔内形成顶层金属层，并进行钝化层的淀积、光刻刻蚀；

步骤B5，进行圆片减薄以及背面金属层的淀积。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S1中，刻蚀后的所述多晶硅层低于器件表面具有一预设结深度。

本发明所述的分裂栅功率MOS器件的制备方法，所述预设结深度为0.5μm～1.5μm。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S2中，所述氮化硅层部分填充于所述屏蔽栅的上方；或者

所述氮化硅层完全填充于所述屏蔽栅的上方。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S3中，保留所述第一沟槽内的所述氮化硅层，具体包括：

保留所述屏蔽栅的上方部分填充的所述氮化硅层，所述氮化硅层于所述场氧化层两侧形成侧墙，并作为所述自对准硬掩膜；或者

保留所述屏蔽栅的上方完全填充的所述氮化硅层，并作为所述自对准硬掩膜。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S3中，还包括：

以所述PR掩膜作为所述掩蔽层，使得所述外围终端区表面以及所述第二沟槽表面的所述氮化硅层得以保留。

本发明所述的分裂栅功率MOS器件的制备方法，所述步骤S4中，还包括：

以所述氮化硅层作为自对准硬掩膜，使得所述外围终端区表面以及所述第二沟槽表面的所述场氧化层得以保留。

本发明所述的分裂栅功率MOS器件的制备方法，所述栅间氧化层的中间具有一第一预设厚度，所述栅间氧化层的两侧具有一第二预设厚度；

所述第一预设厚度大于所述第二预设厚度。

本发明技术方案的有益效果在于：

本发明利用氮化硅层作为自对准硬掩膜，能够减少沟槽中场氧化层的侧向腐蚀，形成上下结构的分裂栅，避免了在控制栅下端形成尖角；同时，本发明制备得到的屏蔽栅和控制栅的交叠面积较小，降低了器件的输入电容，且制造成本降低，安全可靠。

附图说明

图1是现有技术中，有源元胞区的场氧化层的侧向腐蚀的结构示意图；

图2是本发明的较佳实施例中，分裂栅功率MOS器件的制备方法的流程示意图；

图3是本发明的较佳实施例中，步骤S1之前的流程示意图；

图4是本发明的较佳实施例中，步骤S7之后的流程示意图；

图5-14是本发明的较佳实施例中，分裂栅功率MOS器件的制备方法各步骤的结构示意图；

图15-图17是本发明的另一较佳实施例中，步骤S2-4的结构示意图；

图18是本发明的较佳实施例中，完整的分裂栅功率MOS器件的结构图。

附图标记：

01、有源元胞区；02、外围终端区；1、衬底；2、外延层；

31、第一沟槽；32、第二沟槽；4、场氧化层；5、屏蔽栅；

6、氮化硅层；7、栅间氧化层；8、栅氧化层；9、控制栅；

10、体区；11、源区；12、介质层；13、接触孔；

14、顶层金属层；15、背面金属层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参见图2-4，本发明实施例提供一种分裂栅功率MOS器件的制备方法，属于半导体技术领域，具体包括如下步骤：

在步骤S1之前，具体包括：

步骤A1，如图5所示，于一衬底1上形成外延层2，并于外延层2的上表面形成一氧化层，以氧化层作为硬掩膜进行刻蚀，于器件有源元胞区01形成至少一第一沟槽31以及于外围终端区02形成第二沟槽32；

具体的，提供一衬底1，于衬底1上形成一外延层2，外延层2的导电类型与衬底1的导电类型相同；然后在外延层2上淀积氧化层作为硬掩模，使用第一张掩膜版光刻出沟槽，并进行深沟槽的刻蚀，同时形成位于有源元胞区01的至少一第一沟槽31，以及位于外围终端区02的第二沟槽32；其中氧化层的淀积厚度为0.5～1μm。

步骤A2，如图6所示，于器件的上表面以及第一沟槽31和第二沟槽32内形成一预设厚度的场氧化层4；

具体的，该场氧化层4可以通过热氧化工艺形成，也可以通过热氧化工艺加沉积氧化层的方式形成，其中场氧化层4的预设厚度的具体数值可根据实际产品击穿电压的需求确定。

步骤A3，如图7所示，于第一沟槽31和第二沟槽32内填充形成多晶硅层，多晶硅层覆盖场氧化层4，且与器件上表面齐平。

具体的，沉积多晶硅层，进行多晶硅回刻至接近器件表面，以形成屏蔽栅5。

进一步的，形成屏蔽栅5之间，通过化学机械抛光工艺对氧化层进行处理，以使器件表面的氧化层的厚度小于2000A。

步骤S1，如图8所示，以PR掩膜作为外围终端区02的第二沟槽32的掩蔽层，对有源元胞区01的第一沟槽31内的多晶硅层进行湿法刻蚀，形成屏蔽栅5；

具体的，利用第二张掩膜版屏蔽栅光刻版对有源区进行光刻定义出图形，湿法刻蚀有源元胞区01的第一沟槽31内的多晶硅，使得刻蚀后的多晶硅层低于器件上表面0.5～1.5μm。

步骤S2，于器件的上表面沉积一氮化硅层6；

具体的，沉积氮化硅层6作为硬掩膜，氮化硅层6的厚度为200～3000A，且氮化硅层6部分或者完全填充在屏蔽栅5的上方。如图9所示，为本发明步骤S2的其中一较佳实施例的结构示意图，其中氮化硅层6部分填充于屏蔽栅5的上方；如图15所示，为本发明步骤S2的另一较佳实施例的结构示意图，其中氮化硅层完全填充于屏蔽栅5的上方。

步骤S3，对氮化硅层6进行干法刻蚀，去除器件的有源元胞区01上表面的氮化硅层6，并保留第一沟槽31内的氮化硅层6；

具体的，利用第三张掩膜版有源区光刻版进行光刻定义出图形，干法刻蚀去除器件表面的氮化硅层6以及第一沟槽31中屏蔽栅5表面的氮化硅层6，同时在第一沟槽31中屏蔽栅5顶部场氧化层4两侧形成侧墙或者完全填充第一沟槽31中屏蔽栅5上部形成自对准硬掩模。如图10所示，为本发明步骤S2的其中一较佳实施例的结构示意图，其中保留第一沟槽31内部分填充于屏蔽栅5上方的氮化硅层6；如图16所示，为本发明步骤S2的另一较佳实施例的结构示意图，其中保留第一沟槽31内完全填充于屏蔽栅5上方的氮化硅层6。

步骤S4，以保留的氮化硅层6作为自对准硬掩膜，湿法刻蚀第一沟槽31内的场氧化层4，以使场氧化层4与屏蔽栅5的表面齐平；

具体的，进行场氧化层4的湿法刻蚀，去除有源元胞区01的器件表面和有源元胞区01的第一沟槽31内上部的场氧化层4，由于自对准硬掩膜的存在使得第一沟槽31内剩余的场氧化层4的顶部表面与屏蔽栅5的表面高度几乎相同。如图11所示，为本发明步骤S2的其中一较佳实施例的结构示意图，其中氮化硅层6于场氧化层4两侧形成侧墙，并作为自对准硬掩膜；如图17所示，为本发明步骤S2的另一较佳实施例的结构示意图，其中以屏蔽栅5的上方完全填充的氮化硅层6作为自对准硬掩膜。

步骤S5，如图12所示，湿法去除屏蔽栅5上方以及外围终端区02的所有氮化硅层6；

具体的，利用湿法刻蚀去除第一沟槽31内及外围终端区02表面的氮化硅层6。

步骤S6，如图13所示，于第一沟槽31的侧壁形成栅氧化层8，于屏蔽栅5的上方以及两壁栅氧化层8之间形成栅间氧化层7；

具体的，利用热氧化工艺在第一沟槽31的侧壁形成栅氧化层8，同时在屏蔽栅5的上方形成栅间氧化层7。进一步的，栅间氧化层7的中间厚度大于两侧厚度。

步骤S7，如图14所示，淀积栅多晶硅层，栅多晶硅层覆盖栅间氧化层7，且与器件表面齐平，形成控制栅9。

具体的，淀积栅多晶硅层，并利用化学机械研磨工艺或湿法刻蚀工艺使得栅多晶硅层与器件上表面齐平，形成器件的控制栅9。

本发明实施例利用氮化硅层6作为自对准硬掩膜进行湿法刻蚀，能够减少第一沟槽31内的场氧化层4的侧向腐蚀，即如图1中的AA＇，使得第一沟槽31内的场氧化层4的顶部和屏蔽栅5的高度几乎相同。另外，相比于现有技术中通过HDP填充形成栅间氧化层7的方式，本发明实施例的制备方法避免控制栅下端尖角的形成，使得控制栅9和屏蔽栅5间的电容面积有效减小，降低了器件的输入电容；同时本发明应用常规的光刻、干湿法刻蚀，因此生产成本比较低。

本发明的分裂栅功率MOS器件的制备方法，步骤S7之后，还包括：

步骤B1，于外延层中进行体区10的注入和退火；

步骤B2，进行源区11的光刻和注入；

步骤B3，于器件上表面沉积一介质层12，并刻蚀出对应源区11的接触孔13；

步骤B4，于器件上表面和接触孔13内形成顶层金属层14，并进行钝化层的淀积、光刻刻蚀；

步骤B5，进行圆片减薄以及背面金属层15的淀积。

具体的，在形成屏蔽栅5和控制栅9之后，还包括：进行体区注入和退火，以形成体区，体区的导电类型与衬底和外延层的导电类型相反；然后，利用第四张掩膜版进行源区光刻、注入杂质、退火，形成重掺杂的源区，重掺杂的源区的导电类型与衬底和外延层的导电类型相同；之后，再沉积介质层，利用第五张掩膜版进行接触孔光刻，并刻蚀形成源极、栅极及屏蔽栅极接触孔；之后，溅射顶层金属，利用第六张掩膜版光刻并刻蚀形成顶层金属；随后，淀积氧化层作为钝化层，利用第七张掩膜版光刻刻蚀钝化层，完成顶层结构的制备；最后，将器件背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属，以形成器件的漏极，如图18所示，为最终制备得到的完整的分裂栅功率MOS器件的结构图。

本发明的分裂栅功率MOS器件的制备方法，步骤S1中，刻蚀后的多晶硅层低于器件表面具有一预设结深度。

本发明的分裂栅功率MOS器件的制备方法，预设结深度为0.5μm～1.5μm。

本发明的分裂栅功率MOS器件的制备方法，步骤S2中，氮化硅层6部分填充于屏蔽栅5的上方；或者

氮化硅层6完全填充于屏蔽栅5的上方。

本发明的分裂栅功率MOS器件的制备方法，步骤S3中，保留第一沟槽31内的氮化硅层6，具体包括：

保留屏蔽栅5的上方部分填充的氮化硅层6，氮化硅层6于场氧化层4两侧形成侧墙，并作为自对准硬掩膜；或者

保留屏蔽栅5的上方完全填充的氮化硅层6，并作为自对准硬掩膜。

本发明的分裂栅功率MOS器件的制备方法，步骤S3中，还包括：

以PR掩膜作为掩蔽层，使得外围终端区02表面以及第二沟槽32表面的氮化硅层6得以保留。

本发明的分裂栅功率MOS器件的制备方法，步骤S4中，还包括：

以氮化硅层6作为自对准硬掩膜，使得外围终端区02表面以及第二沟槽32表面的场氧化层4得以保留。

本发明的分裂栅功率MOS器件的制备方法，栅间氧化层7的中间具有一第一预设厚度，栅间氧化层7的两侧具有一第二预设厚度；

第一预设厚度大于第二预设厚度。

采用上述技术方案具有如下优点或有益效果：本发明利用自对准形成的硬掩膜，能够减少沟槽中场氧化层的侧向腐蚀，形成上下结构的分裂栅，避免了在控制栅下端形成尖角；同时，本发明制备得到的屏蔽栅和控制栅的交叠面积较小，降低了器件的输入电容，且制造成本降低，安全可靠。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种分裂栅功率MOS器件的制备方法，其特征在于，包括：

步骤S1，以PR掩膜作为外围终端区的第二沟槽的掩蔽层，对有源元胞区的第一沟槽内的多晶硅层进行湿法刻蚀，形成屏蔽栅；

步骤S2，于器件的上表面沉积一氮化硅层；

步骤S3，对所述氮化硅层进行干法刻蚀，去除器件的所述有源元胞区上表面的所述氮化硅层，并保留所述第一沟槽内的所述氮化硅层；

步骤S4，以保留的所述氮化硅层作为自对准硬掩膜，湿法刻蚀所述第一沟槽内的场氧化层，以使所述场氧化层与所述屏蔽栅的表面齐平；

步骤S5，湿法去除所述屏蔽栅上方以及所述外围终端区的所有所述氮化硅层；

步骤S6，于所述第一沟槽的侧壁形成栅氧化层，于所述屏蔽栅的上方以及两壁所述栅氧化层之间形成栅间氧化层；

步骤S7，淀积栅多晶硅层，所述栅多晶硅层覆盖所述栅间氧化层，且与器件表面齐平，形成控制栅。

2.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S1之前，还包括：

步骤A1，于一衬底上形成外延层，并于所述外延层的上表面形成一氧化层，以所述氧化层作为硬掩膜进行刻蚀，于器件有源元胞区形成至少一所述第一沟槽以及于所述外围终端区形成所述第二沟槽；

步骤A2，于所述器件的上表面以及所述第一沟槽和所述第二沟槽内形成一预设厚度的场氧化层；

步骤A3，于所述第一沟槽和所述第二沟槽内填充形成多晶硅层，所述多晶硅层覆盖所述场氧化层，且与器件上表面齐平。

3.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S7之后，还包括：

步骤B1，于所述外延层中进行体区的注入和退火；

步骤B2，进行源区的光刻和注入；

步骤B3，于器件上表面沉积一介质层，并刻蚀出对应所述源区的接触孔；

步骤B4，于器件上表面和所述接触孔内形成顶层金属层，并进行钝化层的淀积、光刻刻蚀；

步骤B5，进行圆片减薄以及背面金属层的淀积。

4.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S1中，刻蚀后的所述多晶硅层低于器件表面具有一预设结深度。

5.根据权利要求4所述的分裂栅功率MOS器件的制备方法，其特征在于，所述预设结深度为0.5μm～1.5μm。

6.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S2中，所述氮化硅层部分填充于所述屏蔽栅的上方；或者

所述氮化硅层完全填充于所述屏蔽栅的上方。

7.根据权利要求6所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S3中，保留所述第一沟槽内的所述氮化硅层，具体包括：

保留所述屏蔽栅的上方部分填充的所述氮化硅层，所述氮化硅层于所述场氧化层两侧形成侧墙，并作为所述自对准硬掩膜；或者

保留所述屏蔽栅的上方完全填充的所述氮化硅层，并作为所述自对准硬掩膜。

8.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S3中，还包括：

以所述PR掩膜作为所述掩蔽层，使得所述外围终端区表面以及所述第二沟槽表面的所述氮化硅层得以保留。

9.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S4中，还包括：

以所述氮化硅层作为自对准硬掩膜，使得所述外围终端区表面以及所述第二沟槽表面的所述场氧化层得以保留。

10.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述栅间氧化层的中间具有一第一预设厚度，所述栅间氧化层的两侧具有一第二预设厚度；

所述第一预设厚度大于所述第二预设厚度。

Images