CN104218080A - 射频ldmos器件及其制造方法 - Google Patents
射频ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104218080A CN104218080A CN201310211950.4A CN201310211950A CN104218080A CN 104218080 A CN104218080 A CN 104218080A CN 201310211950 A CN201310211950 A CN 201310211950A CN 104218080 A CN104218080 A CN 104218080A
- Authority
- CN
- China
- Prior art keywords
- silica
- grid
- masking layer
- radio frequency
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 180
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 230000000873 masking effect Effects 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002210 silicon-based material Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 2
- 239000000377 silicon dioxide Substances 0.000 claims description 88
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 238000001259 photo etching Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 3
- 239000000463 material Substances 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 4
- 239000007769 metal material Substances 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000007943 implant Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件，包括栅极和栅掩蔽层；所述栅极和栅掩蔽层是由同一层多晶硅材料经刻蚀后分别形成的；当所述射频LDMOS器件为p型，则所述多晶硅材料为n型重掺杂；当所述射频LDMOS器件为n型，则所述多晶硅材料为p型重掺杂。本发明还公开了所述射频LDMOS器件的制造方法。本发明采用多晶硅材料制造出栅掩蔽层，与现有的金属材料的栅掩蔽层具有同样的功能。本发明的制造方法直接淀积多晶硅材料、并刻蚀该层多晶硅材料以分别形成各自独立的栅极和栅掩蔽层，这样便避免了现有制造方法中对金属进行干法刻蚀的同时对硅片表面的硅材料、氧化硅材料的损伤，有利于提升器件的性能和稳定性。
Description
技术领域
本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。
背景技术
射频LDMOS（横向扩散MOS晶体管）器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。
请参阅图1h，这是一种现有的n型射频LDMOS器件，其结构为：在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8、p型沟道掺杂区7和n型漂移区3。在漂移区3中具有n型重掺杂漏区9。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区3的正上方具有一层连续的氧化硅10。在部分氧化硅10的上方具有栅掩蔽层（G-shield）11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构（sinker）12从源区8表面向下穿透源区8、外延层2，并抵达到衬底1之中。
现有的p型射频LDMOS器件的结构与之类似，只是各部分掺杂类型变为相反。
这种现有的射频LDMOS器件中，所述栅掩蔽层11是金属或n型重掺杂多晶硅，其RESURF（Reduced SURfsce Field，减小表面电场）效应能够有效地增加器件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。
图1h所示的现有的n型射频LDMOS器件的制造方法如下所述：
第1步，请参阅图1a，在重掺杂p型硅衬底1上具有轻掺杂p型外延层2，采用光刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入n型离子，在外延层2中形成n型漂移区3。
或者，也可以将外延层2省略掉，这样其后的各结构与工艺均直接在衬底1上进行。
第2步，请参阅图1b，先以热氧化工艺在硅材料（包括外延层2和漂移区3）的表面生长出氧化硅4，再在整个硅片表面淀积多晶硅5。
第3步，请参阅图1c，采用光刻和刻蚀工艺，去除掉部分的氧化硅4和多晶硅5以形成一个窗口A。该窗口A仅暴露出部分的外延层2，整个漂移区3以及其余的外延层2仍被氧化硅4、多晶硅5以及光刻胶6所覆盖。在窗口A中对外延层2注入p型杂质，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。
优选地，离子注入具有一定的倾斜角度，从而使沟道掺杂区7更容易向氧化硅4的下方延伸，并且与漂移区3的侧面相接触。
第4步，请参阅图1d，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅氧化层4和多晶硅栅极5。栅氧化层4的一部分在沟道掺杂区7的上方，其余部分在漂移区3的上方。
第5步，请参阅图1e，采用光刻工艺，以光刻胶作为掩蔽层形成窗口B和窗口C，它们分别位于栅氧化层4远离漂移区3那一端的外侧、漂移区3远离栅氧化层4那一端的外侧。对这两个窗口采用n型杂质的源漏注入工艺分别形成源区8和漏区9。此时，沟道掺杂区7缩小为主要在栅氧化层4的下方，也可有小部分在源区8的下方。
第6步，请参阅图1f，在整个硅片淀积一层氧化硅10，采用光刻和刻蚀工艺对该层氧化硅10进行刻蚀，使其仅连续地残留在多晶硅栅极5的上方、以及漂移区3的裸露表面的上方。
第7步，请参阅图1g，在整个硅片淀积一层金属11，采用光刻和刻蚀工艺对该层金属11进行刻蚀形成栅掩蔽层11。栅掩蔽层11为连续的一块，覆盖在部分或全部的氧化硅10之上。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区6的上方。
或者，栅掩蔽层11也可以是n型重掺杂多晶硅。此时，可先淀积多晶硅再进行n型杂质的离子注入，也可直接淀积n型掺杂多晶硅（即原位掺杂）。
第8步，请参阅图1h，采用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔穿越源区8、外延层2，并抵达到衬底1之中，故称“深”孔。在该深孔中填充金属，优选为钨，形成下沉结构12。或者，所述深孔也可改为沟槽。
如要制造现有的p型射频LDMOS器件，将上述方法各步骤中的掺杂类型变为相反即可。
上述方法第7步中，通常选用硅化钨（WSi）合金作为栅掩蔽层的材料，在淀积硅化钨后通常采用干法刻蚀工艺去除掉部分的硅化钨，并使剩余的硅化钨成为栅掩蔽层。然而，去除金属的干法刻蚀工艺会给氧化硅10、漂移区3的裸露表面带来损伤，从而影响射频LDMOS器件的性能。
发明内容
本申请所要解决的技术问题是提供一种全新结构的射频LDMOS器件，使其在制造工艺上不易损伤漂移区及其上方的氧化硅，从而提升射频LDMOS器件的性能与稳定性。
为解决上述技术问题，本申请射频LDMOS器件，包括栅极和栅掩蔽层；所述栅极和栅掩蔽层是由同一层多晶硅材料经刻蚀后分别形成的；当所述射频LDMOS器件为p型，则所述多晶硅材料为n型重掺杂；当所述射频LDMOS器件为n型，则所述多晶硅材料为p型重掺杂。
本申请射频LDMOS器件的制造方法包括如下步骤：
第1步，在重掺杂第一导电类型的硅衬底上具有轻掺杂第一导电类型的外延层，采用离子注入和退火工艺在外延层中形成第二导电类型的漂移区；
或者，将外延层省略，这样其后的各结构与工艺均直接在衬底上进行；
第2步，在整个硅片表面淀积或热氧化生长出第一氧化硅；
第3步，采用光刻和刻蚀工艺去除掉部分第一氧化硅，剩余的第一氧化硅仅在部分漂移区的上方；以热氧化工艺在暴露的硅材料的表面生长出第二氧化硅，第二氧化硅与第一氧化硅的侧面接触，并且第二氧化硅的厚度＜第一氧化硅的厚度；
第4步，先在整个硅片表面淀积多晶硅，再采用光刻和刻蚀工艺去除掉部分第二氧化硅上方的多晶硅，剩余的多晶硅覆盖在全部的漂移区上方、以及其余部分第二氧化硅上方；
第5步，在裸露的第二氧化硅的位置对外延层注入第一导电类型的杂质并进行退火，从而形成与漂移区的侧面相接触的沟道掺杂区；
第6步，采用光刻和刻蚀工艺将多晶硅刻蚀为独立的栅极和栅掩蔽层两部分；所述栅极仅在第二氧化硅的上方，所述栅掩蔽层仅在第一氧化硅的上方，并且栅极与栅掩蔽层之间相隔有空隙；所述栅极下方的第二氧化硅作为栅氧化层；所述栅极的一部分在漂移区的上方；所述栅掩蔽层仅在漂移区的上方；
第7步，先在整个硅片表面淀积第三氧化硅，至少将所述栅极与栅掩蔽层之间的空隙填充满；然后采用干法反刻工艺去除硅片表面的第三氧化硅，在所述栅极与栅掩蔽层之间的空隙中残留的第三氧化硅作为隔离结构，在所述栅极与栅掩蔽层的外侧壁残留的第三氧化硅作为侧墙结构；
第8步，先以光刻和刻蚀工艺，去除掉侧墙结构外侧的第二氧化硅、以及第一氧化硅远离第二氧化硅那一端的部分，以形成两个窗口；再对这两个窗口采用第二导电类型杂质的源漏注入和快速热退火艺分别形成源区和漏区；此时，沟道掺杂区在栅氧化层的下方与源区侧面相邻，还在源区的下方；
第9步，先在整个硅片淀积一层金属，然后采用高温热退火工艺在该层金属与裸露的硅材料相接触的位置形成金属硅化物；
第10步，采用光刻和刻蚀工艺在源区中刻蚀出深孔；在该深孔中填充金属形成下沉结构；所述下沉结构连接源区、沟道掺杂区和衬底；
或者，所述深孔改为沟槽。
本申请所述的射频LDMOS器件采用多晶硅材料制造出栅掩蔽层，其与现有的金属材料的栅掩蔽层具有同样的功能。本申请所述的射频LDMOS器件的制造方法直接淀积多晶硅材料、并刻蚀该层多晶硅材料以分别形成各自独立的栅极和栅掩蔽层，这样便避免了现有制造方法中对金属进行干法刻蚀的同时对硅片表面的硅材料、氧化硅材料的损伤，有利于提升器件的性能和稳定性。
附图说明
图1a～图1h是现有的射频LDMOS器件的制造方法的各步骤示意图；
其中图1h还是现有的射频LDMOS器件的结构示意图；
图2a～图2j是本申请射频LDMOS器件的制造方法的各步骤示意图；
其中图2j还是本申请射频LDMOS器件的结构示意图。
图中附图标记说明：
1为衬底；2为外延层；3为漂移区；4为第二氧化硅（栅氧化层）；5为多晶硅栅极；6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为第一氧化硅；11为栅掩蔽层；12为下沉结构；13为填充结构；14为侧墙结构；15为金属硅化物。
具体实施方式
请参阅图2j，这是本申请n型射频LDMOS器件，其结构为：在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的p型沟道掺杂区7和n型漂移区3。在沟道掺杂区7中具有n型重掺杂源区8。在漂移区3中具有n型重掺杂漏区9。在沟道掺杂区7之上、部分漂移区3之上、还可能在部分源区8之上具有栅氧化层4。在部分或全部的栅氧化层4之上具有多晶硅栅极5，多晶硅栅极5至少在部分沟道掺杂区7上方和部分漂移区3的上方。在其余部分漂移区3之上具有第一氧化硅10。在部分或全部的第一氧化硅10之上具有栅掩蔽层11。栅氧化层4和第一氧化硅10的侧面接触，并且栅氧化层4的厚度＜第一氧化硅10的厚度。所述第一氧化硅10从栅氧化层4的边缘一直延伸到漏区9的边缘。在多晶硅栅极5和栅掩蔽层11之间具有绝缘介质的填充结构13，其底部接触栅氧化层4的上表面（如图2j所示）或者直接接触漂移区3的上表面（未图示）。在多晶硅栅极5的外侧、以及栅掩蔽层11的外侧都具有侧墙结构14，其底部分别接触源区8的上表面（如图2j所示）或栅氧化层4的上表面（未图示）、第一氧化硅10的上表面。在源区8之上、多晶硅栅极5之上、栅掩蔽层11之上、漏区9之上均具有金属硅化物15。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、沟道掺杂区7、外延层2，并抵达到衬底1之中。
本申请p型射频LDMOS器件的结构与之类似，只是各部分掺杂类型变为相反。
与现有的射频LDMOS器件相比，本申请在结构上具有如下特征：
其一，栅掩蔽层11采用多晶硅材料，并且多晶硅栅极5与栅掩蔽层11是由同一层多晶硅经刻蚀分别形成的，即两者具有相同的掺杂浓度。对于p型射频LDMOS器件而言，所述多晶硅材料通常为n型重掺杂。对于n型射频LDMOS器件而言，所述多晶硅材料通常为p型重掺杂。
其二，多晶硅栅极5与栅掩蔽层11之间通过隔离结构13进行隔离，即两者是相互独立的。多晶硅栅极5与栅掩蔽层11的外侧均具有侧墙结构14。所述隔离结构13优选与侧墙结构14为同一层绝缘介质经过干法反刻后分别形成的。
其三，在源区8之上、多晶硅栅极5之上、栅掩蔽层11之上、漏区9之上均具有金属硅化物15。
本申请所述的射频LDMOS器件中，优选采用重掺杂多晶硅11作为栅掩蔽层，其上表面还覆盖有金属硅化物15，因而与现有的射频LDMOS器件中的金属材料的栅掩蔽层可以起到相同的作用。该栅掩蔽层既能有效地改善器件漂移区的电场分布均匀性，提高器件的击穿电压，改善器件可靠性，并能够在保持一定的击穿电压下，适当提高漂移区的掺杂浓度，降低器件的导通电阻。
图2j所示的本申请n型射频LDMOS器件的制造方法如下所述：
第1步，请参阅图2a，在重掺杂p型硅衬底1上具有轻掺杂p型外延层2，采用光刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入n型离子以及退火工艺，在外延层2中形成n型漂移区3。所述衬底1的掺杂浓度大于1×1020原子/立方厘米。所述外延层2的掺杂浓度和厚度取决于射频LDMOS器件的漏端工作电压；该漏端工作电压越高，则外延层2的掺杂浓度越低、外延层2越厚；反之亦然。
或者，也可以将外延层2省略掉，这样其后的各结构与工艺均直接在衬底1上进行。
第2步，请参阅图2b，在整个硅片表面淀积或热氧化生长出第一氧化硅10，其厚度通常大于。
第3步，请参阅图2c，采用光刻和刻蚀工艺，去除掉外延层2上方、以及部分漂移区3上方的第一氧化硅10，剩余的第一氧化硅10仅在部分漂移区3的上方。以热氧化工艺在暴露的硅材料的表面生长出第二氧化硅4，第二氧化硅在外延层2上方、以及其余部分漂移区3的上方。第二氧化硅4与第一氧化硅10的侧面接触，两者覆盖全部裸露的硅材料。所述第二氧化硅4的厚度＜第一氧化硅10的厚度。
第4步，请参阅图2d，先在整个硅片表面淀积多晶硅5，再采用光刻和刻蚀工艺，去除掉部分第二氧化硅4上方的多晶硅5，以形成一个窗口A。剩余的多晶硅5覆盖在全部的漂移区3上方、以及其余部分第二氧化硅4上方。
优选地，在淀积多晶硅5时原位掺杂n型杂质，或者在淀积多晶硅5之后进行一次或多次注入n型杂质。
第5步，请参阅图2e，在窗口A中相隔第二氧化硅4对外延层2注入p型杂质并进行退火，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。优选地，这一步的离子注入直接以多晶硅5作为掩蔽层，无须采用光刻胶，因而称为自对准离子注入。
优选地，离子注入具有一定的倾斜角度，从而使沟道掺杂区7更容易向漂移区3的方向延伸，并且与漂移区3的侧面相接触。
第6步，请参阅图2f，采用光刻和刻蚀工艺，将多晶硅5刻蚀为独立的两部分。第一部分仅在第二氧化硅4的上方，作为多晶硅栅极5。第二部分仅在第一氧化硅10的上方，作为栅掩蔽层11。所述多晶硅栅极5与栅掩蔽层11之间相隔有一个空隙。所述多晶硅栅极5下方的第二氧化硅4作为栅氧化层4。多晶硅栅极5的主要部分在沟道掺杂区7的上方，也可有小部分在漂移区3的上方。所述栅掩蔽层11仅在漂移区3的上方。
第7步，请参阅图2g，先在整个硅片表面淀积第三氧化硅13，至少将所述多晶硅栅极5与栅掩蔽层11之间的空隙填充满。然后采用干法反刻工艺去除硅片表面（第二氧化硅4上方、多晶硅栅极5上方、栅掩蔽层11上方、第一氧化硅10上方）的第三氧化硅13，剩余的第三氧化硅13分为两部分。第一部分在所述多晶硅栅极5与栅掩蔽层11之间的空隙中，作为隔离结构13。第二部分在所述多晶硅栅极5与栅掩蔽层11的外侧壁，作为侧墙结构14。
第8步，请参阅图2h，首先以光刻和刻蚀工艺，去除掉侧墙结构14外侧的第二氧化硅4、以及第一氧化硅10远离第二氧化硅4那一端的部分，以形成窗口B和窗口C。对这两个窗口采用n型杂质的源漏注入和快速热退火（RTA）工艺分别形成源区8和漏区9。此时，沟道掺杂区7缩小为主要在栅氧化层4的下方，也有小部分在源区8的下方（此时呈L形剖面）。
第9步，请参阅图2i，在整个硅片淀积一层金属，然后采用高温热退火工艺。在该层金属与裸露的硅材料相接触的位置（源区8上方、多晶硅栅极5上方、栅掩蔽层11上方、漏区9上方）就形成了金属硅化物15。
第10步，请参阅图2j，采用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔穿越源区8、沟道掺杂区7、外延层2，并抵达到衬底1之中，故称“深”孔。在该深孔中填充金属，优选为钨，形成下沉结构12。该下沉结构12实现源区8、沟道掺杂区7和衬底1的互连。或者，所述深孔也可改为沟槽。
如要制造本申请p型射频LDMOS器件，将上述方法各步骤中的掺杂类型变为相反即可。
与现有的射频LDMOS器件的制造方法相比，本申请在形成栅掩蔽层时不再采用先淀积金属、再干法刻蚀该金属层的工艺，而是改用先淀积多晶硅，再刻蚀该多晶硅层的工艺。因此避免了干法刻蚀金属时对硅片表面（包括源区8、漏区9、氧化硅10及其下方的漂移区3）的损伤，同时也简化了工艺流程。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种射频LDMOS器件，包括栅极和栅掩蔽层，其特征是，所述栅极和栅掩蔽层是由同一层多晶硅材料经刻蚀后分别形成的；当所述射频LDMOS器件为p型，则所述多晶硅材料为n型重掺杂；当所述射频LDMOS器件为n型，则所述多晶硅材料为p型重掺杂。
2.根据权利要求1所述的射频LDMOS器件，在栅极下方具有栅氧化层，在栅掩蔽层下方具有第一氧化硅层；其特征是，所述栅氧化层的厚度小于所述第一氧化硅的厚度；并且所述第一氧化硅从所述栅氧化层的边缘延伸到漏区的边缘。
3.根据权利要求1所述的射频LDMOS器件，还包括漂移区；其特征是，所述栅极在部分的漂移区的上方。
4.根据权利要求1所述的射频LDMOS器件，其特征是，所述栅极和栅掩蔽层之间由绝缘材料的隔离结构所隔开；所述栅极和栅掩蔽层的外侧均具有绝缘材料的侧墙结构；所述隔离结构与侧墙结构是由同一层绝缘材料经干法反刻后分别形成的。
5.根据权利要求1所述的射频LDMOS器件，其特征是，在源区上方、漏区上方、
所述栅极上方、所述栅掩蔽层上方均具有金属硅化物。
6.一种射频LDMOS器件的制造方法，其特征是，包括如下步骤：
第1步，在重掺杂第一导电类型的硅衬底上具有轻掺杂第一导电类型的外延层，采用离子注入和退火工艺在外延层中形成第二导电类型的漂移区；
或者，也可以将外延层省略掉，这样其后的各结构与工艺均直接在衬底上进行；
第2步，在整个硅片表面淀积或热氧化生长出第一氧化硅；
第3步，采用光刻和刻蚀工艺去除掉部分第一氧化硅，剩余的第一氧化硅仅在部分漂移区的上方；以热氧化工艺在暴露的硅材料的表面生长出第二氧化硅，第二氧化硅与第一氧化硅的侧面接触，并且第二氧化硅的厚度＜第一氧化硅的厚度；
第4步，先在整个硅片表面淀积多晶硅，再采用光刻和刻蚀工艺去除掉部分第二氧化硅上方的多晶硅，剩余的多晶硅覆盖在全部的漂移区上方、以及其余部分第二氧化硅上方；
第5步，在裸露的第二氧化硅的位置对外延层注入第一导电类型的杂质并进行退火，从而形成与漂移区的侧面相接触的沟道掺杂区；
第6步，采用光刻和刻蚀工艺将多晶硅刻蚀为独立的栅极和栅掩蔽层两部分；所述栅极仅在第二氧化硅的上方，所述栅掩蔽层仅在第一氧化硅的上方，并且栅极与栅掩蔽层之间相隔有空隙；所述栅极下方的第二氧化硅作为栅氧化层；所述栅极的一部分在漂移区的上方；所述栅掩蔽层仅在漂移区的上方；
第7步，先在整个硅片表面淀积第三氧化硅，至少将所述栅极与栅掩蔽层之间的空隙填充满；然后采用干法反刻工艺去除硅片表面的第三氧化硅，在所述栅极与栅掩蔽层之间的空隙中残留的第三氧化硅作为隔离结构，在所述栅极与栅掩蔽层的外侧壁残留的第三氧化硅作为侧墙结构；
第8步，先以光刻和刻蚀工艺，去除掉侧墙结构外侧的第二氧化硅、以及第一氧化硅远离第二氧化硅那一端的部分，以形成两个窗口；再对这两个窗口采用第二导电类型杂质的源漏注入和快速热退火艺分别形成源区和漏区；此时，沟道掺杂区在栅氧化层的下方与源区侧面相邻，还在源区的下方；
第9步，先在整个硅片淀积一层金属，然后采用高温热退火工艺在该层金属与裸露的硅材料相接触的位置形成金属硅化物；
第10步，采用光刻和刻蚀工艺在源区中刻蚀出深孔；在该深孔中填充金属形成下沉结构；所述下沉结构连接源区、沟道掺杂区和衬底；
或者，所述深孔改为沟槽。
7.根据权利要求6所述的射频LDMOS器件的制造方法，其特征是，所述方法第2步中，第一氧化硅的厚度大于。
8.根据权利要求6所述的射频LDMOS器件的制造方法，其特征是，所述方法第4步中，在淀积多晶硅时原位掺杂第二导电类型的杂质，或者在淀积多晶硅之后进行一次或多次注入第二导电类型的杂质。
9.根据权利要求6所述的射频LDMOS器件的制造方法，其特征是，所述方法第5步中，离子注入具有一定的倾斜角度，从而使沟道掺杂区更容易向漂移区的方向延伸，并且与漂移区的侧面相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310211950.4A CN104218080B (zh) | 2013-05-31 | 2013-05-31 | 射频ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310211950.4A CN104218080B (zh) | 2013-05-31 | 2013-05-31 | 射频ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104218080A true CN104218080A (zh) | 2014-12-17 |
| CN104218080B CN104218080B (zh) | 2016-12-28 |
Family
ID=52099400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310211950.4A Active CN104218080B (zh) | 2013-05-31 | 2013-05-31 | 射频ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104218080B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686782A (zh) * | 2018-12-18 | 2019-04-26 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN113745336A (zh) * | 2020-05-29 | 2021-12-03 | 蓁创科技有限公司 | 绝缘体上覆硅上的射频开关装置及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273032A1 (en) * | 2005-09-28 | 2009-11-05 | Choul Joo Ko | LDMOS Device and Method for Manufacturing the Same |
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| CN103035724A (zh) * | 2012-11-02 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103050536A (zh) * | 2012-12-04 | 2013-04-17 | 上海华虹Nec电子有限公司 | 一种射频ldmos器件及其制造方法 |
-
2013
- 2013-05-31 CN CN201310211950.4A patent/CN104218080B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273032A1 (en) * | 2005-09-28 | 2009-11-05 | Choul Joo Ko | LDMOS Device and Method for Manufacturing the Same |
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| CN103035724A (zh) * | 2012-11-02 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103050536A (zh) * | 2012-12-04 | 2013-04-17 | 上海华虹Nec电子有限公司 | 一种射频ldmos器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686782A (zh) * | 2018-12-18 | 2019-04-26 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN109686782B (zh) * | 2018-12-18 | 2021-11-12 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN113745336A (zh) * | 2020-05-29 | 2021-12-03 | 蓁创科技有限公司 | 绝缘体上覆硅上的射频开关装置及其制造方法 |
| US11355636B2 (en) | 2020-05-29 | 2022-06-07 | metaMOS Solutions Inc. | Radio frequency (RF) switch device on silicon-on-insulator (SOI) and method for fabricating thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104218080B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9029215B2 (en) | Method of making an insulated gate semiconductor device having a shield electrode structure | |
| US8889532B2 (en) | Method of making an insulated gate semiconductor device and structure | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN103035730B (zh) | 射频ldmos器件及其制造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| US20110008939A1 (en) | Method of making a trench MOSFET having improved avalanche capability using three masks process | |
| CN108400168B (zh) | Ldmos器件及其制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN103050536B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| WO2021068420A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN104218080A (zh) | 射频ldmos器件及其制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN113035715B (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 | |
| CN208240684U (zh) | 一种半导体器件 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| CN103035728B (zh) | 应用于射频领域的ldmos器件及其制造方法 | |
| CN103035729B (zh) | 射频ldmos器件及其制造方法 | |
| CN111613673A (zh) | Mosfet终端结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |