CN103050536A

CN103050536A - 一种射频ldmos器件及其制造方法

Info

Publication number: CN103050536A
Application number: CN2012105136738A
Authority: CN
Inventors: 钱文生
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-12-04
Filing date: 2012-12-04
Publication date: 2013-04-17
Anticipated expiration: 2032-12-04
Also published as: CN103050536B

Abstract

本申请公开了一种射频LDMOS器件，其沟道掺杂区与漂移区的侧面相接触，在沟道掺杂区与漂移区之上依次具有栅氧化层和栅极。所述漂移区在栅氧化层之下的那部分的掺杂浓度小于其余部分的掺杂浓度。本申请还公开了其制造方法。由于使得漂移区的掺杂浓度呈现不均匀分布，本申请可以在获取低导通电阻的同时，降低热载流子效应。

Description

一种射频LDMOS器件及其制造方法

技术领域

本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。

背景技术

射频LDMOS（横向扩散MOS晶体管）器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。

请参阅图1i，这是一种现有的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8、p型沟道掺杂区7和n型漂移区3。所述漂移区3的掺杂浓度均匀。在漂移区3中具有n型重掺杂漏区7。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区3的正上方具有氧化硅10。在部分氧化硅10的上方具有栅掩蔽层（G-shield）11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、外延层2，并抵达到衬底1之中。

这种现有的射频LDMOS器件中，所述栅掩蔽层11是金属或n型重掺杂多晶硅，其RESURF（Reduced SURfsce Field，减小表面电场）效应能够有效地增加器件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。

但漂移区3的掺杂浓度较高会带来器件的可靠性问题，特别是热载流子效应问题。主要原因是当漏端9加高压时，漂移区3的横向电场较强；多晶硅栅极5下方的漂移区3的掺杂浓度较高，因而横向电场更强，从而带来严重的热载流子注入效应。

发明内容

本申请所要解决的技术问题是提供一种射频LDMOS器件，在不影响击穿电压和寄生电容的前提下，该器件可以在获取低导通电阻的同时，降低热载流子效应。为此，本申请还要提供所述射频LDMOS器件的制造方法。

为解决上述技术问题，本申请射频LDMOS器件的沟道掺杂区与漂移区的侧面相接触，在沟道掺杂区与漂移区之上依次具有栅氧化层和栅极；所述漂移区在栅氧化层之下的那部分的掺杂浓度小于其余部分的掺杂浓度。

所述射频LDMOS器件的制造方法为：在栅氧化层的一侧形成沟道掺杂区时，采用倾斜角度的离子注入；该倾斜角度的离子注入在形成与漂移区的侧面相接触的沟道掺杂区的同时，将栅氧化层下方的那部分漂移区中的掺杂浓度进行了补偿（即向这部分漂移区中注入了相反类型杂质，以使这部分漂移区的掺杂浓度降低）。

本申请射频LDMOS器件由于将漂移区的掺杂浓度变得不均匀，而具有如下优点：

其一，只降低了很小一部分的漂移区的掺杂浓度，整个漂移区的掺杂浓度基本维持不变，从而维持了低导通电阻的特性。

其二，将现有的形成沟道掺杂区的离子注入工艺稍加改造，使其角度倾斜，离子注入能量覆盖漂移区的一端，便是本申请的器件制造工艺。无须新增工艺步骤，实施简便、成本低廉。

其三，倾斜角度的离子注入在降低漂移区的一端的掺杂浓度的同时，还显著减小了沟道电阻，随之带来的效应是：当漏端加高压时，多晶硅栅极下方的漂移区内横向电场强度减弱，从而改善热载流子效应，提高器件的可靠性。此外，沟道电阻的降低还同时增加了引起器件副阻效应的触发电压，减小发生闩锁效应的可能性。

附图说明

图1a～图1i是本申请射频LDMOS器件的制造方法一的各步骤示意图；

图2a、图2b是本申请射频LDMOS器件的制造方法二的部分步骤示意图。

图中附图标记说明：

1为衬底；2为外延层；3为漂移区；4为栅氧化层；5为多晶硅栅极；6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为氧化硅；11为栅掩蔽层；12为下沉结构。

具体实施方式

请参阅图1i，这是本申请所述的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8、p型沟道掺杂区7和n型漂移区3。在漂移区3中具有n型重掺杂漏区9。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。所述漂移区3的掺杂浓度不均匀，漂移区3与沟道掺杂区7的侧面相接触的一端（即在栅氧化层4下方的那部分漂移区3）的掺杂浓度低于其余部分的漂移区3的掺杂浓度。在多晶硅栅极5的正上方、以及部分漂移区3的正上方连续地具有一块氧化硅10。在部分或全部的氧化硅10的上方具有连续的一块栅掩蔽层（G-shield）11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、外延层2，并抵达到衬底1之中。在源区8和下沉结构12、多晶硅栅极5、栅掩蔽层11和漏区9之上形成有金属硅化物。或者，源区8和下沉结构12也可从硅片背面以金属硅化物引出。

可选地，也可将外延层2去除掉。

如果是p型射频LDMOS器件，将上述各部分结构的掺杂类型变为相反即可。

与现有的射频LDMOS器件相比，本申请的主要创新在于：使漂移区3与沟道掺杂区7的侧面相接触的一端（即在栅氧化层4下方的那部分漂移区3）的掺杂浓度低于其余部分的掺杂浓度。为了达到低导通电阻的指标要求，射频LDMOS器件不能降低漂移区3的整体掺杂浓度。本申请因此只对漂移区3位于栅氧化层4以下的部分的掺杂浓度进行中和、降低，从而降低该区域的横向电场，改善热载流子效应。该区域仅占整个漂移区3的很小一部分，因而不会显著地增加器件的导通电阻。

本申请所述的射频LDMOS器件的制造方法一如下所述，以n型射频LDMOS器件为例：

第1步，请参阅图1a，在重掺杂p型硅衬底1上具有轻掺杂p型外延层2，采用光刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入n型离子，在外延层2中形成n型漂移区3。

或者，也可以将外延层2省略掉，这样其后的各结构与工艺均直接在衬底1上进行。

第2步，请参阅图1b，先以热氧化工艺在硅材料（包括外延层2和漂移区3）的表面生长出氧化硅4，再在整个硅片表面淀积多晶硅5。接着对多晶硅5进行n型杂质的离子注入。n型杂质优选为磷，离子注入的剂量优选为1×10¹⁵～1×10¹⁶原子每平方厘米。

第3步，请参阅图1c，采用光刻和刻蚀工艺，在氧化硅4和多晶硅5上形成一个窗口A，该窗口A仅暴露出部分的外延层2。整个漂移区3以及其余部分的外延层2仍被氧化硅4和多晶硅5以及光刻胶6所覆盖。

第4步，请参阅图1d，在窗口A中采用倾斜角度的离子注入（称为halo离子注入工艺）在外延层2中注入p型杂质，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。该halo离子注入也对漂移区3靠近沟道掺杂区7的那一端（如虚线框所示，也就是栅氧化层4下方的那部分漂移区3）进行了补偿。然后去除光刻胶6。

所述倾斜角度的离子注入应在30度以上（与铅垂线的夹角），离子注入的能量应保证p型杂质穿过沟道掺杂区7的位置而到达与之侧面接触的n型漂移区3，从而补偿（中和或部分中和掉）这部分在栅氧化层4之下的漂移区3的掺杂浓度。

第5步，请参阅图1e，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅氧化层4和多晶硅栅极5。栅氧化层4的一部分在沟道掺杂区7的上方，其余部分在漂移区3的上方。

第6步，请参阅图1f，采用光刻工艺，以光刻胶作为掩蔽层形成窗口B和窗口C，它们分别位于栅氧化层4远离漂移区3的那一端外侧、漂移区3远离栅氧化层4的那一端外侧。对这两个窗口采用n型杂质的源漏注入工艺分别形成源区8和漏区9。此时，沟道掺杂区7缩小至仅在栅氧化层4的下方。所述源漏注入的剂量在1×10¹⁵原子每平方厘米之上。

第7步，请参阅图1g，在整个硅片淀积一层氧化硅10，采用光刻和刻蚀工艺对该层氧化硅10进行刻蚀，使其仅连续地残留在多晶硅栅极5的上方、以及漂移区3的暴露表面的上方。

第8步，请参阅图1h，在整个硅片淀积一层金属11，采用光刻和刻蚀工艺对该层金属11进行刻蚀形成栅掩蔽层（G-shield）11。栅掩蔽层11为连续的一块，覆盖在部分或全部的氧化硅10之上。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区6的上方。

或者，栅掩蔽层11也可以是n型重掺杂多晶硅。此时，可先淀积多晶硅再进行n型杂质的离子注入，也可直接淀积n型掺杂多晶硅（即原位掺杂）。

第9步，请参阅图1i，采用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔穿越源区8、外延层2，并抵达到衬底1之中，故称“深”孔。在该深孔中填充金属，优选为钨，形成下沉（sinker）结构12。所述深孔也可改为沟槽结构。

本申请所述的射频LDMOS器件的制造方法二如下所述，以n型射频LDMOS器件为例：

第1’步至第2’步，分别与第1步至第2步相同。

第3’步，请参阅图2a，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅氧化层4和多晶硅栅极5。栅氧化层4的一部分在外延层2的上方，其余部分在漂移区3的上方。

第4’步，请参阅图2b，采用光刻工艺，以光刻胶6覆盖住多晶硅栅极5一侧的漂移区3。以光刻胶6和多晶硅栅极5作为掩蔽层，对多晶硅栅极5另一侧的外延层2采用倾斜角度的离子注入（称为halo离子注入工艺）注入p型杂质，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。该halo离子注入也对漂移区3靠近沟道掺杂区7的那一端（如虚线框所示，也就是栅氧化层4下方的那部分漂移区3）进行了补偿。然后去除光刻胶6。

所述倾斜角度的离子注入应在15度以上（与铅垂线的夹角），离子注入的能量应保证p型杂质穿透多晶硅栅极5和栅氧化层4而到达其下方的n型漂移区3，从而补偿（中和或部分中和掉）这部分与沟道掺杂区7侧面接触的漂移区3的掺杂浓度。

第5’步至第8’步，分别与第6步至第9步相同。

上述两种制造方法的后续工艺包括：在整个硅片淀积一层金属，然后进行高温热退火，从而在金属与硅金属的表面、金属与多晶硅接触的表面形成金属硅化物。金属硅化物分布在源区8和下沉结构12、多晶硅栅极5、栅掩蔽层11和漏区9之上。或者，源区8和下沉结构12也可从硅片背面以金属硅化物引出。

如要制造p型射频LDMOS器件，将上述方法各步骤中的掺杂类型变为相反即可。例如：第1步中采用重掺杂n型硅衬底、或者位于重掺杂n型硅衬底之上的轻掺杂n型外延层。第2步离子注入p型杂质，优选为硼。第4步、第4’步倾斜角度的离子注入n型杂质，优选为磷或砷。

本申请给出的两种制造方法，都是在对射频LDMOS器件的沟道掺杂区7进行自对准离子注入时，采用倾斜角度的离子注入。这种halo离子注入工艺在形成沟道掺杂区7的同时，将与沟道掺杂区7的侧面相接触的那部分漂移区3的掺杂浓度进行了中和或部分中和，即注入了相反类型的杂质。这便使得漂移区3与沟道掺杂区7相接触的那部分的掺杂浓度明显地低于其余部分的掺杂浓度。另一方面，halo离子注入工艺还还有效地增加了器件的沟道掺杂区7的深度，降低了沟道电阻，对改善器件的闩锁效应也十分有效。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种射频LDMOS器件，其沟道掺杂区与漂移区的侧面相接触，在沟道掺杂区与漂移区之上依次具有栅氧化层和栅极；其特征是：所述漂移区在栅氧化层之下的那部分的掺杂浓度小于其余部分的掺杂浓度。

2.根据权利要求1所述的射频LDMOS器件，其特征是，所述漂移区与沟道掺杂区的侧面相接触的那部分的掺杂浓度小于其余部分的掺杂浓度。

3.一种射频LDMOS器件的制造方法，其特征是：在栅氧化层的一侧形成沟道掺杂区时，采用倾斜角度的离子注入；该倾斜角度的离子注入在形成与漂移区的侧面相接触的沟道掺杂区的同时，将栅氧化层下方的那部分漂移区中的掺杂浓度进行了补偿。

4.根据权利要求3所述的射频LDMOS器件的制造方法，其特征是，包括如下步骤：

第1步，以离子注入工艺在第一导电类型的外延层中形成第二导电类型的漂移区；

第2步，以热氧化工艺在硅材料表面生长出第一氧化硅，再淀积多晶硅，对多晶硅进行第二导电类型杂质的离子注入；

第3步，以光刻和刻蚀工艺在第一氧化硅和多晶硅上形成第一窗口，该第一窗口仅暴露出部分的外延层；

第4步，在第一窗口中以倾斜角度对外延层2中注入第一导电类型杂质，从而形成与漂移区的侧面相接触的沟道掺杂区，同时对靠近沟道掺杂区的那部分漂移区的掺杂浓度进行了补偿；

第5步，将第一氧化硅和多晶硅分别刻蚀为栅氧化层和多晶硅栅极；

第6步，以源漏注入工艺在栅氧化层远离漂移区的那一端外侧形成第二导电类型的源区，在漂移区远离栅氧化层的那一端外侧形成第二导电类型的漏区；

第7步，整个硅片淀积第二氧化硅，采用光刻和刻蚀工艺使其仅残留在多晶硅栅极的上方、以及漂移区的暴露表面的上方；

第8步，整个硅片淀积一层金属或多晶硅，对其刻蚀形成栅掩蔽层；栅掩蔽层覆盖在部分或全部的第二氧化硅之上；

第9步，在源区中刻蚀出穿越源区、外延层并抵达到衬底中的孔或沟槽，在该孔或沟槽中填充金属形成下沉结构。

5.根据权利要求4所述的射频LDMOS器件的制造方法，其特征是，所述方法第4步中，所述倾斜角度的离子注入在30度以上。

6.根据权利要求4所述的射频LDMOS器件的制造方法，其特征是，各步骤变为：

第1’步至第2’步，分别与第1步至第2步相同。

第3’步，将第一氧化硅和多晶硅分别刻蚀为栅氧化层和多晶硅栅极；

第4’步，以光刻胶覆盖住多晶硅栅极一侧的漂移区，对多晶硅栅极另一侧的外延层采用倾斜角度的离子注入第一导电类型杂质，从而形成与漂移区的侧面相接触的沟道掺杂区，同时对靠近沟道掺杂区的那部分漂移区的掺杂浓度进行了补偿；

第5’步至第8’步，分别与第6步至第9步相同。

7.根据权利要求6所述的射频LDMOS器件的制造方法，其特征是，所述方法第4’步中，所述倾斜角度的离子注入在15度以上。

8.根据权利要求4或6所述的射频LDMOS器件的制造方法，其特征是，所述方法各步骤中去除外延层，将外延层中的结构均改为衬底中。

9.根据权利要求4所述的射频LDMOS器件的制造方法，其特征是，所述方法第2步中，p型杂质包括硼，n型杂质包括磷或砷，离子注入的剂量为1×10¹⁵～1×10¹⁶原子每平方厘米。

10.根据权利要求4所述的射频LDMOS器件的制造方法，其特征是，所述方法第8步中，栅掩蔽层至少相隔第二氧化硅而在部分的漂移区的上方。