CN101399287B - 横向扩散金属氧化物半导体结构 - Google Patents

横向扩散金属氧化物半导体结构 Download PDF

Info

Publication number
CN101399287B
CN101399287B CN2008102117194A CN200810211719A CN101399287B CN 101399287 B CN101399287 B CN 101399287B CN 2008102117194 A CN2008102117194 A CN 2008102117194A CN 200810211719 A CN200810211719 A CN 200810211719A CN 101399287 B CN101399287 B CN 101399287B
Authority
CN
China
Prior art keywords
semiconductor substrate
isolation area
channel isolation
shallow channel
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102117194A
Other languages
English (en)
Other versions
CN101399287A (zh
Inventor
何大椿
汤乾绍
王哲谊
钟于彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101399287A publication Critical patent/CN101399287A/zh
Application granted granted Critical
Publication of CN101399287B publication Critical patent/CN101399287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向扩散金属氧化物半导体(LDMOS)，其结构包括栅极、源极、漏极以及浅沟槽隔离区。在漏极和栅极之间形成的浅沟槽隔离区被用来承受施加到漏极的高电压，并且浅沟槽隔离区与半导体衬底结合以形成凹陷。这样，浅沟槽隔离区的表面低于半导体衬底的表面。可选择地，浅沟槽隔离区的表面比半导体衬底的表面低300～1500埃。本发明的LDMOS结构不仅减小了“导通”电阻，而且增加了击穿电压。

Description

横向扩散金属氧化物半导体结构
技术领域
本发明涉及一种晶体管，尤其涉及一种与高电压应用有关的横向扩散金属氧化物半导体(LDMOS)结构。
背景技术
当今最热销的产品，如平板显示器，需要高电压芯片。LDMOS晶体管或者所谓的漏极延伸(Drain-Extended)MOS是用于这些应用的惯用高电压器件。其工艺的优点在于能与VLSI工艺兼容并且容易与其他工艺结合。
对于高电压器件而言，其特有的“导通”电阻(″on″resistance)和击穿电压对于器件性能而言至关重要。LDMOS器件的设计目标在于减小“导通”电阻并仍保持高击穿电压。然而，这两个电器参数趋向具有矛盾的必备条件。
图1是高电压LDMOS器件1的示意图。在P衬底10中形成N阱11、P阱12以及P阱13。在P衬底10的上方形成栅极16和氧化物层161。在栅极16的侧壁上形成间隔层162。作为可选的工艺步骤可以在栅极16上进一步形成硅化物层163。在P阱12中形成N+区域14，并且在N阱11中形成另一N+区域15。N+区域14作为源极，而N+区域15作为漏极。栅极16、N+区域14以及N+区域15形成NMOS晶体管。形成浅沟槽隔离区(STI)17以隔离晶体管。为了承受施加到N+区域15(漏极)的高电压，在栅极16和N+区域15之间进一步形成浅沟槽隔离区18以避免电流泄漏或串扰(cross-talk)的问题。
图2和图3示出了制造浅沟槽隔离区18和栅极结构的工艺，其中该栅极结构包括LDMOS器件1中的氧化物层161、栅极16以及硅化物层163。在图2中，在衬底10中形成浅沟槽隔离区18，并且在衬底10上形成牺牲氧化物层(sacrificial oxide layer)20以避免可能由后续的离子注入引起的通道效应(channel effect)。在图3中，通过离子注入将衬底10转换成N阱11、N+区域14以及N+区域15。然后，移除牺牲氧化物层20，并且依次形成栅极氧化物层161、栅极16以及硅化物层163。通常地，采用具有过蚀刻百分比大约为20-30％的蚀刻技术移除牺牲氧化物层20以确保完全移除牺牲氧化物层20。例如，如果牺牲氧化物层20的厚度为110埃(angstroms)，确定将牺牲氧化物层20的深度蚀刻133埃的蚀刻时间。
考虑到施加至LDMOS的高电压，非常需要提高高击穿电压，但是仍需要保持或进一步改善低阻抗。
发明内容
通过本发明优越的实施例所提供的一种LDMOS结构，可以增加阈值电压并且降低“导通”电阻，一般能够解决或克服上述或其他方面的技术问题，并且能够实现技术优点。换句话说，尽管这两个电器参数具有矛盾的必备条件，根据本发明的新的LDMOS结构不仅可以使“导通”电阻最小化，而且能够增加击穿电压。
根据本发明实施例提供一种横向扩散金属氧化物半导体(LDMOS)结构，其包括衬底，该衬底包括栅极、源极、漏极以及浅沟槽隔离区。在漏极和栅极之间形成承受施加到漏极的高电压(例如40V或50V)的浅沟槽隔离区，并且浅沟槽隔离区与半导体衬底结合形成凹陷，也就是说，浅沟槽隔离区是凹陷形。这样，浅沟槽隔离区的表面低于半导体衬底的表面。栅极包括位于浅沟槽隔离区上的第一部分和位于半导体衬底上的第二部分，并且第一部分的底部低于第二部分的底部；换句话说，栅极从浅沟槽隔离区的表面延伸至半导体衬底的表面，其中浅沟槽隔离区和半导体衬底之间具有一台阶。在一个实施例中，浅沟槽隔离区的表面比半导体衬底的表面低300～1500埃。
为了避免在形成源极和漏极的离子注入期间产生通道效应，在进行离子注入以前先形成牺牲氧化物层，并随后通过蚀刻移除该牺牲氧化物层。因为牺牲氧化物层和浅沟槽隔离区都由氧化硅材料构成，通过增加蚀刻牺牲氧化物层所需的蚀刻时间能够形成凹陷的浅沟槽隔离区。
关于LDMOS结构的更详细的制造工艺是，在半导体衬底中形成源极和漏极以前，先在具有浅沟槽隔离区的半导体衬底上形成牺牲氧化物层。通过具有较大百分比的过蚀刻对牺牲氧化物层和浅沟槽隔离区进行蚀刻，使得浅沟槽隔离区的表面低于半导体衬底的表面。此后，在半导体衬底上形成栅极。
前文所述较宽地概括了本发明的特征和技术优点，以使得下文中对本发明的详细描述更容易理解。随后将在下文描述本发明的附加技术特征和优点，该附加技术特征和优点构成本发明权利要求的主题。本领域普通技术人员能够理解的是，公开的概念和具体实施例能够很容易地用作修改或设计其他用于实现根据本发明的发明目的的结构或工艺的基础。本领域普通技术人员也能够在不脱离本发明的精神和范围的条件下实现随附权利要求中提出的等效构造。
附图说明
基于阅读下文描述并参考随附附图，本发明的优点可以变得更加明显，其中：
图1为现有的LDMOS结构的示意图；
图2和图3为现有制造LDMOS结构的工艺的示意图；
图4至图7为根据本发明实施例的LDMOS制造工艺的示意图；
图8为现有技术和本发明中LDMOS的击穿电压的示意图；以及
图9为现有技术和本发明中LDMOS的“导通”电阻的示意图。
具体实施方式
下文将详细描述本发明优选实施例的制造和使用方法。然而，可以得到启发的是本发明提供许多可应用的发明观念，这些发明观念能够体现于具体上下文的多种内容中。所讨论的具体实施例仅仅用于说明制造和使用本发明的具体方式，并非用于限制本发明的保护范围。
本发明将通过具体上下文中的优选实施例，也就是LDMOS结构，进行描述。然而，本发明的原理一般也可以应用于其他具有类似构造方式和集成电路的半导体器件中。
图4至图6为根据本发明实施例的高电压区域内的LDMOS工艺的示意图。在图4中，采用光刻、干蚀刻以及电介质沉积工艺在半导体衬底40中形成浅沟槽隔离区48。干蚀刻法可以是反应蚀刻法或等离子体蚀刻法，反应蚀刻法或等离子体蚀刻法为本领域技术人员众所周知且广泛接收的惯用方法。半导体衬底40包括浅沟槽隔离区48，采用传统工艺，例如低压化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或者高密度等离子体化学气相沉积(HDP CVD)的氧化物填充浅沟槽形成该浅沟槽隔离区48。采用例如在连续的注入工艺中用于保护衬底40的热氧化法(thermaloxidation)在半导体衬底40上形成牺牲氧化物层50。热氧化法优选地通过在高温熔炉中进行以形成牺牲氧化物层50，也就是热生长氧化物层(thermalgrowth oxide layer)。
在图5中，对半导体衬底40进行注入以在半导体衬底40中形成N阱41、N+区域44以及N+区域45。在本实施例中，对构造LDMOS晶体管(例如N型MOS)的工艺进行说明和描述。需要注意的是，这里描述的工艺一般可以等效应用于其他类型的晶体管。典型地，将砷离子注入衬底40中以形成晶体管的N型区域41、44和45。也可以采用其他类型的离子(例如锑离子和磷离子)以形成N型区域41、44和45。
在图6中，既可以采用干蚀刻法也可以采用湿蚀刻法移除牺牲氧化物层50。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))。为了确保完全移除牺牲氧化物层50，有意地在浅沟槽隔离区48上形成凹陷(recess)。因此，增加了移除牺牲氧化物层50的蚀刻时间。这样，浅沟槽隔离区48(STI氧化物)产生凹陷；也就是在浅沟槽隔离区48和半导体衬底40之间形成台阶。
在一个实施例中，牺牲氧化物层50的厚度大约为110埃，并且确定蚀刻牺牲氧化物层50至500埃的等级，也就是过蚀刻百分比(over-etchingpercentage)在300～400％之间，所需的蚀刻时间。因为浅沟槽隔离区48由硅氧化物构成，所以当移除牺牲氧化物层50时也将蚀刻浅沟槽隔离区48。结果，浅沟槽隔离区48的表面低于N阱41或半导体衬底40的表面，使得浅沟槽隔离区48为凹陷形。在一个实施例中，浅沟槽隔离区48的顶部比半导体衬底40的顶部低300～1500埃。在采用干蚀刻法的方案中，大多数蚀刻器配备有端点系统(endpoint systems)以探测将蚀刻层完全移除的定时(timing)。因此，本领域普通技术人员能够在端点系统中直接确定过蚀刻百分比而不用人工计算蚀刻时间。端点系统能够更精确地控制过蚀刻时间，并且自发地计算实际的过蚀刻时间以覆盖(cover)晶片的工艺变化。需要注意的是，300～400％的过蚀刻百分比仅仅用于举例说明，本领域普通技术人员可以根据不同的工艺或设计改变实际的过蚀刻百分比。
在图7中，采用本领域普通技术人员公知的方法在N阱41和浅沟槽隔离区48的表面上形成氧化物层46、栅极47以及硅化物层51。举例来说，首先采用例如CVD工艺依次沉积氧化物层46、栅极47以及硅化物层51，并且采用各向异性蚀刻法图案化氧化物层46、栅极47以及硅化物层51。然后，通过沉积电介质(例如氧化物或氮化物)并且在沉积处通过各向异性蚀刻在栅极结构的两侧形成间隔层49。该间隔层49在朝向硅化物层51的顶部方向上逐渐变窄(taper)。在这个实施例中，氧化物层46的厚度为300埃，栅极47为多晶硅栅极，以及硅化物层51可以由0.25μm工艺的硅化钛或0.18μm工艺的硅化铜构成。显然，栅极47包括位于浅沟槽隔离区48上的第一部分和位于半导体衬底40上的第二部分，并且第一部分的底部低于第二部分的底部。换句话说，栅极47从浅沟槽隔离区的表面延伸至半导体衬底的表面，其中浅沟槽隔离区和半导体衬底之间具有台阶。
根据本发明的优先实施例，位于浅沟槽隔离区上的栅极47的底部低于N阱41的顶部大约300～1500埃。因为在栅极47的下面形成氧化物层46，所以栅极47的底部和半导体衬底40的顶部之间的距离略微小于浅沟槽隔离区48的顶部和半导体衬底40的顶部之间的距离。
至于当前的LDMOS设计，采用氮化硅层覆盖低压区内的浅沟槽隔离区，仅仅在高电压区内形成凹陷的浅沟槽隔离区并且当移除牺牲氧化物层时保护位于低压区内的浅沟槽隔离区。
图8为现有技术与本发明中击穿电压的比较示意图。在栅极电压VG等于0V，源极电压Vs等于GND，体电压(bulk voltage)Vb等于GND，并且漏极电压VD逐渐增加的条件下测量击穿电压BVdss。可以发现，根据本发明的LDMOS的击穿电压比现有技术的LDMOS的击穿电压增加了8％。
图9为现有技术与本发明的LDMOS I-V曲线的比较示意图。在VG等于Vcc并且VD等于0.1V的条件下测量电流ID。因为“导通”电阻与VD/ID成比例，所以能够通过VD和ID获得“导通”电阻。根据本发明的“导通”电阻比现有技术的“导通”电阻降低约10％。
因此，根据本发明的LDMOS结构的新的设计不仅减小了“导通”电阻，而且增加了击穿电压。此外，因为通过简单的延长蚀刻牺牲氧化物层的时间形成凹陷的浅沟槽隔离区，所以不需要附加光刻步骤。换句话说，在不通过额外的光刻掩模条件下能够提高LDMOS性能，并且因此不增加制造成本。
同样，尽管详细描述了本发明及其优点，可以理解的是在不脱离本发明精神和范围的条件下可以做出随附权利要求中定义的各种变化、替换和改造。例如，上文讨论的许多工艺能够应用于不同的方法中并且能够被其他工艺替代，或者与其他工艺结合使用。
此外，本发明的保护范围并不限于在说明书中描述的工艺、器械、产品、合成物、手段、方法以及步骤的具体实施例。作为本领域普通技术人员可以从本发明公开内容得到启示的是根据本发明采用现有的或以后可能产生的，能够基本完成本发明实施例的相同功能或基本实现本发明实施例中的相同技术效果的工艺、器械、产品、合成物、手段、方法以及步骤。因此，随附权利要求可以将上述工艺、器械、产品、合成物、手段、方法以及步骤包括在其保护范围内。

Claims (13)

1.一种横向扩散金属氧化物半导体结构，包括：
栅极，其形成在半导体衬底上；
源极，其形成在该半导体衬底中；
漏极，其形成在该半导体衬底中；以及
浅沟槽隔离区，其形成在该半导体衬底中，并且位于该漏极和该栅极之间，其中该浅沟槽隔离区的表面低于该半导体衬底的表面。
2.根据权利要求1所述的横向扩散金属氧化物半导体结构，其中该浅沟槽隔离区的表面比该半导体衬底的表面低300～1500埃。
3.根据权利要求1所述的横向扩散金属氧化物半导体结构，其中位于该浅沟槽隔离区上的该栅极的底面低于该半导体衬底的表面。
4.根据权利要求3所述的横向扩散金属氧化物半导体结构，其中位于该浅沟槽隔离区上的该栅极的底面比该半导体衬底的表面低300～1500埃。
5.根据权利要求1所述的横向扩散金属氧化物半导体结构，进一步包括：氧化物层，其位于该栅极的下面。
6.根据权利要求1所述的横向扩散金属氧化物半导体结构，其中该浅沟槽隔离区被用来承受施加到该漏极的高电压。
7.一种横向扩散金属氧化物半导体结构，包括：
源极，其形成在半导体衬底中；
漏极，其形成在该半导体衬底中；
浅沟槽隔离区，其形成在该半导体衬底中，并且位于该漏极和栅极之间，其中该浅沟槽隔离区的表面低于该半导体衬底的表面；以及
栅极，其包括位于该浅沟槽隔离区上的第一部分和位于该半导体衬底上的第二部分，其中该第一部分的底部低于该第二部分的底部。
8.根据权利要求7所述的横向扩散金属氧化物半导体结构，其中该第一部分的底部比该第二部分的底部低300～1500埃。
9.根据权利要求7所述的横向扩散金属氧化物半导体结构，其中该浅沟槽隔离区的表面比该半导体衬底的表面低300～1500埃。
10.根据权利要求7所述的横向扩散金属氧化物半导体结构，进一步包括：氧化物层，其位于该栅极的下面。
11.一种横向扩散金属氧化物半导体结构，包括：
源极，其形成在半导体衬底中；
漏极，其形成在该半导体衬底中；
浅沟槽隔离区，其形成在该半导体衬底中，并且位于该漏极和栅极之间，其中该浅沟槽隔离区的表面低于该半导体衬底的表面；以及
栅极，其从该浅沟槽隔离区的表面延伸至该半导体衬底的表面，并且在该浅沟槽隔离区和该半导体衬底之间具有一台阶。
12.根据权利要求11所述的横向扩散金属氧化物半导体结构，其中该台阶高度为300～1500埃。
13.根据权利要求11所述的横向扩散金属氧化物半导体结构，其中该浅沟槽隔离区的表面比该半导体衬底的表面低300～1500埃。
CN2008102117194A 2007-09-28 2008-09-23 横向扩散金属氧化物半导体结构 Active CN101399287B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/864,278 US7608889B2 (en) 2007-09-28 2007-09-28 Lateral diffusion metal-oxide-semiconductor structure
US11/864,278 2007-09-28

Publications (2)

Publication Number Publication Date
CN101399287A CN101399287A (zh) 2009-04-01
CN101399287B true CN101399287B (zh) 2010-06-02

Family

ID=40507200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102117194A Active CN101399287B (zh) 2007-09-28 2008-09-23 横向扩散金属氧化物半导体结构

Country Status (2)

Country Link
US (1) US7608889B2 (zh)
CN (1) CN101399287B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386211B (zh) * 2010-08-31 2014-01-08 无锡华润上华半导体有限公司 Ldmos器件及其制造方法
US9228584B2 (en) 2011-11-10 2016-01-05 Schlumberger Technology Corporation Reinforced directional drilling assemblies and methods of forming same
CN103187279B (zh) * 2011-12-29 2016-07-06 无锡华润上华半导体有限公司 半导体器件的制作方法
US9064868B2 (en) * 2012-10-12 2015-06-23 Globalfoundries Inc. Advanced faraday shield for a semiconductor device
US9318366B2 (en) * 2014-01-06 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit having modified isolation structure
US10916542B2 (en) 2015-12-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed STI as the gate dielectric of HV device
CN108831919B (zh) * 2018-05-04 2021-10-15 上海华力集成电路制造有限公司 平面栅mosfet
US10658505B1 (en) * 2018-11-07 2020-05-19 Globalfoundries Singapore Pte. Ltd. High voltage device and a method for forming the high voltage device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972842B2 (ja) * 2001-05-11 2012-07-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20090085112A1 (en) 2009-04-02
CN101399287A (zh) 2009-04-01
US7608889B2 (en) 2009-10-27

Similar Documents

Publication Publication Date Title
CN101399287B (zh) 横向扩散金属氧化物半导体结构
JP5932651B2 (ja) 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子
CN103189987B (zh) 混合型有源-场间隙延伸漏极mos晶体管
US8633539B2 (en) Trench transistor and manufacturing method of the trench transistor
US7767530B2 (en) Transistor having recess channel and fabricating method thereof
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
CN107710418A (zh) 多屏蔽沟槽栅极场效应晶体管
CN101442074B (zh) 沟槽金属氧化物场效应晶体管及其制造方法
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
CN104681448B (zh) 肖特基晶体管的结构及制造方法
WO2006109265A1 (en) Semiconductor device and method for manufacture
JP2004523095A (ja) 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法
CN101320711B (zh) 金属氧化物半导体晶体管及其制作方法
CN103295907A (zh) 半导体装置及其制造方法
US20140008722A1 (en) Vertical-gate mos transistor with field-plate access
US7564098B2 (en) Semiconductor device having trench-type gate and its manufacturing method capable of simplifying manufacturing steps
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
JP2009302450A (ja) 半導体装置およびその製造方法
JP2011187939A (ja) 酸化後のシリコントレンチ底部形状の構造及び形成方法
CN104952803A (zh) 半导体结构的形成方法
US20180247861A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN115050823A (zh) 包括相互分离的沟槽结构的半导体器件
JP2009026809A (ja) 半導体装置とその製造方法
CN102543826A (zh) 准soi结构的制造方法
US20240162334A1 (en) Method of manufacturing method a semiconductor device, a semiconductor device manufactured using this method and a mosfet device manufactured according to the method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant