CN108831919B - 平面栅mosfet - Google Patents

平面栅mosfet Download PDF

Info

Publication number
CN108831919B
CN108831919B CN201810418173.3A CN201810418173A CN108831919B CN 108831919 B CN108831919 B CN 108831919B CN 201810418173 A CN201810418173 A CN 201810418173A CN 108831919 B CN108831919 B CN 108831919B
Authority
CN
China
Prior art keywords
planar
gate
planar gate
layer
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810418173.3A
Other languages
English (en)
Other versions
CN108831919A (zh
Inventor
吕昆谚
谢玟茜
王世铭
黄志森
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810418173.3A priority Critical patent/CN108831919B/zh
Publication of CN108831919A publication Critical patent/CN108831919A/zh
Application granted granted Critical
Publication of CN108831919B publication Critical patent/CN108831919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明公开了一种平面栅MOSFET包括：形成于半导体衬底上的浅沟槽场氧，被浅沟槽场氧所隔离出来的半导体衬底组成有源区；浅沟槽场氧的顶部表面被回刻到低于半导体衬底的顶部表面的位置；一个以上的平面栅形成于有源区上并延伸到有源区两侧的浅沟槽场氧表面；平面栅的长度方向和沟道的长度方向垂直，在沿平面栅的长度方向上的有源区和浅沟槽场氧的交界处平面栅侧面覆盖有源区的顶部突出部分。本发明能消除浅沟槽场氧在沿平面栅的长度方向上的有源区和浅沟槽场氧的交界处产生的漏电，提高器件的性能。

Description

平面栅MOSFET
技术领域
本发明涉及半导体集成电路，特别涉及一种平面栅MOSFET。
背景技术
如图1所示，是现有平面栅MOSFET的版图；如图2所示，是现有平面栅MOSFET的剖面结构图，且图2是沿图1的AA线的剖面图；现有平面栅MOSFET包括：
形成于半导体衬底如硅衬底1上的浅沟槽场氧2，被所述浅沟槽场氧2所隔离出来的所述半导体衬底1组成有源区。
一个以上的平面栅3形成于所述有源区上并延伸到所述有源区两侧的所述浅沟槽场氧2表面。
源区和漏区分别形成于所述平面栅3两侧的所述有源区中，在所述源区和所述漏区之间的所述有源区中形成有沟道区，被所述平面栅3覆盖的所述沟道区的表面用于形成沟道。
图2中，所述平面栅3具有HKMG结构，所述平面栅MOSFET为具有HKMG结构的平面栅MOSFET。HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。
具有HKMG结构的所述平面栅3的栅介质层包括高介电常数层6和金属栅10。
所述栅介质层还包括界面层5以及阻障层7，所述界面层5位于所述高介电常数层6和所述半导体衬底1之间，所述阻障层7位于所述高介电常数层6和所述金属栅10之间。
所述界面层5的材料包括氧化硅。
所述高介电常数层6的材料包括包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。
所述阻障层7的材料包括金属氮化物。
组成所述阻障层7的金属氮化物包括氮化钛或氮化钽。
在所述平面栅3的侧面形成有侧墙11。
所述平面栅3的侧墙11包括氮化硅侧墙和氧化硅侧墙。
所述金属栅10和所述栅介质层之间形成有功函数层9。
在所述功函数层9和所述栅介质层之间形成有反扩散层8。
所述平面栅MOSFET为PMOS，所述PMOS的金属栅10的材料为铝，所述PMOS的反扩散层8的材料为TaN，所述PMOS的功函数层9的材料为TiN。或者，所述平面栅MOSFET为NMOS，所述NMOS的金属栅10的材料为铝，所述NMOS的反扩散层8的材料为TiN和Ti的叠加层，所述NMOS的功函数层9的材料为TiAl。
图1中，在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处如虚线圈101所示；图2中，在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处如虚线圈101a所示，可以看出，所述浅沟槽场氧2会侧面覆盖到所述有源区的顶部，这会对边缘位置处的所述有源区的掺杂以及栅介质层的厚度产生影响，最后会产生弱的短沟道效应并在该边界区域形成由浅沟槽场氧2带来的漏电。
发明内容
本发明所要解决的技术问题是提供一种平面栅MOSFET，能减少在沿沟道宽度方向上两侧有源区和浅沟槽场氧的边界处产生由浅沟槽场氧对有源区的影响形成的漏电。
为解决上述技术问题，本发明提供的平面栅MOSFET包括：
形成于半导体衬底上的浅沟槽场氧，被所述浅沟槽场氧所隔离出来的所述半导体衬底组成有源区。
所述浅沟槽场氧的顶部表面被回刻到低于所述半导体衬底的顶部表面的位置，使所述有源区的顶部突出于所述浅沟槽场氧的顶部表面上。
一个以上的平面栅形成于所述有源区上并延伸到所述有源区两侧的所述浅沟槽场氧表面。
源区和漏区分别形成于所述平面栅两侧的所述有源区中，在所述源区和所述漏区之间的所述有源区中形成有沟道区，被所述平面栅覆盖的所述沟道区的表面用于形成沟道。
所述平面栅的长度方向和所述沟道的长度方向垂直，在沿所述平面栅的长度方向上的所述有源区和所述浅沟槽场氧的交界处所述平面栅侧面覆盖所述有源区的顶部突出部分，用于消除所述浅沟槽场氧在沿所述平面栅的长度方向上的所述有源区和所述浅沟槽场氧的交界处产生的漏电。
进一步的改进是，所述平面栅由栅氧化层和多晶硅栅叠加而成。
进一步的改进是，所述平面栅具有HKMG结构，所述平面栅MOSFET为具有HKMG结构的平面栅MOSFET。
进一步的改进是，具有HKMG结构的所述平面栅的栅介质层包括高介电常数层。
进一步的改进是，所述栅介质层还包括界面层以及阻障层，所述界面层位于所述高介电常数层和所述半导体衬底之间，所述阻障层位于所述高介电常数层和所述金属栅之间。
进一步的改进是，所述界面层的材料包括氧化硅。
进一步的改进是，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
进一步的改进是，所述阻障层的材料包括金属氮化物。
进一步的改进是，组成所述阻障层的金属氮化物包括氮化钛或氮化钽。
进一步的改进是，在所述平面栅的侧面形成有侧墙。
进一步的改进是，所述平面栅的侧墙包括氮化硅侧墙和氧化硅侧墙。
进一步的改进是，所述金属栅和所述栅介质层之间形成有功函数层。
进一步的改进是，在所述功函数层和所述栅介质层之间形成有反扩散层。
进一步的改进是，所述平面栅MOSFET为PMOS，所述PMOS的金属栅的材料为铝，所述PMOS的反扩散层的材料为TaN，所述PMOS的功函数层的材料为TiN。
进一步的改进是，所述平面栅MOSFET为NMOS，所述NMOS的金属栅的材料为铝，所述NMOS的反扩散层的材料为TiN和Ti的叠加层，所述NMOS的功函数层的材料为TiAl。
本发明对浅沟槽场氧的结构做了特别的设计，主要是将浅沟槽场氧的顶部表面回刻到低于半导体衬底的顶部表面，从而使有源区的顶部突出于浅沟槽场氧的顶部表面上，这样平面栅跨越有源区和浅沟槽场氧的边界时会侧面覆盖有源区的顶部突出部分，能消除浅沟槽场氧在沿平面栅的长度方向上的有源区和浅沟槽场氧的交界处产生的漏电，也即本发明能减少在沿沟道宽度方向上两侧有源区和浅沟槽场氧的边界处产生由浅沟槽场氧对有源区的影响形成的漏电，从而能提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有平面栅MOSFET的版图；
图2是现有平面栅MOSFET的剖面结构图；
图3是本发明实施例平面栅MOSFET的剖面结构图。
具体实施方式
如图3所示，是本发明实施例平面栅MOSFET的剖面结构图，图3对应的版图请参考图1所示，图3是沿图1的AA线的剖面图；本发明实施例平面栅MOSFET包括：
形成于半导体衬底如硅衬底1上的浅沟槽场氧2，被所述浅沟槽场氧2所隔离出来的所述半导体衬底1组成有源区。
所述浅沟槽场氧2的顶部表面被回刻到低于所述半导体衬底1的顶部表面的位置，使所述有源区的顶部突出于所述浅沟槽场氧2的顶部表面上。图3中，虚线BB表示了回刻后的所述浅沟槽场氧2的顶部表面的位置，可以看出，虚线BB位于所述有源区的顶部表面下方，使得所述有源区的顶部突出于所述浅沟槽场氧的顶部，也即使得所述浅沟槽场氧的顶部不会影响到所述有源区的顶部。
一个以上的平面栅3形成于所述有源区上并延伸到所述有源区两侧的所述浅沟槽场氧2表面。
源区和漏区分别形成于所述平面栅3两侧的所述有源区中，在所述源区和所述漏区之间的所述有源区中形成有沟道区，被所述平面栅3覆盖的所述沟道区的表面用于形成沟道。
所述平面栅3的长度方向和所述沟道的长度方向垂直，在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处所述平面栅3侧面覆盖所述有源区的顶部突出部分，用于消除所述浅沟槽场氧2在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处产生的漏电。图1中，在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处如虚线圈101所示；图3中，在沿所述平面栅3的长度方向上的所述有源区和所述浅沟槽场氧2的交界处如虚线圈101b所示，可以看出，虚线圈101b处的所述平面栅3侧面覆盖所述有源区的顶部突出部分。
本发明实施例中，所述平面栅3具有HKMG结构，所述平面栅MOSFET为具有HKMG结构的平面栅MOSFET。在其它实施例中也能为：所述平面栅3由栅氧化层和多晶硅栅叠加而成。
具有HKMG结构的所述平面栅3的栅介质层包括高介电常数层6和金属栅10。
所述栅介质层还包括界面层5以及阻障层7，所述界面层5位于所述高介电常数层6和所述半导体衬底1之间，所述阻障层7位于所述高介电常数层6和所述金属栅10之间。
所述界面层5的材料包括氧化硅。
所述高介电常数层6的材料包括包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。
所述阻障层7的材料包括金属氮化物。
组成所述阻障层7的金属氮化物包括氮化钛或氮化钽。
在所述平面栅3的侧面形成有侧墙11。
所述平面栅3的侧墙11包括氮化硅侧墙和氧化硅侧墙。
所述金属栅10和所述栅介质层之间形成有功函数层9。
在所述功函数层9和所述栅介质层之间形成有反扩散层8。
所述平面栅MOSFET为PMOS，所述PMOS的金属栅10的材料为铝，所述PMOS的反扩散层8的材料为TaN，所述PMOS的功函数层9的材料为TiN。或者，所述平面栅MOSFET为NMOS，所述NMOS的金属栅10的材料为铝，所述NMOS的反扩散层8的材料为TiN和Ti的叠加层，所述NMOS的功函数层9的材料为TiAl。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种平面栅MOSFET，其特征在于，包括：
形成于半导体衬底上的浅沟槽场氧，被所述浅沟槽场氧所隔离出来的所述半导体衬底组成有源区；
所述浅沟槽场氧的顶部表面被回刻到低于所述半导体衬底的顶部表面的位置，使所述有源区的顶部突出于所述浅沟槽场氧的顶部表面上；
一个以上的平面栅形成于所述有源区上并延伸到所述有源区两侧的所述浅沟槽场氧表面；
源区和漏区分别形成于所述平面栅两侧的所述有源区中，在所述源区和所述漏区之间的所述有源区中形成有沟道区，被所述平面栅覆盖的所述沟道区的表面用于形成沟道；
所述平面栅的长度方向和所述沟道的长度方向垂直，在沿所述平面栅的长度方向上的所述有源区和所述浅沟槽场氧的交界处所述平面栅侧面覆盖所述有源区的顶部突出部分，用于消除所述浅沟槽场氧在沿所述平面栅的长度方向上的所述有源区和所述浅沟槽场氧的交界处产生的漏电；
所述平面栅具有HKMG结构，所述平面栅MOSFET为具有HKMG结构的平面栅MOSFET。
2.如权利要求1所述的平面栅MOSFET，其特征在于：具有HKMG结构的所述平面栅的栅介质层包括高介电常数层。
3.如权利要求2所述的平面栅MOSFET，其特征在于：所述栅介质层还包括界面层以及阻障层，所述界面层位于所述高介电常数层和所述半导体衬底之间，所述阻障层位于所述高介电常数层和金属栅之间。
4.如权利要求3所述的平面栅MOSFET，其特征在于：所述界面层的材料包括氧化硅。
5.如权利要求3所述的平面栅MOSFET，其特征在于：所述高介电常数层的材料包括三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
6.如权利要求3所述的平面栅MOSFET，其特征在于：所述阻障层的材料包括金属氮化物。
7.如权利要求6所述的平面栅MOSFET，其特征在于：组成所述阻障层的金属氮化物包括氮化钛或氮化钽。
8.如权利要求1所述的平面栅MOSFET，其特征在于：在所述平面栅的侧面形成有侧墙。
9.如权利要求8所述的平面栅MOSFET，其特征在于：所述平面栅的侧墙包括氮化硅侧墙和氧化硅侧墙。
10.如权利要求2所述的平面栅MOSFET，其特征在于：金属栅和所述栅介质层之间形成有功函数层。
11.如权利要求10所述的平面栅MOSFET，其特征在于：在所述功函数层和所述栅介质层之间形成有反扩散层。
12.如权利要求11所述的平面栅MOSFET，其特征在于：所述平面栅MOSFET为PMOS，所述PMOS的金属栅的材料为铝，所述PMOS的反扩散层的材料为TaN，所述PMOS的功函数层的材料为TiN。
13.如权利要求11所述的平面栅MOSFET，其特征在于：所述平面栅MOSFET为NMOS，所述NMOS的金属栅的材料为铝，所述NMOS的反扩散层的材料为TiN和Ti的叠加层，所述NMOS的功函数层的材料为TiAl。
CN201810418173.3A 2018-05-04 2018-05-04 平面栅mosfet Active CN108831919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810418173.3A CN108831919B (zh) 2018-05-04 2018-05-04 平面栅mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810418173.3A CN108831919B (zh) 2018-05-04 2018-05-04 平面栅mosfet

Publications (2)

Publication Number Publication Date
CN108831919A CN108831919A (zh) 2018-11-16
CN108831919B true CN108831919B (zh) 2021-10-15

Family

ID=64148227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810418173.3A Active CN108831919B (zh) 2018-05-04 2018-05-04 平面栅mosfet

Country Status (1)

Country Link
CN (1) CN108831919B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334828A (zh) * 2020-10-10 2022-04-12 长鑫存储技术有限公司 半导体器件制造方法、半导体器件及存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071515B2 (en) * 2003-07-14 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101399287A (zh) * 2007-09-28 2009-04-01 台湾积体电路制造股份有限公司 横向扩散金属氧化物半导体结构
CN103579334A (zh) * 2012-07-24 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104022063A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
CN104425278A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及半导体器件的形成方法
CN104576499A (zh) * 2013-10-12 2015-04-29 中芯国际集成电路制造(上海)有限公司 Ldmos的制造方法
CN104916543A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 具有晶体结构的n功函金属
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315728B1 (ko) * 1999-12-31 2001-12-13 박종섭 트랜지스터 및 그의 제조 방법
KR100475081B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
KR100655291B1 (ko) * 2005-03-14 2006-12-08 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
CN102593038A (zh) * 2011-01-17 2012-07-18 上海华虹Nec电子有限公司 浅沟槽隔离的制造方法
CN106409830B (zh) * 2015-07-27 2020-05-05 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
TWI606448B (zh) * 2015-07-29 2017-11-21 國立交通大學 介電質熔絲型記憶電路及其操作方法
US9799755B2 (en) * 2016-03-25 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device and method for manufacturing shallow trench isolation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071515B2 (en) * 2003-07-14 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101399287A (zh) * 2007-09-28 2009-04-01 台湾积体电路制造股份有限公司 横向扩散金属氧化物半导体结构
CN103579334A (zh) * 2012-07-24 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104022063A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
CN104425278A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及半导体器件的形成方法
CN104576499A (zh) * 2013-10-12 2015-04-29 中芯国际集成电路制造(上海)有限公司 Ldmos的制造方法
CN104916543A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 具有晶体结构的n功函金属
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
The Impact of Shallow Trench Isolation Effects on Circuit Performance;Sravan K等;《ICCAD-IEEE ACM International Conference on Computer-Aided Design》;20131121;289-294 *
提高良率的浅槽隔离刻蚀工艺研究;阮炯明;《优秀硕士学位论文全文库》;20150315;I135-125 *

Also Published As

Publication number Publication date
CN108831919A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US7952142B2 (en) Variable width offset spacers for mixed signal and system on chip devices
US10056462B2 (en) Metal gate structure and manufacturing method thereof
WO2010095186A1 (ja) 半導体装置及びその製造方法
US11139384B2 (en) Method for fabricating semiconductor device
TWI656603B (zh) 半導體元件及其製程
US10276679B2 (en) Semiconductor device and method for manufacturing the same
US11881518B2 (en) Metal gate structure and method of fabricating the same
US20200119150A1 (en) Semiconductor devices
US7790553B2 (en) Methods for forming high performance gates and structures thereof
CN102347357B (zh) Mosfet结构及其制作方法
US20140015063A1 (en) Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
CN106409889B (zh) 半导体元件
US20070278590A1 (en) Cmos with dual metal gate
CN108831919B (zh) 平面栅mosfet
US20230395691A1 (en) Nanosheet device with dipole dielectric layer and methods of forming the same
US6660578B1 (en) High-K dielectric having barrier layer for P-doped devices and method of fabrication
US20210125927A1 (en) Semiconductor device having contact plug connected to gate structure on pmos region
US10418454B2 (en) Semiconductor device and manufacturing method therefor
US10164052B2 (en) Semiconductor device and method for fabricating the same
CN114695538A (zh) 具有hkmg的mos晶体管及其制造方法
CN110444593A (zh) 金属栅mos晶体管
US20120286373A1 (en) Gate structure and method for manufacturing the same
CN102254945A (zh) Mosfet结构及其制作方法
US11916105B2 (en) Semiconductor device with corner isolation protection and methods of forming the same
US20230299083A1 (en) Semiconductor device including fin field effect transistor and planar fin field effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant