CN102543826A

CN102543826A - 准soi结构的制造方法

Info

Publication number: CN102543826A
Application number: CN2010106205613A
Authority: CN
Inventors: 洪中山
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-12-31
Filing date: 2010-12-31
Publication date: 2012-07-04
Anticipated expiration: 2030-12-31
Also published as: CN102543826B

Abstract

一种准SOI结构的制造方法，包括：提供衬底，在所述衬底上形成栅极结构；以所述栅极结构为掩模图形化所述衬底，在栅极结构的两侧形成第一沟槽；形成位于第一沟槽侧壁上的沟槽侧墙；以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；图形化所述绝缘层形成L型绝缘层；在未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层，所述第一半导体层覆盖所述L型绝缘层；去除沟槽侧墙；进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层。本发明简化了制造工艺。

Description

准SOI结构的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种准SOI结构的制造方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多。随着半导体集成电路的进一步发展，半导体元件的尺寸也随之减小，MOS晶体管的工艺也有许多的改进。

现有技术中发展了一种超薄体(Ultra Thin Bulk，UTB)绝缘体上硅(Siliconon Insulator，SOI)器件，所述超薄体SOI器件中，硅薄膜很薄，通常厚度小于1/4的栅长，但是超薄体SOI器件中的超薄硅薄膜会导致迁移率降低、阈值电压增大以及性能涨落增大等问题，严重影响了器件的性能。

在《信息科学》杂志2008年第38卷第6期的921～932的页面内，公布了题目为“32nm及其以下技术节点CMOS技术中的新工艺及新结构器件”的技术文献，在所述技术文献中公开了一种准SOI结构。

参考图1示出了所述技术文献中公开的准SOI结构的示意图。所述准SOI结构包括衬底10；位于衬底10上的栅极结构，所述栅极结构包括依次位于衬底10上的栅极介质层13和栅极14，包围所述栅极介质层13和栅极14的侧墙16，所述栅极结构具有第一侧和第二侧；位于栅极结构第一侧的衬底10上形成有源区12，位于栅极结构第二侧的衬底10上形成有漏区15，位于源区12、漏区15下方的衬底中形成有“L型”的绝缘层11，与所述绝缘层11未包围的源区12、漏区15临近的区域形成有源漏延伸区18，所述源漏延伸区18位于侧墙16下方。所述技术文献提供的准SOI结构可抑制短沟效应，且可以降低寄生电容和电阻。

相应地，所述技术文献还提供了图1所示的准SOI结构的制造方法，所述制造方法可概括为以下步骤：

在衬底上形成栅极介质层；

在栅极介质层上沉积多晶硅，形成栅极；

形成包围所述栅极介质层和栅极的侧墙；

进行离子注入，以形成源漏延伸区；

通过电感耦合等离子体(ICP，inductively coupled plasma)各向异性蚀刻源漏区，随后形成氮化硅侧墙以保护源漏延伸区在后续形成“L型”绝缘层过程中不被氧化；

通过ICP继续蚀刻源区和漏区，随后利用低温湿氧氧化在源区和漏区周围形成“L型”绝缘层；

湿法去除氮化硅侧墙，然后沉积多晶硅以填充源区、漏区的凹陷区；

通过化学机械抛光技术平坦化；

进行源区、漏区离子注入。

所述准SOI结构的制造过程中，需要先用多晶硅填充源区、漏区的凹陷区，之后通过化学机械研磨进行平坦化处理等，其工艺较为复杂。

更进一步地，所述方法中通过多晶硅形成源区和漏区，这使准SOI结构的电学性能受到影响。

发明内容

本发明解决的问题是提供一种制造过程简单的准SOI结构的制造方法。

为解决上述问题，本发明提供一种准SOI结构的制造方法，包括：提供衬底，在所述衬底上形成栅极结构；以所述栅极结构为掩模图形化所述衬底，在栅极结构的两侧形成第一沟槽；形成位于第一沟槽侧壁上的沟槽侧墙；以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；图形化所述绝缘层形成L型绝缘层；在未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层，所述第一半导体层覆盖所述L型绝缘层；去除沟槽侧墙；进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层；在栅极结构两侧的衬底中形成源/漏区。

与现有技术相比，本发明具有以下优点：

1.由于水平外延生长形成的第二半导体层表面较为平坦，无需通过化学机械研磨进行平坦化处理，简化了工艺步骤。

2.第一半导体层和第二半导体层的材料均选用单晶硅，可使MOS管具有良好的电学性能。

附图说明

图1是现有技术准SOI结构一实施例的示意图；

图2是本发明准SOI结构制造方法一实施例的流程示意图；

图3至图13是本发明准SOI结构制造方法形成的准SOI结构一实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

为了解决背景技术中所描述的问题，本发明的发明人提供一种准SOI结构的制造方法。参考图2，示出了本发明准SOI结构制造方法一实施方式的流程示意图，所述准SOI结构的制造方法包括以下步骤：

步骤S1，提供衬底，所述衬底中形成多个隔离结构，位于隔离结构之间的所述衬底上形成有栅极结构；

步骤S2，以所述栅极结构为掩模图形化所述衬底，形成第一沟槽；

步骤S3，形成位于第一沟槽侧壁上沟槽侧墙；

步骤S4，以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；

步骤S5，在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；

步骤S6，形成掩模图形，所述掩模图形覆盖所述栅极结构、且覆盖靠近栅极结构侧的位于第二沟槽底部上的部分绝缘层；

步骤S7，去除未被掩模图形覆盖的绝缘层材料，形成L型绝缘层；

步骤S8，在L型绝缘层上、未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层；

步骤S9，去除沟槽侧墙；

步骤S10，进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层；

步骤S11，在栅极结构两侧的衬底中形成源/漏区。

下面结合附图对上述各步骤做进一步描述。

参考图3至参考图13，示出了本发明准SOI结构制造方法形成的一准SOI结构的实施例的示意图。

参考图3，执行步骤S1，提供衬底101，所述衬底101的材料为硅、锗或者硅锗，本实施例以NMOS管为例，所述衬底101为P掺杂的硅衬底。

所述衬底101中形成多个隔离结构102，所述隔离结构102用于隔离各个MOS管，相应地，隔离结构102之间的衬底101区域用于形成MOS管，具体地，所述隔离结构102可以是浅沟槽隔离结构(Shallow trench Isolation，STI)。

位于隔离结构之间的衬底101上形成有栅极结构，所述栅极结构包括依次位于衬底101上的栅极介质层103，栅极106，栅极保护层107，包围所述栅极介质层103、栅极106、栅极保护层107的侧墙105，具体地，所述栅极106的材料为多晶硅，所述栅极介质层103的材料为氧化硅或氮化硅，所述侧墙105的材料为氧化硅，所述栅极保护层107的材料为氮化硅。

本实施例中，所述栅极结构下的衬底101中还形成有轻掺杂区104，所述轻掺杂区101为P型轻掺杂区。

参考图4，执行步骤S2，具体地，以栅极结构为掩模、采用无图形蚀刻(Blanket Etch，即无需覆盖光刻胶进行蚀刻)的方法在栅极结构周围的区域形成第一沟槽108，本实施例中，所述无图形蚀刻可以是无图形干法蚀刻或无图形湿法蚀刻，所述第一沟槽108的深度决定L型绝缘层的起始位置，较佳地，所述第一沟槽108的深度在的范围内。

参考图5，执行步骤S3，实际应用中，形成沟槽侧墙的步骤包括：在第一沟槽108的侧壁和底部沉积介质材料，形成保形覆盖所述第一沟槽108的介质层，之后去除位于第一沟槽108底部的介质层材料，在第一沟槽108的侧壁上形成沟槽侧墙114。具体地，所述沟槽侧墙114的材料为氮化硅。

参考图6，执行步骤S4，以所述沟槽侧墙114为掩模蚀刻第一沟槽108的底部的硅衬底，形成第二沟槽109；具体地，所述蚀刻为无图形蚀刻，所述无图形蚀刻可以是无图形干法蚀刻或无图形湿法蚀刻，在湿法蚀刻时，所述沟槽侧墙114下方的衬底会被少量去除。

由于第二沟槽109的深度与L型绝缘层的垂直方向的高度相关，较佳地，所述第二沟槽109中，从沟槽侧墙114底部到第二沟槽109底部的距离在

的范围内。

需要说明的是，为了避免后续向第二沟槽109中填充半导体材料时产生空洞，较佳地，所述第二沟槽109侧壁倾角(本实施例中，所述侧壁倾角指的是沟槽侧壁与沟槽底部夹角的补角)的角度需小于等于87°。

参考图7，执行步骤S5，在第二沟槽109的底部和第二沟槽109的侧壁上形成绝缘层110，具体地，所述绝缘层110为氧化硅层，通过炉管或等离子体氧化的方法形成所述氧化硅层，在形成氧化硅层的过程中采用的反应气体包括氧气、臭氧、一氧化氮、一氧化二氮、水蒸气等。所述氧化层的厚度在

的范围内。

参考图8，执行步骤S6，本发明中所述掩模图形为光刻胶11，具体地，在栅极结构、以及靠近所述栅极结构侧的第二沟槽109的底部上覆盖光刻胶111，较佳地，所述光刻胶111覆盖第二沟槽109底部的一半以上，以保证后续形成的L型绝缘层的水平向的长度；

参考图9，执行步骤S7，去除光刻胶111未覆盖的绝缘层，具体地，所去除的绝缘层包括位于光刻胶111底部未被光刻胶111覆盖的绝缘层，以及位于第二沟槽远离栅极结构的侧壁上的绝缘层，从而形成位于光刻胶底部的绝缘层、位于第二沟槽靠近栅极结构的侧壁上的绝缘层构成的L型绝缘层112。

本实施例中通过湿法剥离(wet stip)的方法去除所述氧化硅，具体地，所述绝缘层的材料为氧化硅，采用低浓度氢氟酸溶液对所述氧化硅进行湿法剥离。

较佳地，去除绝缘层时，需完全去除位于第二沟槽远离栅极结构的侧壁上的绝缘层。

在步骤S7之后，执行步骤S8之前，还包括去除掩模图形的步骤，具体地，所述掩模图形为光刻胶图形，通过灰化方法去除所述光刻图形。

参考图10，执行步骤S8，第一半导体层113的材料为单晶硅，较佳地，通过水平外延生长(Lateral Epitaxy)方法形成所述单晶硅，具体地，所述水平外延生长工艺中，垂直方向的生长速度非常慢，具体地，垂直方向生长的速度与水平方向生长速度的比例在0∶1～0.2∶1的范围内，较佳地，垂直方向生长速度与水平方向生长速度的比例在0∶1～0.1∶1的范围内，也就是说水平方向生长量占整个生长量的90％～100％，那么相应地，垂直方向的生长占整个生长的0～10％。

通常水平外延生长可形成于沟槽的侧墙上，因此本实施例中，在第二沟槽侧壁上的L型绝缘层上形成单晶硅，选用水平外延生长的方式。

具体地，所述水平外延生长可采用快速热退火化学气相沉积、超高真空化学气相沉积、分子束外延法等的方法实现。在生长单晶硅时的生长条件包括：向反应腔室内通入的反应气体包括氢气、氯化氢和二氯硅烷，反应气体通入反应腔室的流量在20～200sccm的范围，生长温度在500～900℃的范围内，气压在5～60Torr的范围内，并且生长时间在2～30分钟的范围内。

需要说明的是，所述第一半导体层113的厚度需足以覆盖所述L型绝缘层，避免后续去除沟槽侧墙时造成L型绝缘层受到损伤，但是，所述第一半导体层113不能覆盖所述沟槽侧墙，而避免影响后续去除沟槽侧墙的步骤。

可选地，如果在第一次水平外延过程中，沉积了过多的单晶硅材料，可以增加一步去除(recess)步骤，以去除多余的单晶硅材料。

参考图11，执行步骤S9，去除沟槽侧墙114；可采用干法蚀刻或湿法蚀刻去除沟槽侧墙114，具体地，所述沟槽侧墙114的材料为氮化硅，可采用热磷酸去除所述氮化硅的沟槽侧墙114。

参考图12，执行步骤S10，进行第二次半导体材料沉积，较佳地，本步骤与步骤8中的半导体材料相同，具体地，所述第二次半导体材料沉积的材料为单晶硅，类似地，可采用水平外延生长形成单晶硅，所述水平外延生长可采用快速热退火化学气相沉积、超高真空化学气相沉积、或者分子束外延的方法实现。

采用水平外延生长，可较好地掌握半导体材料的生长速度，从而可较好地控制半导体材料的厚度，直至所述半导体材料与衬底表面齐平，从而形成第二半导体层116。

参考图13，执行步骤S11，可通过离子注入或离子扩散对栅极结构两侧的衬底进行掺杂，形成重掺杂区，所述重掺杂区为源/漏区115。

本实施例中，所述源/漏区115为N型掺杂区，可采用磷离子或砷离子进行离子注入，形成N型掺杂的源/漏区115。在形成源/漏区115可以进行退火工艺，退火工艺中的温度小于600℃。

完成以上的工艺步骤后，可以继续形成接触孔以及互连线。

至此，完成了MOS管的制造过程，所述MOS管的源/漏区115下方埋有L型的绝缘层，从而完成了本发明准SOI结构的制造过程。

本发明准SOI结构的制造方法中，由于水平外延生长形成的第二半导体层表面较为平坦，无需通过化学机械研磨进行平坦化处理，从而简化了工艺步骤。

此外，第一半导体层和第二半导体层的材料，均选用单晶硅，可使MOS管具有良好的电学性能。

上述实施例中，以NMOS管为例，但是本发明并不限制于此，还可以是PMOS管，本领域技术人员，还可以根据上述实施例和实施方式的描述，进行相应的变形、替换和修改。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种准SOI结构的制造方法，其特征在于，包括：

提供衬底，在所述衬底上形成栅极结构；

以所述栅极结构为掩模图形化所述衬底，在栅极结构的两侧形成第一沟槽；

形成位于第一沟槽侧壁上的沟槽侧墙；

以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；

在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；

图形化所述绝缘层形成L型绝缘层；

在未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层，所述第一半导体层覆盖所述L型绝缘层；

去除沟槽侧墙；

进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层；

在栅极结构两侧的衬底中形成源/漏区。

2.如权利要求1所述的制造方法，其特征在于，包括：所述绝缘层为氧化层，通过炉管或等离子体氧化的方法形成所述氧化层。

3.如权利要求1所述的制造方法，其特征在于，第一沟槽的深度在100～500

的范围内。

4.如权利要求1所述的制造方法，其特征在于，以所述栅极结构为掩模图形化所述衬底，形成第一沟槽的步骤包括：通过无图形蚀刻图形化所述衬底。

5.如权利要求1所述的制造方法，其特征在于，图形化所述绝缘层形成L型绝缘层的步骤包括：形成掩模图形，所述掩模图形覆盖所述栅极结构、且覆盖靠近栅极结构侧的位于第二沟槽底部上的部分绝缘层；去除未被掩模图形覆盖的绝缘层，形成L型绝缘层。

6.如权利要求5所述的制造方法，其特征在于，所述掩模图形覆盖第二沟槽底部的一半以上。

7.如权利要求5所述的制造方法，其特征在于，所述去除未被掩模图形覆盖的绝缘层的步骤包括，通过干法或湿法去除所述绝缘层。

8.如权利要求7所述的制造方法，其特征在于，所述绝缘层的材料为氧化硅，通过含氢氟酸的溶液去除所述氧化硅。

9.如权利要求1所述的制造方法，其特征在于，所述第二沟槽的侧壁倾角的角度小于或等于87°。

10.如权利要求1所述的制造方法，其特征在于，所述沟槽侧墙底部到第二沟槽底部的距离在100～1000

的范围内。

11.如权利要求1所述的制造方法，其特征在于，所述形成位于第一沟槽侧壁上的沟槽侧墙的步骤包括：在第一沟槽侧壁和底部沉积介质材料，形成保形覆盖所述第一沟槽的介质层，之后通过蚀刻去除位于第一沟槽底部的介质层，形成沟槽侧墙。

12.如权利要求11所述的制造方法，其特征在于，具体地，所述沟槽侧墙的材料为氮化硅。

13.如权利要求1所述的制造方法，其特征在于，第一次半导体材料沉积、第二次半导体材料沉积过程中沉积的半导体材料为单晶硅。

14.如权利要求1所述的制造方法，其特征在于，所述单晶硅通过水平外延生长方法形成。

15.如权利要求14所述的制造方法，其特征在于，所述水平外延生长采用快速热退火化学气相沉积、超高真空化学气相沉积或分子束外延法的方法。

16.如权利要15所述的制造方法，其特征在于，所述水平外延生长方法形成单晶硅的生长条件包括：向反应腔室内通入的反应气体包括氢气、氯化氢和二氯硅烷，反应气体通入反应腔室的流量在20～200sccm的范围，生长温度在500～900℃的范围内，气压在5～60Torr的范围内，并且生长时间在2～30分钟的范围内。