CN103681355A - 制备准soi源漏场效应晶体管器件的方法 - Google Patents

制备准soi源漏场效应晶体管器件的方法 Download PDF

Info

Publication number
CN103681355A
CN103681355A CN201310697719.0A CN201310697719A CN103681355A CN 103681355 A CN103681355 A CN 103681355A CN 201310697719 A CN201310697719 A CN 201310697719A CN 103681355 A CN103681355 A CN 103681355A
Authority
CN
China
Prior art keywords
source
layer
effect transistor
field effect
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310697719.0A
Other languages
English (en)
Other versions
CN103681355B (zh
Inventor
黄如
樊捷闻
黎明
杨远程
宣浩然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201310697719.0A priority Critical patent/CN103681355B/zh
Publication of CN103681355A publication Critical patent/CN103681355A/zh
Priority to US14/787,261 priority patent/US9349588B2/en
Priority to PCT/CN2014/074360 priority patent/WO2015089951A1/zh
Application granted granted Critical
Publication of CN103681355B publication Critical patent/CN103681355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种制备准SOI源漏场效应晶体管器件的方法，包括如下步骤：形成器件的有源区；形成器件的栅叠层结构；形成源漏延伸区的掺杂，并在栅叠层两侧形成第一层侧墙；形成凹陷的源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；若采用后栅工艺则去掉之前的假栅，重新进行高k金属栅的淀积；形成接触和金属互联。本发明所述方法能很好地与现有CMOS工艺兼容，具有工艺简单、热预算较小的特点，相比传统的场效应晶体管，依据本发明所述方法制备的准SOI源漏场效应晶体管器件能有效降低泄漏电流，减小器件的功耗。

Description

制备准SOI源漏场效应晶体管器件的方法
技术领域
本发明涉及一种制备准SOI源漏场效应晶体管器件的方法，属于超大规模集成电路制造技术领域。
背景技术
当今半导体制造业在摩尔定律的指导下迅速发展，在不断提高集成电路的性能和集成密度的同时，需要尽可能的减小功耗。制备高性能，低功耗的超短沟器件是未来半导体制造业的焦点。当进入到22纳米技术节点以后，为了克服上述问题，准SOI源漏器件能够很好地减小泄漏电流，降低器件功耗，因而逐渐引起广泛的关注。但是，现有的准SOI源漏器件制备工艺大多限制在硅衬底材料上，不能很好地拓展到锗、三五族材料等高迁移率半导体衬底上；而且，现有制备工艺通过热氧化形成准SOI隔离层，具有较高的热预算，且制备工艺比较复杂，不能很好的应用到大规模集成制造中。
发明内容
本发明针对高性能，低功耗的超短沟器件，提供了一种制备准SOI源漏场效应晶体管器件的方法。该方案可以与传统CMOS工艺兼容，能够很容易地整合到工艺流程中，同时具有较小的热预算，能够应用到除硅以外的包括锗、锗硅及三五族等半导体材料。
所述制备准SOI源漏场效应晶体管器件的方法依次包括如下步骤：
I.通过隔离技术，以第一半导体材料为衬底，在其上形成器件的有源区；
II.在衬底上依次淀积栅介质层和栅材料层，采用前栅工艺或后栅工艺形成器件的栅叠层结构，其中采用前栅工艺形成的栅叠层结构为真栅，采用后栅工艺形成的栅叠层结构为假栅；
III.通过注入技术形成源漏延伸区的掺杂，并在栅叠层两侧形成宽度为L1的第一层侧墙；
IV.形成U型、Σ型或S型凹陷源漏结构；
V.通过化学气相淀积技术（CVD）淀积准SOI源漏隔离层，再通过化学机械抛光技术（CMP）平坦化所述准SOI源漏隔离层，停止在栅材料层上，然后通过各向异性干法刻蚀回刻或者各向同性湿法腐蚀回漂所述准SOI源漏隔离层，在凹陷源漏结构的上面形成厚度为H4的准SOI源漏隔离层，其中所述准SOI源漏隔离层的材料与第一层侧墙的材料不同；
VI.原位掺杂外延第二半导体材料，形成源漏，进行退火激活；
VII.若步骤Ⅱ采用前栅工艺，直接进入步骤Ⅷ；若采用后栅工艺，则将作为假栅牺牲层的栅叠层结构去掉，重新进行高k金属栅的淀积，具体为首先通过湿法腐蚀去掉假栅牺牲层，其次通过原子层淀积（ALD）重新形成具有高介电常数的栅介质层，然后通过原子层淀积或者物理气相淀积物理气相淀积（PVD）重新形成栅材料层，最后通过化学机械抛光技术平坦化栅材料层；
VIII.形成接触和金属互联，完成准SOI源漏硅场效应晶体管器件的制备。
上述制备准SOI源漏场效应晶体管器件的方法的步骤Ⅰ中，所述第一半导体材料为四族半导体材料或者三五族半导体材料，其中：所述四族半导体材料为硅、锗或锗硅，所述三五族半导体材料为砷化镓或者砷化铟。
上述制备准SOI源漏场效应晶体管器件的方法的步骤Ⅰ中的隔离技术为场氧氧化隔离（LOCOS隔离），材料为场氧氧化形成的衬底的氧化物；或者隔离技术为浅沟槽隔离技术（STI隔离），材料为浅沟槽回填的隔离材料，具体是通过化学气相淀积技术淀积形成的氧化硅或者氮化硅。
在所述制备准SOI源漏场效应晶体管器件的方法中的步骤Ⅱ中的栅叠层结构为真栅则保留到最后；栅叠层结构为假栅则最后作为牺牲层去掉，重新淀积高k金属栅叠层；所述栅介质层的材料是通过氧化和后续退火形成的衬底材料的氧化物或氮氧化合物，或者是通过原子层淀积技术淀积形成的高介电常数介质材料，或者是衬底材料的氧化物或氮氧化合物与高介电常数介质材料的混合物；所述栅材料层是通过化学气相淀积技术形成的多晶硅，或者是通过原子层淀积或物理气相淀积形成的导电材料，所述导电材料为氮化钛、氮化钽、钛或铝。
所述制备准SOI源漏场效应晶体管器件的方法中的步骤Ⅲ中，形成源漏延伸区的掺杂结构采用的注入技术为束线离子注入技术、等离子体掺杂技术或者单分子层淀积掺杂技术；所述栅叠层两侧的第一层侧墙的材料可为氮化硅，通过CVD和各向异性干法刻蚀而形成。
所述制备准SOI源漏场效应晶体管器件的方法中的步骤Ⅳ中，凹陷源漏结构为U型凹陷源漏结构、Σ型凹陷源漏结构或者S型凹陷源漏结构，其中：U型凹陷源漏结构是通过各向异性干法刻蚀第一半导体衬底材料而形成，刻蚀深度为H1；Σ型凹陷源漏结构是在所述U型凹陷源漏结构的基础上继续使用TMAH腐蚀液采用各向异性湿法腐蚀第一半导体衬底，腐蚀深度为H2，H2大于H1而形成；S型凹陷源漏结构是在所述U型凹陷源漏结构的基础上，首先通过CVD和各向异性干法刻蚀形成宽度为L2的第二层侧墙，第二层侧墙的材料与第一层侧墙的材料不同且其对第一半导体材料具有1:5以上的各向异性干法刻蚀选择比，其次通过各向同性干法刻蚀第一半导体衬底，纵向刻蚀深度为H3，横向刻蚀宽度为L3，L3大于L2而形成，同时通过各向同性湿法腐蚀去掉第二层侧墙。
所述U型凹陷源漏结构的刻蚀深度为H1，Σ型凹陷源漏结构的刻蚀深度为H1+H2，S型凹陷源漏结构的刻蚀深度为H1+H3，所述准SOI源漏隔离层高度H4均小于凹陷源漏结构的刻蚀深度，使得凹陷源漏延伸区预留有窗口，后续能够进行外延工艺形成源漏接触。
相比U型凹陷源漏结构，Σ形凹陷源漏结构中的源漏延伸区能够更好地被后续形成的准SOI源漏隔离材料包裹，具有更小的泄漏电流；如果后续外延形成的源漏采用第二半导体材料，Σ形凹陷源漏结构能够更好地将外延第二半导体材料源漏产生的应力传导到第一半导体材料沟道，具有更高的迁移率。相比U型凹陷源漏结构，S形凹陷源漏结构中的源漏延伸区能够更好地被后续形成的准SOI源漏隔离材料包裹，具有更小的泄漏电流。
所述制备准SOI源漏场效应晶体管器件的方法中的步骤Ⅴ中，准SOI源漏隔离层的材料与第一层侧墙的材料不同，可选氧化硅或具有更好导热性的氧化铝。
所述制备准SOI源漏场效应晶体管器件的方法中的步骤Ⅵ中，原位掺杂外延第二半导体的材料与第一半导体的材料相同或者不同，原位掺杂外延第二半导体材料形成CMOS源漏，可对PMOS进行P型掺杂或者对NMOS进行N型掺杂。所述退火激活方式为多种，包括炉退火、快速热退火、闪耀退火、激光退火或者其中多种方式的组合。
如果原位掺杂外延第二半导体的材料与第一半导体的材料不同，可利用不同半导体之间晶格大小的不同，产生应力，提高第一半导体材料沟道的迁移率，如对硅的PMOS采用SiGe源漏，对硅的NMOS采用SiC源漏。
以硅衬底为例，本发明制备准SOI源漏硅场效应晶体管器件的技术方案包括如下步骤：
A.利用STI隔离技术形成器件的有源区：
(a)通过热氧化在硅衬底上形成第一层氧化硅，作为氮化硅的缓冲层；
(b)通过低压化学气相淀积（LPCVD）在第一层氧化硅上淀积第一层氮化硅，作为CMP的停止层；
(c)通过光刻和各向异性干法刻蚀第一层氮化硅、第一层氧化硅和硅衬底，形成STI槽；
(d)通过热氧化在STI槽里面形成第二层氧化硅（Oxide Liner），作为STI回填缓冲层；
(e)通过高密度等离子体化学气相淀积（HDPCVD）形成第三层氧化硅，作为STI槽回填材料；
(f)通过CMP平坦化第三层氧化硅，停止在第一层氮化硅上；
(g)通过各向同性湿法腐蚀去掉第一层氮化硅和第一层氧化硅。
B.淀积栅介质层和栅材料层，并通过光刻刻蚀技术形成器件的栅叠层结构：
(a)通过热氧化在硅衬底上形成第四层氧化硅，作为假栅介质层；
(b)通过低压化学气相淀积（LPCVD）第一层多晶硅，作为假栅材料层；
(c)通过低压化学气相淀积（LPCVD）第二层氮化硅，作为栅硬掩膜层；
(d)通过光刻和各向异性干法刻蚀第二层氮化硅、第一层多晶硅和第四层氧化硅，形成栅叠层结构。
C.形成源漏延伸区的掺杂，并在栅叠层两侧形成侧墙：
(a)源漏延伸区通过注入技术，形成掺杂；
(b)通过低压化学气相淀积（LPCVD）形成第三层氮化硅，作为第一层侧墙材料，淀积厚度为L1；
(c)通过各向异性干法刻蚀第三层氮化硅，形成栅叠层结构两侧的第一层侧墙，第一层侧墙的宽度为L1。
D.形成U型凹陷源漏结构、Σ型凹陷源漏结构或者S型凹陷源漏结构，其中，
形成U型凹陷源漏结构：
(a)各向异性干法刻蚀硅衬底，刻蚀深度为H1，形成U型凹陷源漏结构。
形成Σ型凹陷源漏结构：
(a)通过各向异性干法刻蚀硅衬底，刻蚀深度为H1；
(b)通过各向异性湿法腐蚀硅衬底，腐蚀深度为H2，H2>H1，形成Σ型凹陷源漏结构。
形成S型凹陷源漏结构：
(a)通过各向异性干法刻蚀硅衬底，刻蚀深度为H1；
(b)通过LPCVD淀积第五层氧化硅，作为第二层侧墙材料，淀积厚度为L2；
(c)通过各向异性干法刻蚀第五层氧化硅，形成保护源漏延伸区不被后续各向同性干法刻蚀工艺去除的第二层侧墙，第二层侧墙的宽度为L2；
(d)通过各向同性干法刻蚀硅衬底，纵向刻蚀深度为H3，横向刻蚀宽度为L3，L3>L2，形成S型凹陷源漏结构；
(e)通过各向同性湿法腐蚀去除第五层氧化硅（第二层侧墙）。
E.在凹陷源漏结构的上面形成准SOI源漏隔离层：
(a)通过LPCVD形成第一层氧化铝，作为准SOI源漏隔离层材料；
(b)通过CMP平坦化第一层氧化铝，停止在第二层氮化硅上（栅硬掩膜层）；
(c)通过各向异性干法刻蚀第一层氧化铝，停止在第三层氧化硅（STI氧化硅）上；
(d)通过各向同性湿法腐蚀第一层氧化铝，形成准SOI源漏隔离层，隔离层厚度为H4，对于凹陷源漏结构为U型凹陷源漏结构，H4<H1；对于凹陷源漏结构为Σ型凹陷源漏结构，H4<H1+H2；对于凹陷源漏结构为S型凹陷源漏结构，H4<H1+H3；目的是留有源漏延伸区窗口，后续能够进行外延工艺形成源漏接触。
F.原位掺杂外延源漏，退火激活
(a)通过之前预留的源漏延伸区外延窗口，原位掺杂外延P型锗硅源漏；
(b)通过激光退火和快速热退火，激活杂质。
G.去掉之前作为假栅的栅叠层结构，重新进行高k金属栅的淀积：
(a)通过LPCVD淀积第六层氧化硅，作为第零隔离介质层；
(b)通过CMP平坦化第六层氧化硅、第二层氮化硅和第三层氮化硅，停止在第一层多晶硅（栅材料层）上；
(c)通过各向同性湿法腐蚀去除第一层多晶硅（假栅材料层）；
(d)通过各向同性湿法腐蚀去除第四层氧化硅（假栅介质层）；
(e)通过原位蒸汽氧化形成界面层；
(f)通过ALD形成第一层高介电常数介质（真栅介质层）；
(g)通过ALD形成第一层金属功函数（真栅功函数调节层）；
(h)通过PVD形成第一层金属栅（真栅材料层）；
(i)通过CMP平坦化第一层金属栅，停止在第六层氧化硅上；
H.形成接触和金属互联，完成准SOI源漏硅场效应晶体管器件的制备。
本发明具有以下技术效果：
本发明针对高性能、低功耗的超短沟器件，提供了一种制备准SOI源漏场效应晶体管器件的方法。该方案可以与传统CMOS工艺兼容，能够很容易地整合到工艺流程中，同时具有较小的热预算，能够应用到除硅以外的包括锗、锗硅及三五族等半导体材料；有利于应有到大规模集成电路制造中。
附图说明
图1～19为本发明制备SOI源漏硅场效应晶体管器件的具体实施流程中形成的器件结构示意图，其中：
图1为形成器件的有源区过程中淀积第一层氮化硅作为CMP停止层的器件示意图。
图2为形成器件的有源区过程中刻蚀第一层氮化、第一层氧化硅和硅衬底形成STI槽之后的器件结构示意图。
图3为形成器件的有源区过程中湿法腐蚀去掉第一层氮化硅和第一层氧化硅之后的器件结构示意图。
图4为淀积栅叠层材料和栅硬掩膜材料之后的器件结构示意图。
图5为形成栅叠层结构之后的器件结构示意图。
图6为形成源漏延伸区的掺杂并在栅叠层结构两侧形成第一层侧墙之后的器件结构示意图。
图7为形成U型凹陷源漏结构之后的器件结构示意图。
图8为形成Σ型凹陷源漏结构之后的器件结构示意图。
图9为形成S型凹陷源漏结构过程中形成第二层侧墙之后的器件结构示意图。
图10为形成S型凹陷源漏结构之后的器件结构示意图。
图11为形成S型凹陷源漏结构过程中去除第二层侧墙之后的器件结构示意图。
图12为在U型凹陷源漏结构上形成准SOI源漏隔离层之后的器件结构示意图。
图13为在Σ型凹陷源漏结构上形成准SOI源漏隔离层之后的器件结构示意图。
图14为在S型凹陷源漏结构上形成准SOI源漏隔离层之后的器件结构示意图。
图15为原位掺杂外延源漏并退火激活后的器件结构示意图。
图16为重新淀积高k金属栅的过程中通过CMP平坦化第六层氧化硅、第二层氮化硅和第三层氮化硅，停止在第一层多晶硅上的器件结构示意图。
图17为重新淀积高k金属栅的过程中去除假栅之后的器件结构示意图。
图18为重新形成高k金属栅之后的器件结构示意图。
图19为形成接触和金属互联之后的器件结构示意图。
在图1～图19中：
1—硅衬底；2—第一层氧化硅（氮化硅的缓冲层）；3—第一层氮化硅（CMP的停止层）；4—STI槽；5—第二层氧化硅（STI槽回填缓冲层）和第三层氧化硅（STI槽回填材料）；6—第四层氧化硅（假栅介质层）；7—第一层多晶硅（假栅材料层）；8—第二层氮化硅（栅硬掩膜层）；9—第三层氮化硅（第一层侧墙）；10—U型凹陷源漏结构；11—Σ型凹陷源漏结构；12—第五层氧化硅（第二层侧墙）；13—S型凹陷源漏结构；14—第一层氧化铝（准SOI源漏隔离层）；15—P型锗硅源漏；16—第六层氧化硅；17—氧化硅界面层；18—氧化铪层（真栅介质层）；19—氮化钛层（真栅功函数调节层）；20—铝层（真栅材料层）；21—铝材料（形成接触和金属互联）。
图20为所用材料的说明。
具体实施方式
下面结合附图，通过具体实施例详细说明本发明，具体给出实现本发明提出的制备准SOI源漏硅场效应晶体管器件的一个工艺方案，但不以任何方式限制本发明的范围。
以硅为衬底采用后栅工艺制备准SOI源漏硅场效应晶体管器件的具体实施步骤如下：
一、利用STI隔离技术形成器件的有源区：
1.通过热氧化在硅衬底1上形成
Figure BDA0000440359850000071
的第一层氧化硅2，作为氮化硅的缓冲层；
2.在第一层氧化硅2上通过LPCVD形成
Figure BDA0000440359850000081
的第一层氮化硅3，作为CMP停止层，如图1所示；
3.通过光刻和各向异性干法刻蚀
Figure BDA0000440359850000082
的第一层氮化硅3、的第一层氧化硅2和的硅衬底1，形成STI槽4，如图2所示；
4.通过热氧化在STI槽4里面形成
Figure BDA0000440359850000085
的第二层氧化硅5，作为STI回填缓冲层；
5.通过高密度等离子体化学气相淀积（HDPCVD）形成8000?的第三层氧化硅6，作为STI槽回填材料；
6.通过CMP平坦化第三层氧化硅6，停止在第一层氮化硅3上；
7.通过浓磷酸溶液170℃各向同性湿法腐蚀去掉
Figure BDA0000440359850000086
的第一层氮化硅3和通过氢氟酸溶液室温各向同性湿法腐蚀去掉
Figure BDA0000440359850000087
的第一层氧化硅2，如图3所示。
二、淀积栅介质层和栅材料层，并通过光刻刻蚀技术形成器件的栅叠层结构：
8.通过热氧化在硅衬底1上形成
Figure BDA0000440359850000088
的第四层氧化硅6，作为假栅介质层；
9.通过LPCVD形成
Figure BDA0000440359850000089
的第一层多晶硅7，作为假栅材料层；
10.通过LPCVD形成
Figure BDA00004403598500000810
的第二层氮化硅8，作为栅硬掩膜层，如图4所示；
11.通过光刻和各向异性干法刻蚀
Figure BDA00004403598500000811
的第二层氮化硅8、
Figure BDA00004403598500000812
的第一层多晶硅7和
Figure BDA00004403598500000813
的第四层氧化硅6，形成栅叠层结构，栅长为30nm，如图5所示。
三、形成源漏延伸区的掺杂，并在栅叠层两侧形成侧墙：
12.源漏延伸区通过传统束线离子注入技术，注As，剂量为1e15cm-2，能量为5keV，角度为0°，形成掺杂；
13.通过LPCVD形成第三层氮化硅9，作为第一层侧墙材料，淀积厚度为
Figure BDA00004403598500000814
14.通过各向异性干法刻蚀
Figure BDA00004403598500000815
的第三层氮化硅9，形成栅叠层结构两侧的第一层侧墙，侧墙宽度
Figure BDA00004403598500000816
如图6所示；
四、形成凹陷源漏结构，可以形成为U型凹陷源漏结构、Σ型凹陷源漏结构或者S型凹陷源漏结构：
15.通过各向异性干法刻蚀硅衬底1，刻蚀深度为
Figure BDA00004403598500000817
形成U型凹陷源漏结构10，如图7所示；
16.也可形成Σ型凹陷源漏结构：
(a)通过各向异性干法刻蚀硅衬底1，刻蚀深度为
Figure BDA0000440359850000091
(b)通过各向异性湿法腐蚀硅衬底1，腐蚀深度为
Figure BDA0000440359850000092
满足H2>H1，形成Σ型凹陷源漏结构11，如图8所示；
17.或者形成S型凹陷源漏结构：
(a)通过各向异性干法刻蚀硅衬底1，刻蚀深度为
Figure BDA0000440359850000093
(b)通过LPCVD形成
Figure BDA0000440359850000094
的第五层氧化硅12，作为第二层侧墙材料；
(c)通过各向异性干法刻蚀
Figure BDA0000440359850000095
的第五层氧化硅12，形成保护源漏延伸区不被后续各向同性干法刻蚀工艺去除的第二层侧墙，侧墙宽度为
Figure BDA0000440359850000096
如图9所示；
(d)通过各向同性干法刻蚀硅衬底1，纵向刻蚀深度为
Figure BDA0000440359850000097
横向刻蚀宽度为
Figure BDA0000440359850000098
满足L3>L2，形成S型凹陷源漏结构13，如图10所示；
(e)通过氢氟酸溶液各向同性湿法腐蚀去除的第五层氧化硅12，也即第二层侧墙，如图11所示；
五、在凹陷源漏的上面形成准SOI源漏隔离层：
18.通过LPCVD形成
Figure BDA00004403598500000910
的第一层氧化铝14，作为准SOI源漏隔离层材料；
19.通过CMP平坦化第一层氧化铝14，停止在第二层氮化硅8上，也即栅硬掩膜层；20.通过各向异性干法刻蚀
Figure BDA00004403598500000911
的第一层氧化铝14，停止在第三层氧化硅5上，也即STI氧化硅上；
21.通过盐酸溶液各向同性湿法腐蚀
Figure BDA00004403598500000912
的第一层氧化铝14，腐蚀深度小于H1，形成准SOI源漏隔离层，隔离层厚度为H4，对于U型凹陷源漏结构，H4<H1，如图12所示；对于Σ型凹陷源漏结构，H4<H1+H2，如图13所示；对于S型凹陷源漏结构，H4<H1+H3，如图14所示。
六、原位掺杂外延源漏，退火激活：
22.通过之前预留的源漏延伸区外延窗口，原位掺杂外延
Figure BDA00004403598500000913
的P型锗硅源漏15；
23.通过激光退火，温度为1200℃，时间为1ms；
24.通过快速热退火，起始温度和终止温度均为400℃，峰值温度为900℃，上升温度为200℃/s，下降温度为150℃/s，如图15所示；
七、如采用的是后栅工艺（代替栅工艺），去掉之前的假栅，重新进行高k金属栅的淀积：
25.通过LPCVD形成
Figure BDA0000440359850000101
的第六层氧化硅16，作为第零隔离介质层；
26.通过CMP平坦化第六层氧化硅16，第二层氮化硅8和第三层氮化硅9，停止在第一层多晶硅7上，也即假栅材料层，如图16所示；
27.通过TMAH溶液各向同性湿法腐蚀去除
Figure BDA0000440359850000102
的第一层多晶硅7，也即假栅材料层；
28.通过氢氟酸溶液各向同性湿法腐蚀去除
Figure BDA0000440359850000103
的第四层氧化硅6，也即假栅介质层，如图17所示；
29.通过原位蒸汽氧化形成
Figure BDA0000440359850000104
的氧化硅界面层17；
30.通过ALD第一层高介电常数介质，形成
Figure BDA0000440359850000105
的氧化铪层18，也即真栅介质层；
31.通过ALD第一层金属功函数，形成的氮化钛层19，也即真栅功函数调节层；
32.通过PVD第一层金属栅20，形成
Figure BDA0000440359850000107
的铝层20；也即真栅材料层；
33.通过CMP平坦化第一层金属栅20，停止在第六层氧化硅16上，如图18所示。
八、形成接触和金属互联：
34.形成接触和金属互联21，完成准SOI源漏硅场效应晶体管器件的制备，如图19所示。
上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。

Claims (10)

1.一种制备准SOI源漏场效应晶体管器件的方法，其特征在于，包括如下步骤：
1)通过隔离技术，以第一半导体材料为衬底，在其上形成器件的有源区；
2)在衬底上依次淀积栅介质层和栅材料层，采用前栅工艺或后栅工艺形成器件的栅叠层结构，其中采用前栅工艺形成的栅叠层结构为真栅，采用后栅工艺形成的栅叠层结构为假栅；
3)通过注入技术形成源漏延伸区的掺杂，并在栅叠层两侧形成宽度为L1的第一层侧墙；
4)形成U型、Σ型或S型凹陷源漏结构；
5)通过化学气相淀积技术淀积准SOI源漏隔离层，再通过化学机械抛光技术平坦化所述准SOI源漏隔离层，停止在栅材料层上，然后通过各向异性干法刻蚀回刻或者各向同性湿法腐蚀回漂所述准SOI源漏隔离层，在凹陷源漏结构的上面形成厚度为H4的准SOI源漏隔离层，其中所述准SOI源漏隔离层的材料与第一层侧墙的材料不同；
6)原位掺杂外延第二半导体材料，形成源漏，进行退火激活；
7)若步骤2）采用前栅工艺，直接进入步骤8）；若采用后栅工艺，则将作为假栅牺牲层的栅叠层结构去掉，重新进行高k金属栅的淀积，具体为首先通过湿法腐蚀去掉假栅牺牲层，其次通过原子层淀积重新形成具有高介电常数的栅介质层，然后通过原子层淀积或者物理气相淀积物理气相淀积重新形成栅材料层，最后通过化学机械抛光技术平坦化栅材料层；
8)形成接触和金属互联，完成准SOI源漏硅场效应晶体管器件的制备。
2.如权利要求1所述制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述第一半导体材料为四族半导体材料或者三五族半导体材料，其中：所述四族半导体材料为硅、锗或锗硅，所述三五族半导体材料为砷化镓或者砷化铟。
3.如权利要求1所述制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述步骤1）中的隔离技术为场氧氧化隔离，材料为场氧氧化形成的衬底的氧化物；或者隔离技术为STI隔离，材料为浅沟槽回填的隔离材料，具体是通过化学气相淀积技术淀积形成的氧化硅或者氮化硅。
4.如权利要求1所述制备准SOI源漏场效应晶体管器件的方法，其特征在于，在所述步骤2）中的栅叠层结构为真栅则保留到最后；栅叠层结构为假栅则最后作为牺牲层去掉，重新淀积高k金属栅叠层；所述栅介质层的材料是通过氧化和后续退火形成的衬底材料的氧化物或氮氧化合物，或者是通过原子层淀积技术淀积形成的高介电常数介质材料，或者是衬底材料的氧化物或氮氧化合物与高介电常数介质材料的混合物；所述栅材料层是通过化学气相淀积技术形成的多晶硅，或者是通过原子层淀积或物理气相淀积形成的导电材料，所述导电材料为氮化钛、氮化钽、钛或铝。
5.如权利要求1所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述步骤3）形成源漏延伸区的掺杂结构采用的注入技术为束线离子注入技术、等离子体掺杂技术或者单分子层淀积掺杂技术；所述栅叠层两侧的第一层侧墙的材料为氮化硅，通过化学气相淀积技术和各向异性干法刻蚀而形成。
6.如权利要求1所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述步骤4）中的凹陷源漏结构为U型、Σ型或S型凹陷源漏结构，其中：U型凹陷源漏结构是通过各向异性干法刻蚀衬底材料而形成，刻蚀深度为H1；Σ型凹陷源漏结构是在所述U型凹陷源漏结构的基础上继续使用TMAH腐蚀液采用各向异性湿法腐蚀衬底，腐蚀深度为H2，H2大于H1而形成；S型凹陷源漏结构是在所述U型凹陷源漏结构的基础上，首先通过化学气相淀积技术和各向异性干法刻蚀形成宽度为L2的第二层侧墙，第二层侧墙的材料与第一层侧墙的材料不同且其对第一半导体材料具有1:5以上的各向异性干法刻蚀选择比，其次通过各向同性干法刻蚀衬底，纵向刻蚀深度为H3，横向刻蚀宽度为L3，L3大于L2而形成，同时通过各向同性湿法腐蚀去掉第二层侧墙。
7.如权利要求1和权利要求6所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述U型凹陷源漏结构的刻蚀深度为H1，Σ型凹陷源漏结构的刻蚀深度为H1+H2，S型凹陷源漏结构的刻蚀深度为H1+H3，所述准SOI源漏隔离层高度H4均小于凹陷源漏结构的刻蚀深度，使得凹陷源漏延伸区预留有窗口。
8.如权利要求1所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述步骤5）中准SOI源漏隔离层的材料是氧化硅或氧化铝。
9.如权利要求1所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，步骤6）中所述的第二半导体材料与步骤1）中所述的第一半导体材料相同或者不同；所述原位掺杂外延第二半导体材料形成CMOS源漏对PMOS进行P型掺杂或者对NMOS进行N型掺杂；当第一半导体材料为硅时，对PMOS采用锗硅源漏，对NMOS采用碳硅源漏。
10.如权利要求1所述的制备准SOI源漏场效应晶体管器件的方法，其特征在于，所述步骤6）中的退火激活方式选自下列方式中的一种或多种：炉退火、快速热退火、闪耀退火和激光退火。
CN201310697719.0A 2013-12-18 2013-12-18 制备准soi源漏场效应晶体管器件的方法 Active CN103681355B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310697719.0A CN103681355B (zh) 2013-12-18 2013-12-18 制备准soi源漏场效应晶体管器件的方法
US14/787,261 US9349588B2 (en) 2013-12-18 2014-03-31 Method for fabricating quasi-SOI source/drain field effect transistor device
PCT/CN2014/074360 WO2015089951A1 (zh) 2013-12-18 2014-03-31 制备准soi源漏场效应晶体管器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310697719.0A CN103681355B (zh) 2013-12-18 2013-12-18 制备准soi源漏场效应晶体管器件的方法

Publications (2)

Publication Number Publication Date
CN103681355A true CN103681355A (zh) 2014-03-26
CN103681355B CN103681355B (zh) 2016-04-06

Family

ID=50318536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310697719.0A Active CN103681355B (zh) 2013-12-18 2013-12-18 制备准soi源漏场效应晶体管器件的方法

Country Status (3)

Country Link
US (1) US9349588B2 (zh)
CN (1) CN103681355B (zh)
WO (1) WO2015089951A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015089951A1 (zh) * 2013-12-18 2015-06-25 北京大学 制备准soi源漏场效应晶体管器件的方法
CN106057669A (zh) * 2016-06-24 2016-10-26 上海华虹宏力半导体制造有限公司 Igbt终端场氧工艺方法
CN109585546A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110571333A (zh) * 2019-08-13 2019-12-13 北京元芯碳基集成电路研究院 一种无掺杂晶体管器件制作方法
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法
CN111341663A (zh) * 2020-03-12 2020-06-26 上海华虹宏力半导体制造有限公司 射频器件的形成方法
CN111463202A (zh) * 2019-01-18 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111952188A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的场效应晶体管及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151269B (zh) * 2013-03-28 2015-08-12 北京大学 制备源漏准soi多栅结构器件的方法
CN105931968B (zh) * 2016-05-27 2018-12-18 上海集成电路研发中心有限公司 一种全耗尽绝缘层硅晶体管的形成方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
WO2019005061A1 (en) * 2017-06-29 2019-01-03 Intel Corporation TECHNIQUES AND MECHANISMS FOR OPERATING STACKED TRANSISTORS
CN110797261B (zh) * 2018-08-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755336B (zh) * 2019-03-28 2024-05-14 中芯国际集成电路制造(上海)有限公司 场效应管的制备方法、场效应管及半导体衬底
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
CN113654600A (zh) * 2021-07-23 2021-11-16 无锡莱斯能特科技有限公司 一种流量传感器的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060084235A1 (en) * 2004-10-15 2006-04-20 Freescale Semiconductor, Inc. Low rc product transistors in soi semiconductor process
CN102543826A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 准soi结构的制造方法
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法
CN103426907A (zh) * 2012-05-23 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895426B2 (en) * 2009-06-12 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
KR101908451B1 (ko) * 2012-06-04 2018-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9013003B2 (en) * 2012-12-27 2015-04-21 United Microelectronics Corp. Semiconductor structure and process thereof
US9978650B2 (en) * 2013-03-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor channel
CN103681355B (zh) 2013-12-18 2016-04-06 北京大学 制备准soi源漏场效应晶体管器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060084235A1 (en) * 2004-10-15 2006-04-20 Freescale Semiconductor, Inc. Low rc product transistors in soi semiconductor process
CN102543826A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 准soi结构的制造方法
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103426907A (zh) * 2012-05-23 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015089951A1 (zh) * 2013-12-18 2015-06-25 北京大学 制备准soi源漏场效应晶体管器件的方法
US9349588B2 (en) 2013-12-18 2016-05-24 Peking University Method for fabricating quasi-SOI source/drain field effect transistor device
CN106057669A (zh) * 2016-06-24 2016-10-26 上海华虹宏力半导体制造有限公司 Igbt终端场氧工艺方法
CN109585546A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111463202A (zh) * 2019-01-18 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111463202B (zh) * 2019-01-18 2023-08-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110571333A (zh) * 2019-08-13 2019-12-13 北京元芯碳基集成电路研究院 一种无掺杂晶体管器件制作方法
CN110571333B (zh) * 2019-08-13 2023-06-30 北京元芯碳基集成电路研究院 一种无掺杂晶体管器件制作方法
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法
CN111341663A (zh) * 2020-03-12 2020-06-26 上海华虹宏力半导体制造有限公司 射频器件的形成方法
CN111952188A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的场效应晶体管及其制备方法

Also Published As

Publication number Publication date
US9349588B2 (en) 2016-05-24
WO2015089951A1 (zh) 2015-06-25
CN103681355B (zh) 2016-04-06
US20160118245A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN103681355B (zh) 制备准soi源漏场效应晶体管器件的方法
CN101908506B (zh) 半导体装置及其制造方法
CN103700593B (zh) 制备准soi源漏多栅器件的方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
TW201515066A (zh) 半導體結構和裝置和使用選擇性磊晶製程以形成其的方法
CN105470132A (zh) 鳍式场效应管的形成方法
US20150054049A1 (en) Integrated split gate non-volatile memory cell and logic structure
CN103956338B (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
CN103871968B (zh) Mos晶体管的制作方法
CN105513965B (zh) 晶体管的形成方法
CN104733314B (zh) 半导体结构及其形成方法
CN103151269B (zh) 制备源漏准soi多栅结构器件的方法
CN106486350B (zh) 半导体结构的形成方法
CN106158957B (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN104282575B (zh) 一种制备纳米尺度场效应晶体管的方法
CN104752216B (zh) 晶体管的形成方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
US9252246B2 (en) Integrated split gate non-volatile memory cell and logic device
CN102983097B (zh) 制作金属栅极的金属塞方法
CN106328501B (zh) 半导体器件的制造方法
CN106298526A (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN105826232B (zh) 半导体结构的形成方法
CN104078426B (zh) 晶体管的形成方法
CN104347507B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant