CN103871968B - Mos晶体管的制作方法 - Google Patents

Mos晶体管的制作方法 Download PDF

Info

Publication number
CN103871968B
CN103871968B CN201210553341.2A CN201210553341A CN103871968B CN 103871968 B CN103871968 B CN 103871968B CN 201210553341 A CN201210553341 A CN 201210553341A CN 103871968 B CN103871968 B CN 103871968B
Authority
CN
China
Prior art keywords
side wall
mask layer
mos transistor
layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210553341.2A
Other languages
English (en)
Other versions
CN103871968A (zh
Inventor
于书坤
韦庆松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210553341.2A priority Critical patent/CN103871968B/zh
Publication of CN103871968A publication Critical patent/CN103871968A/zh
Application granted granted Critical
Publication of CN103871968B publication Critical patent/CN103871968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

一种MOS晶体管的制作方法，在所述衬底上具有伪栅极，所述伪栅极上具有第一掩膜层；在伪栅极和第一掩膜层周围形成保护侧墙；在伪栅极和保护侧墙两侧的衬底中形成凹槽；在凹槽内形成半导体材料；采用湿法腐蚀去除所述保护侧墙，确保湿法腐蚀中所述第一掩膜层几乎不被腐蚀；去除所述保护侧墙后，在伪栅极周围形成主侧墙，以主侧墙为掩膜进行离子注入形成源极、漏极；在源极、漏极上形成金属硅化物；形成金属硅化物后，去除所述第一掩膜层，在衬底上形成层间介质层，层间介质层的表面与所述伪栅极的表面相平；去除伪栅极形成伪栅沟槽，在伪栅沟槽内形成导电材料作为栅极。采用本发明MOS晶体管的制作方法能够提高后续MOS晶体管的性能。

Description

MOS晶体管的制作方法
技术领域
本发明属于半导体制造领域，特别是涉及一种MOS晶体管的制作方法。
背景技术
在半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。例如，对于PMOS晶体管而言，可以采用嵌入式硅锗技术(EmbeddedSiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗(SiGe)之间的晶格失配对沟道区域产生压应力。现有技术中有许多关于嵌入式硅锗技术PMOS晶体管的专利以及专利申请，例如2011年6月15日公开的公开号为CN102097491A的中国专利申请文献中公开的嵌入式硅锗技术的PMOS晶体管的形成方法。
图1至图4是现有的嵌入式硅锗技术PMOS晶体管的形成方法的剖面结构示意图，具体如下：
请参考图1，提供衬底100，将衬底分为PMOS区域(Ⅱ区域)和NMOS区域(Ⅰ区域)。PMOS区域和NMOS区域用浅沟槽隔离结构113进行电性隔离。形成伪栅极103，硬掩膜层104，所述硬掩膜104的材料为化学气相沉积工艺形成的氮化硅。在所述伪栅极103和硬掩膜层104的周围形成辅侧墙105，所述辅侧墙105的材料为氮化硅；以辅侧墙105和硬掩膜层104为掩膜，对衬底进行离子注入，形成LDD结构(图未示)。在所述衬底100和硬掩膜层104的表面采用化学气相沉积的方法形成一层保护层106，所述保护层的材料为氮化硅。参考图2，在NMOS区域上形成光刻胶层(图未示)，然后，对PMOS区域的保护层进行回刻，形成保护侧墙106’，再以所述保护侧墙106’为掩膜刻蚀衬底100，形成sigma形凹槽109，然后在所述sigma形凹槽109内填充满硅锗材料110。
请参考图3，同时去除NMOS区域的保护层106和PMOS区域的保护侧墙106’。参考图4，在NMOS区域和PMOS区域辅侧墙105周围形成主侧墙111，以主侧墙111为掩膜对半导体衬底进行离子注入形成源极和漏极；离子注入后，在源极和漏极的表面形成金属硅化物112。
但是，利用现有技术形成的PMOS晶体管性能不好。
发明内容
本发明要解决的技术问题是利用现有技术形成的PMOS晶体管性能不好。
为解决上述问题，本发明提供了一种MOS晶体管的形成方法，所述方法包括：
提供衬底，在所述衬底上具有伪栅极，所述伪栅极上具有第一掩膜层；
在所述伪栅极和第一掩膜层周围形成保护侧墙；
在伪栅极和保护侧墙两侧的衬底中形成凹槽；
在所述凹槽内形成半导体材料；
采用湿法腐蚀去除所述保护侧墙，所述保护侧墙与所述第一掩膜层的刻蚀选择比小于等于2.5：1，确保所述湿法腐蚀中所述第一掩膜层几乎不被腐蚀；
去除所述保护侧墙后，在所述伪栅极周围形成主侧墙，以主侧墙为掩膜进行离子注入形成源极、漏极；
在所述源极、漏极上形成金属硅化物；
形成金属硅化物后，去除所述第一掩膜层，之后在所述衬底上形成层间介质层，所述层间介质层的表面与所述伪栅极的表面相平；
去除所述伪栅极形成伪栅沟槽，在所述伪栅沟槽内形成导电材料作为栅极。
可选的，所述第一掩膜层对衬底具有高的刻蚀选择比，确保在刻蚀所述衬底形成凹槽的过程中，所述第一掩膜层几乎不受损伤。
可选的，所述第一掩膜层的材料为氮化硅、氮氧化硅、氮化硼、氮化钛、氮化钽，当第一掩膜层的材料为氮化硅时，形成方法为炉管生长。
可选的，所述保护侧墙为单层或多层结构，当保护侧墙为单层结构时，保护侧墙的材料为氮化硅，当保护侧墙为多层结构时，保护侧墙的最外层材料为氮化硅，底层材料为氧化硅。
可选的，所述湿法腐蚀选用的腐蚀剂为：冷磷酸溶液，温度大于等于110℃且小于等于130℃，浓度大于等于70％且小于等于90％。
可选的，在去除所述第一掩膜层时，也去除所述主侧墙。
可选的，所述第一掩膜层与所述主侧墙的刻蚀选择比大于等于1：1.5且小于等于1.5：1。
可选的，去除所述第一掩膜层和去除所述主侧墙的方法为热磷酸溶液，温度大于145℃且小于等于170℃，浓度大于等于70％且小于等于90％。
可选的，所述凹槽为sigma形凹槽。
可选的，sigma形凹槽的形成方法包括：
利用各向异性干法刻蚀在栅极结构两侧的衬底内形成矩形凹槽；
利用各向同性干法刻蚀将矩形凹槽刻蚀层成碗状凹槽；
湿法腐蚀所述碗状凹槽形成sigma形凹槽。
可选的，所述衬底上还具有与所述MOS晶体管类型相反的另一类型MOS晶体管；
另一类型的MOS晶体管上形成有保护层，所述保护侧墙和所述保护层材料相同；
在形成所述保护侧墙之前，在所述保护层上形成第二掩膜层；形成所述碗状凹槽之后，形成所述sigma形凹槽之前还包括步骤：去除所述第二掩膜层；
在去除所述保护侧墙时，所述湿法腐蚀也去除所述保护层。
可选的，第二掩膜层为光刻胶。
可选的，所述MOS晶体管为PMOS晶体管，所述另一类型MOS晶体管为NMOS晶体管；或者，所述MOS晶体管为NMOS晶体管，所述另一类型MOS晶体管为PMOS晶体管。
可选的，所述导电材料为金属。
可选的，当所述晶体管为PMOS晶体管时，所述半导体材料为锗硅材料；当所述晶体管为NMOS晶体管时，所述半导体材料为碳化硅材料。
可选的，形成保护侧墙步骤之前还包括步骤：在伪栅极周围形成辅侧墙，以辅侧墙为掩膜对衬底进行离子注入，形成LDD结构。
与现有技术相比，本发明的技术方案具有以下优点：
采用湿法腐蚀去除保护侧墙，所述保护侧墙与所述第一掩膜层的刻蚀选择比小于等于2.5：1，因此，保护侧墙对第一掩膜层具有高的刻蚀选择比，确保所述湿法腐蚀中第一掩膜层几乎不被腐蚀；从而使得以第一掩膜为基础进行回刻形成的主侧墙的高度也不会低于伪栅极，因此保护顶部拐角处的伪栅极不被露出，在形成金属硅化物时，伪栅极的顶部拐角处无法形成金属硅化物，从而不会影响后续伪栅极的去除和栅极的形成，进而提高后续形成的MOS晶体管的性能。
更进一步的，在大于等于110℃且小于等于130℃的温度下，浓度大于等于70％且小于等于90％的磷酸溶液对所述保护侧墙与所述第一掩膜层的刻蚀选择比小于等于2.5：1，确保所述湿法腐蚀中第一掩膜层几乎不被腐蚀，然后在大于145℃且小于等于170℃的温度下，浓度大于等于70％且小于等于90％的磷酸溶液能够同时去除所述第一掩膜层和主侧墙，其中对主侧墙与第一掩膜层的刻蚀选择比大于等于1：1.5且小于等于1.5：1。可以保证厚度接近的第一掩膜层和主侧墙几乎同时被去除干净，无须太多过刻蚀量，避免损伤衬底或出现第一掩膜层、主侧墙残留。
附图说明
图1至图4是现有PMOS晶体管制作方法在不同制作阶段的剖面结构示意图；
图5是本发明的MOS晶体管的制作流程图；
图6至图12是本发明MOS晶体管制作方法在不同制作阶段的剖面结构示意图；
图13为磷酸溶液在不同的温度下对第一掩膜层、由氮化硅形成的侧墙的刻蚀速率的关系图。
具体实施方式
发明人经过研究发现出现PMOS晶体管性能不好的原因为：
参考图2至图4，在PMOS区域的半导体衬底内形成sigma形凹槽109的过程中，NMOS区域的保护层106受到光刻胶层的保护等原因，没有损伤，而在回刻PMOS区域的保护层形成保护侧墙106’时，会对PMOS区域的保护层厚度有损伤，造成保护侧墙106’的厚度小于NMOS区域保护层的厚度。因此，NMOS区域的保护层和PMOS区域的保护侧墙的厚度不均衡。这种NMOS区域的保护层和PMOS区域的保护侧墙的厚度不均衡会带来很多的不利影响：1.形成后续主侧墙时，因为栅极间距是固定的，总的侧墙厚度受限于NMOS区域的保护层的厚度，新生长的侧墙不可能太厚，进而使得PMOS区域的总侧墙厚度不满足要求，在后续工艺中在伪栅极的拐角处形成不正常的金属硅化物；2.NMOS和PMOS的侧墙厚度不一样，在后续的离子注入工艺步骤中，注入的离子离沟道的距离会不同，影响NMOS和PMOS器件的性能，在调节NMOS或PMOS器件时，不能调节均一。因此会有同时去除NMOS区域的保护层106和PMOS区域的保护侧墙106’的步骤，然后后续工艺中会重新生长新的主侧墙。这样可以解决NMOS和PMOS侧墙不平衡的问题。其中，在去除NMOS区域的保护层106和PMOS区域的保护侧墙106’的步骤中，会出现两种情况，第一，将PMOS区域的保护侧墙106’去除干净，NMOS区域的保护层106会残留，影响后续在NMOS区域内的金属硅化物的形成。第二，若想将NMOS区域的保护层106去除干净，就会使得PMOS区的硬掩膜层104形成过刻蚀，因为硬掩膜层104与NMOS区域的保护层106的材料相同。在具体实施的过程中，需要将NMOS区域的保护层去除干净，所以会对硬掩膜层104形成过刻蚀，硬掩膜层104的高度大幅度下降。而形成主侧墙111时，主侧墙111的高度以硬掩膜层104的高度为基准，因此经过回刻形成的主侧墙111的高度经常会低于伪栅极103的高度，因此，顶部拐角处的伪栅极103露出。在后续源极和漏极上形成金属硅化物112的过程中，露出的伪栅极处形成金属硅化物112，进而影响后续形成的PMOS晶体管的性能。
另外，参考图2，形成sigma形凹槽109后，在所述sigma形凹槽109形成硅锗材料110之前，需要采用湿法去除sigma形凹槽表面氧化物以及副产物。在这个步骤的清洗中，需要大量的湿法清洗剂，还会使得PMOS区域的硬掩膜层104的高度有所减小。
为了解决以上问题，发明人经过创造性劳动，获得了一种MOS晶体管的制作方法。图5是本发明的MOS晶体管的制作流程图。图6至图13是本发明MOS晶体管制作方法在不同制作阶段的剖面结构示意图。下面将图6至图13与图5结合起来对本发明MOS晶体管的制作方法进行详细说明。
首先参考图6，执行图5中的步骤S11：提供衬底200，在所述衬底200上具有伪栅极202，所述伪栅极202上具有第一掩膜层204。所述衬底200可以是单晶硅(monocrystalline)衬底，也可以是绝缘体上硅(silicon on insulator)衬底。所述半导体衬底的类型不应限制本发明的保护范围。
将所述衬底分为PMOS区域(Ⅱ区域)和NMOS区域(I区域)，分别用来形成PMOS晶体管和NMOS晶体管。所述PMOS区域和NMOS区域是相邻的，两者之间通过浅沟槽隔离结构(STI)或局部场氧化隔离结构(LOCOS)进行电学隔离，本实施例采用浅沟槽隔离结构212。在该实施例中，衬底200上形成了PMOS晶体管和NMOS晶体管的伪栅极202以及位于伪栅极202上的第一掩膜层204。
所述伪栅极202的材料为多晶硅。第一掩膜层204的材料可以为氮化硅、氮氧化硅、氮化硼、氮化钛、氮化钽等。当第一掩膜层204的材料为氮化硅时，形成方法为炉管生长(HCC，C-doped Hexachloroethan，碳掺杂的六氯乙烷)工艺，第一掩膜层204的厚度为300埃～450埃。相对于沉积工艺，HCC工艺形成的氮化硅结构较致密。当第一掩膜层为氮化硼、氮化钛、氮化钽时，可以采用沉积的工艺形成。
本实施例中，在伪栅极202周围形成辅侧墙205。
形成辅侧墙205后，在辅侧墙205的两侧形成LDD结构(图未示)。在其它实施例中，也可以不形成辅侧墙205和LDD结构。
接着，参考图7，执行图5中的步骤S12，形成保护层206，覆盖所述衬底200、第一掩膜层204，对所述保护层206进行回刻在所述伪栅极202周围形成保护侧墙206’。具体为：在NMOS区域形成第二掩膜层207，第二掩膜层207的材料为光刻胶。接着，对PMOS区域的保护层206进行回刻，在辅侧墙205的周围形成保护侧墙206’，所述保护侧墙206’的外层为氮化硅层206’b，保护侧墙的里层为氧化硅层206’a。
保护层206的作用为，后续在PMOS区域的衬底中形成凹槽、并在凹槽内填充半导体材料的步骤中，可以保护NMOS区域的衬底不受损伤，保护层206可以为单层结构或多层结构。当保护层206为单层结构时，保护层206的材料为氮化硅。当保护层206的材料为多层结构时，保护层206的最外层的材料为氮化硅，保护层的底层材料为氧化硅。本实施例中，所述保护层为双层结构，外层为氮化硅层206b，厚度为100埃～240埃，底层为氧化硅层206a，厚度为10埃～50埃。
保护层206的最外层氮化硅的形成方法为化学气相沉积(CVD)或原子层沉积(ALD)。化学气相沉积或原子层沉积形成的氮化硅层主要成分并不是具有饱和共价键的Si3N4，而是含有大量的非饱和键的SixNy，其中x小于3，y小于4，由于大量非饱和键的存在，使得由SixNy组成的侧墙结构疏松，在后续的湿法腐蚀工艺中很容易被去除。而由HCC方法形成的氮化硅层作为第一掩膜层，其结构较致密，在后续的相同的湿法腐蚀工艺中几乎不被去除。
参考图7和图8，执行图5中的步骤S13，以所述保护侧墙206’、第一掩膜层204为掩膜，刻蚀所述衬底200在伪栅极202两侧的衬底中形成凹槽。在该实施例中，是在PMOS区域伪栅极202两侧的衬底中形成凹槽。
本发明中对凹槽的形状可以不作限制，例如可以为矩形或碗形等，本实施例中较佳为sigma形凹槽，所述sigma形凹槽为六角形凹槽，本实施例也可以称为sigma六角形凹槽。在有效尺寸范围内，sigma六角形凹槽的开口更加靠近沟道区，有利于后续在沟道区形成较大的应力，以提高沟道区的载流子迁移率，改善晶体管的性能。在本实施例中，sigma六角形凹槽209的形成方法包括：
参考图7，以保护侧墙206’为掩膜对所述PMOS区域的半导体衬底进行各向异性的干法刻蚀，形成矩形凹槽(图未示)，接着，继续采用各向同性的干法刻蚀对矩形凹槽进行刻蚀形成碗状凹槽208。然后，参考图8，将碗状凹槽208暴露在TMAH(Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨)水溶液中，TMAH水溶液腐蚀碗状凹槽208形成sigma六角形凹槽209。需要说明的是，保护侧墙206’可以控制sigma六角形凹槽与沟道区域之间的距离，保护侧墙206’如果太薄，sigma六角形凹槽与沟道区域之间的距离太小，容易产生漏电流；保护侧墙206’如果太厚，sigma六角形凹槽与沟道区域之间的距离太大，后续sigma六角形凹槽内的半导体材料对沟道区域无法产生应力，起不到应力调节的作用，因此保护层的厚度为90埃～250埃。
本实施例中，采用本发明形成的第一掩膜层204材料本身的性质或者当第一掩膜层204为氮化硅时，形成的氮化硅层比较致密，使第一掩膜层204对衬底具有高的刻蚀选择比，从而使得第一掩膜层204在干法刻蚀和湿法腐蚀形成sigma六角形凹槽的步骤中的几乎不受损伤。
继续参考图8，执行图5中的步骤S14，在所述凹槽内形成半导体材料210。
形成尺寸合格的sigma六角形凹槽209后，需要使用湿法腐蚀剂清除sigma六角形凹槽209表面内的氧化物(pre-clean)和副产物，
由于第一掩膜层204材料本身的性质或者当第一掩膜层204为氮化硅时，形成的氮化硅层比较致密，使第一掩膜层204在去除凹槽表面氧化物和副产物的步骤中的也几乎不受损伤。
去除sigma六角形凹槽209的表面氧化物和凹槽内副产物后，在所述sigma六角形凹槽209内形成半导体材料210。
本实施例中，在PMOS区域的sigma六角形凹槽209内形成半导体材料210，所述半导体材料210为锗硅(SiGe)材料，所述硅锗材料可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，从而提高PMOS晶体管的性能。
锗硅材料的形成工艺为沉积工艺或选择性外延生长工艺。
当采用选择性外延生长工艺形成锗硅材料时，采用的反应物包括：硅源气体SiH4、SiH2Cl2或Si2H6和锗源气体GeH4，用于形成锗硅材料。为了避免锗硅材料内或其他不需要形成锗硅的地方产生杂质，所述反应物中还包括HCl，并且，为了避免衬底200表面的硅被氧化，形成氧化薄膜影响晶体管的性能，在采用选择性外延生长工艺形成锗硅材料的同时还通入氢气。
本实施例中，当采用选择性外延沉积工艺形成锗硅材料时，采用的反应物为SiH2Cl2、SiH4、GeH4和H2，其参数范围为：温度为550℃～800℃，压强为5Torr～20Torr，硅源气体SiH2Cl2、SiH4或Si2H6的流量为30sccm～500sccm，HCl的流量为50sccm～500sccm，H2的流量为5slm～50slm，锗源气体GeH4的流量为5sccm～500sccm，碳掺杂气体的流量为5sccm～500sccm。
参考图8和图9，执行图5中的步骤S15，采用湿法腐蚀去除所述保护侧墙206’(参考图8)，所述保护侧墙206’与所述第一掩膜层204的刻蚀选择比小于等于1：2.5，确保所述湿法腐蚀中所述掩膜层几乎不被腐蚀。
在本实施例中，去除PMOS区域的保护侧墙206’，也需要将NMOS区域的保护层206同时去除。
本实施例中，同时将PMOS区域的保护侧墙206’和NMOS区域的保护层206同时去除的湿法腐蚀剂为冷磷酸溶液，温度为大于等于110℃且小于等于130℃，所述冷磷酸溶液的浓度为大于等于70％且小于等于90％。保护侧墙206’与第一掩膜层204具有高的刻蚀选择比，其中，保护侧墙206’与第一掩膜层204的刻蚀选择比小于等于2.5：1。因此，上述冷磷酸溶液既可以将NMOS区域的保护层206和PMOS区域的保护侧墙206’去除干净，同时也可以使得第一掩膜层204几乎不受损伤。
本发明中，第一掩膜层204在形成凹槽、在凹槽内形成半导体材料及去除保护层的过程中都没有被损伤，不仅与冷磷酸的选择有关，而且还与下列因素有关，当第一掩膜层204为氮氧化硅、氮化硼、氮化钛、氮化钽时，与第一掩膜层204的材料性质本身有关，当第一掩膜层204为氮化硅时，采用HCC工艺形成的氮化硅掩膜层比采用沉积工艺形成的氮化硅保护层致密。
参考图10，执行图5中的步骤S16，去除所述保护侧墙206’后，在所述伪栅极202周围形成主侧墙213，以主侧墙213为掩膜进行离子注入形成源极、漏极(图未示)。
本实施例中，将NMOS区域的保护层206和PMOS区域的保护侧墙206’去除后，在辅侧墙205周围形成主侧墙213。主侧墙213可以为单层结构也可以为叠层结构，当主侧墙213为单层结构时，所述主侧墙的材料为氮化硅；当主侧墙为叠层结构时，叠层结构的顶层为氮化硅层，叠层结构的底层为氧化硅层。所述主侧墙中的氮化硅层的形成方法可以为沉积工艺或热氧化工艺，例如，原子层沉积工艺或化学气相沉积工艺。主侧墙中的氮化硅层的厚度为200埃～300埃。
需要说明的是，由于第一掩膜层204没有损伤，因此，回刻形成主侧墙213的过程中，主侧墙213的高度也不会下降，更不会下降至伪栅极以下。以主侧墙213为掩膜，对衬底200进行离子注入，在NMOS区域和PMOS区域形成源极和漏极。然后，在源极或漏极上形成金属硅化物。形成源极、漏极和金属硅化物属于本领域技术人员熟知技术，在此不再赘述。
因此，在本发明中，当第一掩膜层204几乎不受损伤时，主侧墙213的高度也不会下降，从而保护伪栅极202顶部拐角处不被露出。在后续形成金属硅化物的过程中，伪栅极处也无法形成金属硅化物，从而不会影响后续伪栅极202的去除和栅极的形成，进而不会影响后续形成的PMOS晶体管的性能。
在其他实施例中，也可以采用其他湿法腐蚀剂，只要能够达到将NMOS区域的保护层206和PMOS区域的保护侧墙206’去除干净，并且，第一掩膜层204在去除保护层的过程中不受损伤，也同样能够实施本发明。
参考图11，执行图5中的步骤S17，在所述源极、漏极上形成金属硅化物211。形成金属硅化物211的方法为本领域技术人员熟知技术，在此不再赘述。
结合参考图11和图12，执行图5中的步骤S18，形成金属硅化物211后，去除所述第一掩膜层204，之后在所述衬底上形成层间介质层，所述层间介质层的表面与所述伪栅极的表面相平。
其中，使得层间介质层的表面与所述伪栅极的表面相平的方法为化学机械研磨。
继续参考图12，需要说明的是，在步骤S18中，在去除第一掩膜层204的步骤中还可以将主侧墙同时去除。本实施例中，采用热磷酸溶液同时去除辅侧墙、主侧墙和第一掩膜层，所述热磷酸溶液，温度为大于145℃且小于等于170℃，所述热磷酸溶液的浓度为大于等于70％且小于等于90％。此时热磷酸溶液中，主侧墙与第一掩膜层的刻蚀选择比为1：1.5～1.5：1，例如1：1.2～1.2：1。因此，热磷酸溶液能够将主侧墙、辅侧墙和第一掩膜层同时去除。
采用上述热磷酸溶液不仅可以节省工艺流程步骤，还可以将辅侧墙205、主侧墙213和第一掩膜层204去除干净，并且无须太多过刻蚀量，避免损伤衬底或出现第一掩膜层、主侧墙残留。
图13为磷酸溶液在不同的温度下第一掩膜层204和氮化硅形成的侧墙的刻蚀速率关系图。参考图13，横坐标代表磷酸溶液的温度，纵坐标代表第一掩膜层204和氮化硅形成的侧墙的归一化相对刻蚀速率。曲线1反映了不同温度的磷酸溶液对第一掩膜层204的刻蚀速率情况，曲线2反映了不同温度的磷酸溶液对由氮化硅形成的侧墙的刻蚀速率情况，其中由氮化硅形成的侧墙在本发明中包括保护侧墙、主侧墙和辅侧墙。本发明中，发明人发现磷酸溶液在110℃～130℃时，第一掩膜层204与由氮化硅形成的侧墙的刻蚀速率相差较大，可以利用这个现象，选择温度在145℃～170℃范围内的冷磷酸溶液去除侧墙，且不会对第一掩膜层有太大损伤不同。
具体为，结合参考图8和图9，步骤S15中，用120℃的磷酸溶液去除保护侧墙206’时，由于保护层侧墙206’与第一掩膜层204的刻蚀选择比小于1：2.5，即，保护侧墙206’与第一掩膜层204的刻蚀选择比较大，使得保护侧墙206’的刻蚀速率较快，第一掩膜层204在去除保护侧墙206’的过程中几乎没有损伤。
结合参考图11和图12，在步骤18中，当磷酸溶液的温度为150℃时，主侧墙213与第一掩膜层204之间的刻蚀选择比为为1：1.5～1.5：1，可以使得主侧墙213和第一硬掩膜层的刻蚀速率几乎相同，因此能够同时被去除。当然，在其他实施例中，也可以采用其他方法去除辅侧墙205、主侧墙213和第一掩膜层204，例如，先采用干法腐蚀，再采用其他湿法腐蚀剂的湿法腐蚀步骤，或者，直接采用其他湿法腐蚀剂的湿法腐蚀。只是湿法腐蚀效果不如上述热磷酸的效果好或对衬底有损伤，再或者比上述用热磷酸进行湿法腐蚀的工艺步骤多。
去除辅侧墙205、主侧墙213和第一掩膜层204后，在所述衬底200和伪栅极202表面形成应力层(图未示)。所述应力层的材料为氮化硅，所述应力层的形成方法为沉积工艺或氧化工艺。
在所述应力层的表面沉积层间介质层214。
在其他实施例中，形成金属硅化物后，去除所述第一掩膜层，之后在所述衬底上直接形成层间介质层，所述层间介质层的表面与所述伪栅极的表面相平。
继续参考图12，执行图5中的步骤S19，去除所述伪栅极形成伪栅沟槽，在所述伪栅沟槽内形成导电材料作为栅极215。
形成层间介质层后，去除伪栅极，在所述层间电介质层中形成栅极沟槽，向所述栅极沟槽中填充金属，所述金属为铝、铜、银、金、铂、镍、钛、钴、铊、钽。
以上具体实施例中，以在衬底上同时形成PMOS晶体管和NMOS晶体管为例说明本发明，但本发明中不限于以上具体实施例。本发明中，也可以在一个衬底上形成一种类型的晶体管，PMOS晶体管或NMOS晶体管。如果形成PMOS晶体管，具体方法与以上实施例基本相同，只是没有了在NMOS区域也形成NMOS晶体管的工艺；仅形成NMOS晶体管时，将PMOS晶体管的形成工艺相应替换为形成NMOS晶体管的形成工艺。当晶体管为PMOS晶体管时，凹槽内的半导体材料为锗硅材料；当晶体管为NMOS晶体管时，凹槽内的半导体材料为碳化硅材料。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (16)

1.一种MOS晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上具有伪栅极，所述伪栅极上具有第一掩膜层；
在所述伪栅极和第一掩膜层周围形成保护侧墙；
在伪栅极和保护侧墙两侧的衬底中形成凹槽；
在所述凹槽内形成半导体材料；
采用湿法腐蚀去除所述保护侧墙，所述保护侧墙与所述第一掩膜层的刻蚀选择比小于等于2.5：1，确保所述湿法腐蚀中所述第一掩膜层几乎不被腐蚀；
去除所述保护侧墙后，在所述伪栅极周围形成主侧墙，以主侧墙为掩膜进行离子注入形成源极、漏极；
在所述源极、漏极上形成金属硅化物；
形成金属硅化物后，去除所述第一掩膜层，之后在所述衬底上形成层间介质层，所述层间介质层的表面与所述伪栅极的表面相平；
去除所述伪栅极形成伪栅沟槽，在所述伪栅沟槽内形成导电材料作为栅极。
2.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述第一掩膜层对衬底具有高的刻蚀选择比，确保在刻蚀所述衬底形成凹槽的过程中，所述第一掩膜层几乎不受损伤。
3.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述第一掩膜层的材料为氮化硅、氮氧化硅、氮化硼、氮化钛、或氮化钽，当第一掩膜层的材料为氮化硅时，形成方法为炉管生长。
4.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述保护侧墙为单层或多层结构，当保护侧墙为单层结构时，保护侧墙的材料为氮化硅，当保护侧墙为多层结构时，保护侧墙的最外层材料为氮化硅，底层材料为氧化硅。
5.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述湿法腐蚀选用的腐蚀剂为：冷磷酸溶液，温度大于等于110℃且小于等于130℃，浓度大于等于70％且小于等于90％。
6.如权利要求1所述的MOS晶体管的制作方法，其特征在于，在去除所述第一掩膜层时，也去除所述主侧墙。
7.如权利要求6所述的MOS晶体管的制作方法，其特征在于，所述主侧墙与第一掩膜层的刻蚀选择比大于等于1：1.5且小于等于1.5：1。
8.如权利要求6所述的MOS晶体管的制作方法，其特征在于，去除所述第一掩膜层和去除所述主侧墙的方法为热磷酸溶液，温度大于145℃且小于等于170℃，浓度大于等于70％且小于等于90％。
9.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述凹槽为sigma形凹槽。
10.如权利要求9所述的MOS晶体管的制作方法，其特征在于，sigma形凹槽的形成方法包括：
利用各向异性干法刻蚀在栅极结构两侧的衬底内形成矩形凹槽；
利用各向同性干法刻蚀将矩形凹槽刻蚀层成碗状凹槽；
湿法腐蚀所述碗状凹槽形成sigma形凹槽。
11.如权利要求10所述的MOS晶体管的制作方法，其特征在于，所述衬底上还具有与所述MOS晶体管类型相反的另一类型MOS晶体管；
另一类型的MOS晶体管上形成有保护层，所述保护侧墙和所述保护层材料相同；
在形成所述保护侧墙之前，在所述保护层上形成第二掩膜层；形成所述碗状凹槽之后，形成所述sigma形凹槽之前还包括步骤：去除所述第二掩膜层；
在去除所述保护侧墙时，所述湿法腐蚀也去除所述保护层。
12.如权利要求11所述的MOS晶体管的制作方法，其特征在于，第二掩膜层为光刻胶。
13.如权利要求11所述的MOS晶体管的制作方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述另一类型MOS晶体管为NMOS晶体管；或者，所述MOS晶体管为NMOS晶体管，所述另一类型MOS晶体管为PMOS晶体管。
14.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述导电材料为金属。
15.如权利要求1所述的MOS晶体管的制作方法，其特征在于，当所述晶体管为PMOS晶体管时，所述半导体材料为锗硅材料；当所述晶体管为NMOS晶体管时，所述半导体材料为碳化硅材料。
16.如权利要求1所述的MOS晶体管的制作方法，其特征在于，形成保护侧墙步骤之前还包括步骤：在伪栅极周围形成辅侧墙，以辅侧墙为掩膜对衬底进行离子注入，形成LDD结构。
CN201210553341.2A 2012-12-18 2012-12-18 Mos晶体管的制作方法 Active CN103871968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210553341.2A CN103871968B (zh) 2012-12-18 2012-12-18 Mos晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210553341.2A CN103871968B (zh) 2012-12-18 2012-12-18 Mos晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN103871968A CN103871968A (zh) 2014-06-18
CN103871968B true CN103871968B (zh) 2016-08-10

Family

ID=50910372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553341.2A Active CN103871968B (zh) 2012-12-18 2012-12-18 Mos晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN103871968B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576010B (zh) * 2014-10-13 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN104362124B (zh) * 2014-11-05 2017-06-27 上海华力微电子有限公司 改善浅沟槽隔离边缘SiC应力性能的方法
CN104392927B (zh) * 2014-11-19 2017-07-11 上海华力微电子有限公司 改善浅沟槽隔离边缘SiC应力性能的方法
CN106876273B (zh) * 2015-12-11 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN107331768B (zh) * 2016-04-29 2020-07-07 上海磁宇信息科技有限公司 一种磁性隧道结双层导电硬掩模的刻蚀方法
CN107464741A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN108470681B (zh) * 2018-03-14 2020-06-12 上海华力集成电路制造有限公司 栅极的制造方法
CN108520865B (zh) * 2018-03-21 2021-02-02 上海华力集成电路制造有限公司 栅极的制造方法
CN111081547B (zh) * 2018-10-22 2023-07-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110620084B (zh) * 2019-08-29 2022-04-08 上海华力微电子有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522277A (en) * 2003-12-29 2005-07-01 Hynix Semiconductor Inc Method for manufacturing flash memory device
CN1665032A (zh) * 2004-03-02 2005-09-07 松下电器产业株式会社 制造固态成像器件的方法
CN101622690A (zh) * 2007-03-28 2010-01-06 英特尔公司 具有自对准外延源极和漏极延伸部分的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US8278166B2 (en) * 2010-07-16 2012-10-02 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor device
KR101833849B1 (ko) * 2010-10-13 2018-03-05 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522277A (en) * 2003-12-29 2005-07-01 Hynix Semiconductor Inc Method for manufacturing flash memory device
CN1665032A (zh) * 2004-03-02 2005-09-07 松下电器产业株式会社 制造固态成像器件的方法
CN101622690A (zh) * 2007-03-28 2010-01-06 英特尔公司 具有自对准外延源极和漏极延伸部分的半导体器件

Also Published As

Publication number Publication date
CN103871968A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN103871968B (zh) Mos晶体管的制作方法
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
JP4770885B2 (ja) 半導体装置
CN104347688B (zh) 调节mos器件中的锗百分比
US20100102394A1 (en) Semiconductor device and method of manufacturing the same
CN104217953A (zh) Pmos晶体管及其制作方法
CN107919327A (zh) 半导体结构及其形成方法
CN104616979B (zh) 半导体器件的形成方法
JP4771024B2 (ja) 半導体装置の製造方法
CN105719969A (zh) 鳍式场效应管的形成方法
CN105719960A (zh) 用于刻蚀高k金属栅层叠的方法
CN103311184A (zh) 晶体管的形成方法，cmos的形成方法
CN105679824B (zh) 鳍式场效应晶体管及其制造方法
CN110534569A (zh) 半导体器件及其形成方法
KR100634260B1 (ko) 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
CN102856258B (zh) 半导体器件的形成方法
CN105097520B (zh) 半导体结构的形成方法
CN100479120C (zh) 金属氧化物半导体晶体管及其制造方法
CN103426753B (zh) 源漏区的制备方法和mos器件
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN102479711B (zh) Pmos晶体管的形成方法
CN105826232B (zh) 半导体结构的形成方法
CN103681324B (zh) Mos晶体管的制作方法
CN108074870A (zh) 晶体管及其形成方法
CN106558498B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant