CN104362124B - 改善浅沟槽隔离边缘SiC应力性能的方法 - Google Patents

改善浅沟槽隔离边缘SiC应力性能的方法 Download PDF

Info

Publication number
CN104362124B
CN104362124B CN201410619982.2A CN201410619982A CN104362124B CN 104362124 B CN104362124 B CN 104362124B CN 201410619982 A CN201410619982 A CN 201410619982A CN 104362124 B CN104362124 B CN 104362124B
Authority
CN
China
Prior art keywords
silicon
bed course
shallow trench
sic
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410619982.2A
Other languages
English (en)
Other versions
CN104362124A (zh
Inventor
周建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410619982.2A priority Critical patent/CN104362124B/zh
Publication of CN104362124A publication Critical patent/CN104362124A/zh
Application granted granted Critical
Publication of CN104362124B publication Critical patent/CN104362124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明提供了一种改善浅沟槽隔离边缘SiC应力性能的方法。在硅衬底表面依次淀积垫层第一厚度的二氧化硅层和第二厚度的垫层氮化硅层；对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离；剥离垫层氮化硅层。二氧化硅层的第一厚度和垫层氮化硅层的第二厚度被选择成使得浅沟槽隔离的上表面高于硅片有源区衬底的上表面。对形成NMOS源漏SiC外延区之前的所有湿法刻蚀和所有清洗工艺进行控制，使得在之经历所述所有湿法刻蚀和所述所有清洗工艺之后浅沟槽隔离的上表面仍高于硅片有源区衬底的上表面。

Description

改善浅沟槽隔离边缘SiC应力性能的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善浅沟槽隔离边缘SiC应力性能的方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。
上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是双轴应力技术(Biaxial Technique)；另一种是单轴应力技术(Uniaxial Technique)，即应力记忆技术(Stress Memorization Technology)、nCESL及选择性(或嵌入)外延生长硅碳SiC漏源(参见文献“K.W.Ang et al.,IEDM Tech.Dig.,pp.1069,2004”以及文献“Y.C.Liu et al.,VLSI,pp.44-45,2007”)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe、pCESL对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能，见图2。
目前，对于SiC外延生长工艺的研究主要集中于如何提高SiC中碳的浓度，碳的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，SiC的形状，SiC漏源接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。
以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供SiC生长的种子，SiC沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离工艺(STI)实现电学隔离，STI中使用二氧化硅进行填充，因此在STI与有源区边缘，SiC外延工艺会受到STI的影响，STI不能够提供足够的硅“种子”，就会出现SiC选择性外延工艺中的左右两侧STI边缘SiC生长低落甚至缺失。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善浅沟槽隔离边缘SiC应力性能的方法。
为了实现上述技术目的，根据本发明，提供了一种改善浅沟槽隔离边缘SiC应力性能的方法，包括：在硅衬底中形成浅沟槽隔离，以及制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件；其中，在硅衬底中形成进行浅沟槽隔离的步骤包括下述步骤：在硅衬底表面依次淀积垫层第一厚度的二氧化硅层和第二厚度的垫层氮化硅层；对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离；剥离垫层氮化硅层；其中，二氧化硅层的第一厚度和垫层氮化硅层的第二厚度被选择成使得浅沟槽隔离的上表面高于硅片有源区衬底的上表面；而且，在制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件的步骤中，对形成NMOS源漏SiC外延区之前的所有湿法刻蚀和所有清洗工艺进行控制，使得在之经历所述所有湿法刻蚀和所述所有清洗工艺之后浅沟槽隔离的上表面仍高于硅片有源区衬底的上表面。
优选地，制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件包括下述步骤：进行阱注入形成N型阱和/或P型阱；制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失；制作第一栅极侧墙；进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构；进行锗硅外延生长工艺；进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构；制作第二栅极侧墙，第二栅极侧墙包括SiO2层和SiN层；形成NMOS源漏SiC外延区。
优选地，所述形成NMOS源漏SiC外延区的步骤包括：形成与浅沟槽隔离邻接的U-型硅凹槽；在U-型硅凹槽中外延生长SiC。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了STI氧化硅层与有源区硅表面的高度差。
图2示意性地示出了根据本发明优选实施例的改善浅沟槽隔离边缘SiC应力性能的方法的流程图。
图3至图6示意性地示出了根据本发明根据本发明优选实施例的改善浅沟槽隔离边缘SiC应力性能的方法的各个步骤。
图7至图9示意性地示出了现有技术中湿法刻蚀及清洗工艺对浅沟槽隔离的影响。
图10至图12示意性地示出了本发明中湿法刻蚀及清洗工艺对浅沟槽隔离的影响。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明优选实施例的改善浅沟槽隔离边缘SiC应力性能的方法的流程图。
具体地，如图2所示，根据本发明优选实施例的改善浅沟槽隔离边缘SiC应力性能的方法包括：
首先进行步骤S10，在硅衬底10中形成浅沟槽隔离。
在硅衬底10中形成进行浅沟槽隔离的步骤S10具体可包括下述步骤：
首先在硅衬底10表面依次淀积垫层第一厚度的二氧化硅层1和第二厚度的垫层氮化硅层2(如图3所示)；
然后对垫层二氧化硅层1、垫层氮化硅层2和硅衬底10进行有源区光刻和刻蚀以便在硅衬底10中形成凹槽3(如图4所示)；
随后在凹槽3中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离20(如图5所示)；可以看出，二氧化硅层1的第一厚度和垫层氮化硅层2的第二厚度对形成的浅沟槽隔离20的高度有影响；由此，在本发明中，二氧化硅层1的第一厚度和垫层氮化硅层2的第二厚度被选择成使得浅沟槽隔离20的上表面高于硅片有源区衬底的上表面。
然后剥离垫层氮化硅层2(如图6所示)。
后续即可制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件，其中，对形成NMOS源漏SiC外延区之前的所有湿法刻蚀和所有清洗工艺进行控制，使得在之经历所述所有湿法刻蚀和所述所有清洗工艺之后浅沟槽隔离20的上表面仍高于硅片有源区衬底的上表面。
例如，制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件可具体包括下述步骤S11至S21等常规步骤。
接着进行步骤S11，进行阱注入形成N型阱和/或P型阱。
接着进行步骤S12，制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极。
接着继续步骤S13，通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失。
接着继续步骤S14，可选地，针对输入输出器件区域执行轻掺杂注入形成外围的输入输出器件的漏轻掺杂结构。
接着继续步骤S15，制作第一栅极侧墙；例如，第一栅极侧墙的材料是SiN；具体地，例如制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
接着继续步骤S16，进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构。
接着继续步骤S17，进行锗硅外延生长工艺。
接着继续步骤S18，进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构。
接着继续步骤S19，制作第二栅极侧墙，第二栅极侧墙包括SiO2层和SiN层；例如，第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
接着继续步骤S20，形成NMOS源漏SiC外延区。其中，形成与浅沟槽隔离邻接的U-型硅凹槽(显然，垫层二氧化硅层1被去除)，并且在U-型硅凹槽中外延生长SiC。当STI上表面低于有源区硅表面时，高于STI上表面的所有硅都将被刻蚀，SiC会在STI边缘SiC生长低落甚至缺失。当STI上表面高于有源区硅表面时，STI氧化层会对其边缘侧壁的硅进行保护，如图1虚线圈出的范围，减少了STI侧壁硅的损耗，增强SiC外延生长能力，提高SiC半导体工艺制程能力。
接着继续步骤S21，进行源漏注入形成源漏极。
接着制作金属前介质、通孔、金属插塞和金属层。
图7至图9示意性地示出了现有技术中湿法刻蚀及清洗工艺对浅沟槽隔离的影响。图10至图12示意性地示出了本发明中湿法刻蚀及清洗工艺对浅沟槽隔离的影响。通过对比可以看出，本发明优化了步骤S11～S19湿法刻蚀及清洗工艺，在STI形成后到SiC工艺前，每一道去除光阻、清洗工艺及去除输入输出器件厚氧的工艺都进行工艺评估及优化，尽量减少湿法刻蚀和清洗工艺的时间，既保证达到湿法刻蚀和清洗的目的，将要去除的物质或缺陷颗粒去除干净，另外控制额外湿法刻蚀及清洗的时间，使得湿法刻蚀及清洗工艺对STI氧化硅层的刻蚀损耗达到最小。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于包括：在硅衬底中形成浅沟槽隔离，以及制造以浅沟槽隔离隔开的NMOS器件；
其中，在硅衬底中形成进行浅沟槽隔离的步骤包括下述步骤：
在硅衬底表面依次淀积垫层第一厚度的二氧化硅层和第二厚度的垫层氮化硅层；
对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；
在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离；
剥离垫层氮化硅层；
其中，二氧化硅层的第一厚度和垫层氮化硅层的第二厚度被选择成使得浅沟槽隔离的上表面高于硅片有源区衬底的上表面；
而且，在制造以浅沟槽隔离隔开的NMOS器件的步骤中，包括形成NMOS源漏SiC外延区，以及形成NMOS源漏SiC外延区之前进行多次湿法刻蚀和清洗工艺；通过对所有所述湿法刻蚀和清洗工艺进行控制，使得在之经历所有所述湿法刻蚀和清洗工艺之后浅沟槽隔离的上表面仍高于硅片有源区衬底的上表面。
2.根据权利要求1所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，制造以浅沟槽隔离隔开的NMOS器件包括下述步骤：
进行阱注入形成P型阱；
制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；
通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失；
制作第一栅极侧墙；
进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构；
制作第二栅极侧墙，第二栅极侧墙包括SiO2层和SiN层；
形成NMOS源漏SiC外延区。
3.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述形成NMOS源漏SiC外延区的步骤包括：
形成与浅沟槽隔离邻接的U-型硅凹槽；
在U-型硅凹槽中外延生长SiC。
4.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造CMOS器件。
5.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，第一栅极侧墙的材料是SiN。
6.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
7.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，第二栅极侧墙包括SiO2层和SiN层。
8.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
CN201410619982.2A 2014-11-05 2014-11-05 改善浅沟槽隔离边缘SiC应力性能的方法 Active CN104362124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410619982.2A CN104362124B (zh) 2014-11-05 2014-11-05 改善浅沟槽隔离边缘SiC应力性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410619982.2A CN104362124B (zh) 2014-11-05 2014-11-05 改善浅沟槽隔离边缘SiC应力性能的方法

Publications (2)

Publication Number Publication Date
CN104362124A CN104362124A (zh) 2015-02-18
CN104362124B true CN104362124B (zh) 2017-06-27

Family

ID=52529373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410619982.2A Active CN104362124B (zh) 2014-11-05 2014-11-05 改善浅沟槽隔离边缘SiC应力性能的方法

Country Status (1)

Country Link
CN (1) CN104362124B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
CN103839867A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 改善浅沟槽隔离介电材料刻蚀形貌的方法
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104051532A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的源极/漏极结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124529B2 (en) * 2006-06-01 2012-02-28 Texas Instruments Incorporated Semiconductor device fabricated using a metal microstructure control process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
CN103839867A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 改善浅沟槽隔离介电材料刻蚀形貌的方法
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104051532A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的源极/漏极结构

Also Published As

Publication number Publication date
CN104362124A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
TWI595600B (zh) 用於塊材鰭式場效電晶體結構之無植入物擊穿摻雜層形成及其製造方法
US11211477B2 (en) FinFETs having epitaxial capping layer on fin and methods for forming the same
CN102194756B (zh) 鳍式场效晶体管及其制法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US9755051B2 (en) Embedded shape sige for strained channel transistors
US9076867B2 (en) Semiconductor device structures including strained transistor channels
KR102069275B1 (ko) 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
US7544548B2 (en) Trench liner for DSO integration
US9985030B2 (en) FinFET semiconductor device having integrated SiGe fin
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US9620507B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
US9142673B2 (en) Devices and methods of forming bulk FinFETS with lateral seg for source and drain on dielectrics
US8871586B2 (en) Methods of reducing material loss in isolation structures by introducing inert atoms into oxide hard mask layer used in growing channel semiconductor material
US20150037945A1 (en) Epitaxially forming a set of fins in a semiconductor device
CN104392927B (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN104362124B (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
CN104409410A (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN102610530B (zh) 一种具有高锗组分的锗硅沟道pmos的制备方法
CN104392955A (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
TW201717281A (zh) 半導體元件及其製作方法
CN104392956A (zh) 半导体器件制造方法
CN104409409A (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN102916011B (zh) 一种双应变cmos集成器件及制备方法
CN106783625A (zh) 一种制造鳍式金属氧化物半导体场效应晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant