CN105097520B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105097520B
CN105097520B CN201410184366.9A CN201410184366A CN105097520B CN 105097520 B CN105097520 B CN 105097520B CN 201410184366 A CN201410184366 A CN 201410184366A CN 105097520 B CN105097520 B CN 105097520B
Authority
CN
China
Prior art keywords
semiconductor
gas
epitaxial
flow
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410184366.9A
Other languages
English (en)
Other versions
CN105097520A (zh
Inventor
蔡国辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410184366.9A priority Critical patent/CN105097520B/zh
Priority to US14/690,927 priority patent/US9646830B2/en
Publication of CN105097520A publication Critical patent/CN105097520A/zh
Application granted granted Critical
Publication of CN105097520B publication Critical patent/CN105097520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧侧壁上具有侧墙；进行外延步骤，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；进行刻蚀步骤，去除侧壁和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底上形成第一半导体外延层；进行选择外延步骤，通入沉积气体和刻蚀气体，在栅极结构两侧的半导体衬底上形成第二半导体外延层，所述第二半导体外延层沿水平方向修复或补偿所述第一半导体外延层；重复依次进行外延步骤、刻蚀步骤和选择外延步骤，直至在栅极结构两侧的半导体衬底上形成抬高源/漏区。防止形成的抬高源/漏区形成尖角。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极结构变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。
应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在PMOS晶体管上形成压应力衬垫层(compressive stress liner)，从而增大了PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。
因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源、漏区形成锗硅(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源、漏区形成碳硅(SiC)可以引入硅和碳硅之间晶格失配形成的拉应力，提高NMOS晶体管的性能。
现有技术形成锗硅源/漏区或碳硅源/漏区的通常的做法是：首先在半导体衬底上形成栅极结构；然后刻蚀栅极结构两侧的半导体衬底形成凹槽；接着在凹槽中采用选择性外延工艺形成锗硅层或碳硅层，进行选择性外延工艺时，同时通入沉积气体和选择性气体，以选择性的在凹槽中形成锗硅层或碳硅层。
而为了防止后续进行金属硅化物工艺时对源/漏区中硅的消耗而对源/漏区应力产生影响，选择性外延工艺形成源/漏区时，形成的源/漏区的表面要高于半导体衬底的表面，业界也称这种源/漏区为抬高源/漏区。
但是现有技术形成的抬高源/漏区仍存在缺陷。
发明内容
本发明解决的问题是防止抬高源/漏区产生缺陷。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧侧壁上具有侧墙；进行外延步骤，通入沉积气体，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；进行刻蚀步骤，通入刻蚀气体，去除侧壁和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底上形成第一半导体外延层；进行选择外延步骤，通入沉积气体和刻蚀气体，在所述栅极结构两侧的半导体衬底上形成第二半导体外延层，所述第二半导体外延层沿水平方向修复或补偿所述第一半导体外延层；重复依次进行外延步骤、刻蚀步骤和选择外延步骤，直至在栅极结构两侧的半导体衬底上形成抬高源/漏区。
可选的，所述第一半导体外延层和第二半导体外延层的材料相同。
可选的，所述第一半导体外延层和第二半导体外延层的材料为碳硅、锗硅或单晶硅。
可选的，所述第一半导体外延层和第二半导体外延层的材料为碳硅时，所述外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2，硅源气体的流量为100～500sccm，载气为H2，载气的流量为2000～6000sccm，腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～20秒。
可选的，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为5000～25000sccm，腔室的压力为200～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～50秒。
可选的，所述选择外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～300sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为50～200sccm，载气为H2，载气的流量为10000～40000sccm腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为10～200秒。
可选的，所述碳硅中掺杂有N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
可选的，所述外延步骤和选择外延步骤中采用的气体还包括杂质源气体，所述杂质源气体为PH3、AsH3或TeH3中的一种或几种。
可选的，所述第一半导体外延层和第二半导体外延层的材料为锗硅时，所述外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。
可选的，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
可选的，所述选择外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒。
可选的，所述锗硅中掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
可选的，所述第一半导体外延层和第二半导体外延层的材料为单晶硅时，所述外延步骤采用的硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。
可选的，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
可选的，所述选择外延步骤采用的硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒。
可选的，所述单晶硅中掺杂有P型杂质离子或N型杂质离子。
可选的，还包括：在进行外延步骤之前，刻蚀栅极结构两侧的半导体衬底，在栅极结构两侧的半导体衬底中形成凹槽，重复依次进行外延步骤、刻蚀步骤和选择外延步骤，在凹槽中形成抬高源/漏区，所述抬高源/漏区的表面高于半导体衬底的表面。
可选的，所述凹槽为“δ”形状的凹槽。
可选的，所述栅极结构的顶部表面具有硬掩膜层。
可选的，所述外延步骤、刻蚀步骤和选择外延步骤在同一腔室中进行，在进行外延步骤之前还包括：获得稳定的外延环境；在进行刻蚀步骤之前，还包括：获得稳定的刻蚀环境；在进行选择外延步骤之前，还包括：获得稳定的选择外延环境。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法，进行外延步骤，通入沉积气体，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；进行刻蚀步骤，通入刻蚀气体，去除侧壁和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底上形成第一半导体外延层；在进行外延步骤和刻蚀步骤后，进行选择性外延步骤，选择性外延步骤形成的第二半导体外延层能够形成水平方向修复或补偿所述第一半导体外延层，使得第一外延层倾斜侧壁变为垂直侧壁，在重复依次进行外延步骤、刻蚀步骤和选择外延步骤，在栅极结构两侧的半导体衬底上形成抬高源/漏区时，防止形成的抬高源/漏区顶部形成尖角，或者减缓尖角的形成。
进一步，所述外延步骤、刻蚀步骤和选择外延步骤在同一腔室中进行，在进行外延步骤之前还包括：获得稳定的外延环境；在进行刻蚀步骤之前，还包括：获得稳定的刻蚀环境；在进行选择外延步骤之前，还包括：获得稳定的选择外延环境，一方面是节省工艺转化时的时间，减少缺陷的产生；另一方面，提高了外延步骤、刻蚀步骤和选择外延步骤时的工艺精度，更有利于防止最终形成的抬高源/漏区上产生尖角，或者减缓尖角的形成。
附图说明
图1～图3为本发明一实施例半导体结构的形成过程的剖面结构示意图；
图4为本发明实施例半导体结构的形成过程的流程示意图；
图5～图8为本发明另一实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
现有技术采用选择性外延工艺形成的抬高源/漏区时，特别是形成碳硅源/漏区时，工艺较难控制，形成的碳硅源/漏区中缺陷较多，并且电阻较大。
为解决上述问题，本发明实施例提供了一种抬高源/漏区的形成方法，请参考图1～图3，首先请参考图1，提供半导体衬底100，半导体衬底100的材料为单晶硅层，所述半导体衬底100上形成有栅极结构101，栅极结构101的两侧侧壁表面形成有侧墙102，所述侧墙102的材料为氮化硅，所述栅极结构101两侧的半导体衬底100内可以形成凹槽(图中未示出)；继续参考图1，进行外延步骤，通入碳源气体(比如：CH4或C2H4)和硅源气体(SiH4或SiH2Cl2)，形成覆盖所述栅极结构101和侧墙102、以及半导体衬底100表面的碳硅层108，碳硅在单晶硅上的生长速率大于在氮化硅和多晶硅上的生长速率，因而形成的碳硅层108包括第一部分104和第二部分105，第一部分104为位于半导体衬底100表面，第二部分105位于栅极结构101和侧墙102表面，第一部分104的厚度大于第二部分105的厚度，第一部分104的碳硅为单晶态的碳硅，第二部分105的碳硅为多晶态的碳硅；接着，参考图2，进行刻蚀步骤，通入刻蚀气体(比如HCl)，去除所述栅极结构101和侧壁102表面上的碳硅层108，在栅极结构101两侧的半导体衬底100上形成第一碳硅外延层106，在进行刻蚀步骤时，由于碳硅层的第一部分104和第二部分105的厚度不同并且晶体状态也不同，对碳硅层的第一部分104和第二部分105刻蚀速率也会不相同，因而形成的第一碳硅外延层106的侧壁为倾斜侧壁，倾斜侧壁的晶面指数与半导体衬底表面的晶面指数不相同，该倾斜侧壁会影响后续外延步骤时碳硅外延层的水平生长速率和侧壁上形成的碳硅外延层的晶态，后续重复进行外延步骤和刻蚀步骤时使得最终形成的抬高源/漏区具有尖角；重复进行外延步骤(参考图1)和刻蚀步骤(参考图2)直至形成抬高源/漏区107，形成的抬高源/漏区107具有尖角。
上述方法形成的抬高源/漏区107中虽然缺陷较少，并且电阻，但是抬高源/漏区107的尖角对后续的金属硅化物工艺和插塞工艺具有较大的影响，不利于后续工艺的进行。
为此，本发明实施例中提供了一种半导体结构的形成方法，在进行外延步骤和刻蚀步骤后，进行选择性外延步骤，选择性外延步骤形成的第二半导体外延层能够形成水平方向修复或补偿所述第一半导体外延层，使得第一外延层倾斜侧壁变为垂直侧壁，在重复依次进行外延步骤、刻蚀步骤和选择外延步骤，在栅极结构两侧的半导体衬底上形成抬高源/漏区时，防止形成的抬高源/漏区顶部形成尖角。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4，图4为本发明实施例半导体结构的形成方法的流程示意图，包括：
步骤S201，提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧侧壁上具有侧墙，去除半导体衬底上的自然氧化层；
步骤S202，获得稳定的外延环境；
步骤S203，进行外延步骤，通入沉积气体，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；
步骤S204，获得稳定的刻蚀环境；
步骤S205，进行刻蚀步骤，通入刻蚀气体，去除侧墙和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底上形成第一半导体外延层；
步骤S206，获得稳定的选择外延环境；
步骤S207，进行选择外延步骤，通入沉积气体和刻蚀气体，在所述栅极结构两侧的半导体衬底上形成第二半导体外延层，所述第二半导体外延层沿水平方向修复所述第一半导体外延层。
下面将结合附图对上述过程进行详细的描述。
参考图5，提供半导体衬底300，所述半导体衬底300上形成有栅极结构301，所述栅极结构301的两侧侧壁上具有侧墙302。
所述半导体衬底300的材料为单晶硅(Si)、单晶锗(Ge)、或锗硅(GeSi)、碳硅(SiC)。本实施例中，所述半导体衬底300的材料为单晶硅，所述半导体衬底300表面的晶面指数为(100)，后续外延工艺在半导体衬底300表面形成的半导体外延层为单晶的外延层。所述半导体衬底300还可以根据设计需求注入一定的掺杂离子以改变电学参数。所述半导体衬底300内还可以形成浅沟槽隔离结构(图中未示出)，所述浅沟槽隔离结构用于隔离相邻的有源区。
所述栅极结构301包括位于半导体衬底300上的栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。栅极结构301形成的具体过程为：在所述半导体衬底300上形成栅介质材料层；在栅介质材料层上形成栅电极材料层；在所述栅电极材料层的表面形成硬掩膜层，所述掩膜层中具有暴露栅电极材料层表面的若干开口；以所述硬掩膜层为掩膜，沿开口依次刻蚀所述栅电极材料层和栅介质材料层，形成位于半导体衬底300上的栅介质层和位于栅介质层上的栅电极。
所述硬掩膜层的材料为SiN、SiON、SiCN或其他合适的材料。本实施例中，在形成栅极结构301后，所述栅极结构301顶部的上的硬掩膜层无需去除，在后续外延步骤形成半导体外延材料层时，使得栅极结构上半导体外延材料层的生长速率远小于半导体衬底表面上的半导体外延材料层的生长速率，从而栅极结构上形成的半导体外延材料层的厚度远小于半导体衬底表面上形成的半导体外延材料层的厚度，在进行刻蚀步骤时，减小了刻蚀步骤的工艺负担，使得形成的第一半导体外延层的侧壁形貌较好。
本实施例中，所述栅介质层的材料为氧化硅，栅电极的材料为多晶硅。在本发明的其他实施例中，所述栅介质层和栅电极层可以为其他合适的材料。
所述侧墙302可以为单层或多层堆叠结构。
所述侧墙302为单层结构时，所述侧墙302的材料为氧化硅或氧化硅等。
所述侧墙为多层堆叠结构时，所述侧墙302包括位于栅极结构301侧壁表面上的偏移侧墙和位于偏移侧墙表面的主侧墙。所述偏移侧墙的材料为氧化硅，在栅极结构301的侧壁形成偏移侧墙后，对栅极结构301两侧的半导体衬底300进行轻掺杂离子注入，在栅极结构301两侧的半导体衬底内形成轻掺杂区(LDD)。
在形成轻掺杂区后，在偏移侧墙上形成主侧墙。所述主侧墙可以为单层或多层堆叠结构。在具体的实施例中，所述主侧墙为单层结构时，所述主侧墙的材料可以为氮化硅，所述主侧墙为双层堆叠结构时，所述主侧墙包括氮化硅侧墙位于氮化硅侧墙上的氧化硅侧墙。
在本发明的其他实施例中，在形成侧墙后，还包括：以所述栅极结构和侧墙为掩膜，刻蚀栅极结构两侧的半导体衬底，在栅极结构两侧的半导体衬底中形成凹槽；后续再重复依次进行外延步骤、刻蚀步骤和选择外延步骤，在凹槽中形成抬高源/漏区，所述抬高源/漏区的表面高于半导体衬底的表面。
所述凹槽可以为“δ”形状的凹槽，后续在凹槽中形成具有应力的抬高源/漏区时，使得抬高源/漏区与晶体管沟道的距离更近，有利于提高载流子的迁移率。
“δ”形状的凹槽形成的具体过程为：首先采用干法刻蚀工艺刻蚀所述半导体衬底，在半导体衬底中形成矩形的凹槽，所述干法刻蚀时采用的气体包括CF4、HBr、He和O2；然后湿法刻蚀所述矩形的凹槽，形成“δ”形状的凹槽，湿法刻蚀采用的溶液为TMAH(四甲基氢氧化氨)或NH3.H2O。
请继续参考图5，进行外延步骤，通入沉积气体，形成覆盖所述栅极结构301、侧墙302和半导体衬底300表面的半导体外延材料层309。
本实施例中，所述半导体外延材料层309包括相邻的第一部分304和第二部分305，第一部分304位于半导体衬底300表面上，第二部分305位于栅极结构301和侧墙302表面上，由于栅极结构301和侧墙302的材料与半导体衬底300的材料不相同，在进行外延步骤时，栅极结构301和侧墙301上的第二部分305的半导体外延材料层的生长速率要小于在半导体衬底300上第一部分304的半导体外延材料层的生长速率，因而形成的第二部分305的半导体外延材料层的厚度小于形成的第一部分304的半导体外延材料层的厚度，并且第二部分305的半导体外延材料层的晶格为多晶态(或无定形态)，第一部分304的半导体外延材料层晶格为单晶态。
所述半导体外延材料层309的材料可以为碳硅、锗硅或单晶硅。
本实施例中，所述半导体外延材料层309的材料为碳硅，所述外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为100～500sccm载气为H2，载气的流量为2000～6000sccm，腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～20秒。
所述形成的碳硅中掺杂有N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。在进行外延步骤时，还可以包括杂质源气体，所述杂质源气体为PH3、AsH3或TeH3中的一种或几种。
在本发明的另一实施例中，所述半导体外延材料层309的材料为锗硅时，所述外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。所述锗源气体、硅源气体、载气构成沉积气体。
所述形成的锗硅中掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。进行外延步骤时还包括杂质源气体，所述杂质源气体为含有硼元素、镓元素或铟元素的气体。
在本发明的又一实施例中，所述半导体外延材料层309的材料为单晶硅时，所述外延步骤采用的硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。
形成的所述单晶硅中还可以掺杂N型或P型的杂质离子。
在进行外延步骤之前，还包括，去除所述半导体衬底表面的热氧化硅层。
去除热氧化硅层时的腔室可以与进行外延步骤时的腔室为同一个腔室，在去除热氧化层后，获得稳定的外延环境，稳定的外延环境包括外延时腔室的温度达到预定值、腔室的压强达到预定值、排除刻蚀热氧化硅层时残余的气体和刻蚀副产物等。
在本发明的其他实施例中，栅极结构和侧墙两侧的半导体衬底中形成有凹槽时，所述半导体外延材料层位于位于凹槽的侧壁和底部表面、以及栅极结构和侧墙的表面，半导体外延材料层包括相邻的第一部分和第二部分，第一部分位于凹槽的侧壁和底部表面，第二部分位于栅极结构和侧墙的表面。
进行外延步骤之前，去除凹槽底部和侧壁的热氧化硅层。在去除热氧化层后，获得稳定的外延环境。
参考图6，进行刻蚀步骤，通入刻蚀气体，去除侧墙301和栅极结构301表面上的半导体外延材料层，在栅极结构301两侧的半导体衬底300上形成第一半导体外延层306。
本实施例中，所述半导体外延材料层的材料为碳硅，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为5000～25000sccm，腔室的压力为200～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～50秒。
在本发明的另一实施例中，所述半导体外延材料层的材料为锗硅时，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
在本发明的又一实施例中，所述半导体外延材料层的材料为单晶硅时，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
在进行刻蚀时，由于第一部分304(参考图5)的半导体外延材料层为单晶态，第二部分305(参考图5)的半导体外延材料层为多晶态(或非晶态)，第二部分305的厚度小于第一部分304的厚度，HCl或Cl2对多晶态的半导体外延材料层的刻蚀速率大于对单晶态的半导体外延材料层的刻蚀速率，使得栅极结构301两侧的半导体衬底300上剩余部分厚度的半导体外延材料层，作为第一半导体外延层306，另外由于HCl或Cl2刻蚀时的各向同性，以及第一部分304和第二部分304交界处存在多晶态和单晶态的半导体外延材料层，刻蚀速率不相同，使得形成的第一半导体外延层306侧壁为倾斜侧壁，并且第一半导体外延层306与相邻的侧墙302不接触。
第一半导体外延层306具有倾斜侧壁(侧壁的表面与半导体衬底的表面具有夹角)，因而第一半导体外延层306的倾斜侧壁的晶面指数与半导体衬底300表面的晶面指数(100)不同，如果后续直接重复进行外延步骤和刻蚀步骤，在进行外延步骤时，倾斜侧壁上生长出来半导体外延材料都是非晶态或有很多缺陷的多晶态，在进行刻蚀步骤时，非晶态或有很多缺陷的多晶态的半导体外延材料会被去除，这样一个整体的趋势是：(100)晶面方向上半导体外延材料的生长速率快，倾斜侧壁方向上半导体外延材料的生长速率慢或者没有，于是就造成最后形成的半导体外延层(或者抬高源/漏区)具有尖角。
因而本实施例中，在进行刻蚀步骤后，进行选择外延步骤，以修复和补偿第一半导体外延层306沿水平方向或沿倾斜侧壁所在晶面上的半导体外延材料(或者第二半导体外延层)的生长速率。
所述刻蚀步骤和外延步骤在同一个腔室中进行，在进行刻蚀步骤之前，还包括获得稳定的刻蚀环境，稳定的刻蚀环境包括刻蚀步骤时腔室的温度达到预定值、腔室的压强达到预定值、排除外延步骤时残余的气体和沉积时产生的副产物等，以使刻蚀步骤时工艺性能稳定，提高刻蚀的精度。
参考图7，进行选择外延步骤，通入沉积气体和刻蚀气体，在所述栅极结构两侧的半导体衬底300上形成第二半导体外延层307，所述第二半导体外延层307沿水平方向修复或补偿所述第一半导体外延层306。
在进行选择性外延步骤时，由于在腔室中外延过程和刻蚀过程时同时进行的，改变了单纯进行外延步骤和刻蚀步骤时的环境，从而可以对沿水平方向或者沿倾斜侧壁所在晶面方向上形成的半导体外延材料的生长速率进行修复和补偿，使得沿水平方向或者沿倾斜侧壁所在晶面方向上形成的半导体外延材料的生长速率与沿半导体衬底300表面方向的生长的半导体外延层的生长速率的差异性减小，使得形成的第二半导体外延层307覆盖第一半导体外延层306的倾斜侧壁，并与侧墙302的表面相接触。
所述第二半导体外延层307的材料与第一半导体外延层306的材料相同，使第二半导体外延层307与第一半导体外延层306具有相同的晶体结构，在进行选择外延步骤，容易对第一半导体外延层306进行水平方向的修复或补偿。在进行修复或补偿后，第二半导体外延层307覆盖第一半导体外延层306的倾斜侧壁，并与侧墙302的表面相接触，后续重复进行外延步骤、刻蚀步骤和选择外延步骤时，防止最终形成的抬高源/漏区产生顶角或者即使产生顶角，顶角的坡度也很小。在本发明的其他实施例中，形成的第二半导体外延层除了覆盖所述第一半导体外延层的倾斜侧壁外，部分第二半导体外延层也可以覆盖第一半导体外延层的顶部表面。
本实施例中，所述第二半导体外延层307的材料为碳硅时，所述选择外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～300sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为50～200sccm，载气为H2，载气的流量为10000～40000sccm腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为10～200秒，以达到较好的补偿和修复的效果。所述碳源气体、硅源气体、载气构成沉积气体。
本发明的另一实施例中，所述第二半导体外延层307的材料为锗硅时，所述选择外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒，以达到较好的补偿和修复的效果。所述锗源气体、硅源气体、载气构成沉积气体。
在本发明的又一实施例中，所述第二半导体外延层307的材料为单晶硅时，所述选择外延步骤采用的硅源气体为SiH4或SiH2Cl2(二氯二氢硅)，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒，以达到较好的补偿和修复的效果。所述硅源气体、载气构成沉积气体。
上述选择外延步骤时，还可以包括杂质源气体，以在形成第二半导体外延层307中掺杂P型或N型的杂质离子。具体的形成碳硅时掺杂N型的杂质离子，形成锗硅时掺杂N型的杂质离子，形成单晶硅时可以掺杂N型或P型的杂质离子。
所述选择外延步骤与前述的刻蚀步骤和外延步骤在同一个腔室中进行，在进行选择外延步骤之前，还包括获得稳定的选择外延环境，稳定的选择外延环境包括选择外延步骤时腔室的温度达到预定值、腔室的压强达到预定值、排除刻蚀步骤时残余的气体和刻蚀时产生的副产物等，以使选择外延步骤时工艺性能稳定，提高选择外延的精度。
参考图8，重复依次进行外延步骤(参考图5)、刻蚀步骤(参考图6)和选择外延步骤(参考图7)，直至在栅极结构301两侧的半导体衬底300上形成抬高源/漏区308。
本发明的实施例形成的抬高源/漏区308的顶部没有尖角，即使顶部有尖角，所述尖角的坡度也很小，并且所述抬高源/漏区308的两侧与相邻的侧墙302相接触。
综上，本发明实施例的半导体结构的形成方法，进行外延步骤，通入沉积气体，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；进行刻蚀步骤，通入刻蚀气体，去除侧壁和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底上形成第一半导体外延层；在进行外延步骤和刻蚀步骤后，进行选择性外延步骤，选择性外延步骤形成的第二半导体外延层能够形成水平方向修复或补偿所述第一半导体外延层，使得第一外延层倾斜侧壁变为垂直侧壁，在重复依次进行外延步骤、刻蚀步骤和选择外延步骤，在栅极结构两侧的半导体衬底上形成抬高源/漏区时，防止形成的抬高源/漏区顶部形成尖角，或者减缓尖角的形成。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧侧壁上具有侧墙；
进行外延步骤，通入沉积气体，形成覆盖所述栅极结构、侧墙和半导体衬底表面的半导体外延材料层；
进行刻蚀步骤，通入刻蚀气体，去除侧墙和栅极结构表面上的半导体外延材料层，在栅极结构两侧的半导体衬底表面上形成第一半导体外延层，第一半导体外延层侧壁为倾斜侧壁，并且第一半导体外延层与相邻的侧墙不接触；
进行选择外延步骤，通入沉积气体和刻蚀气体，在所述栅极结构两侧的半导体衬底上形成第二半导体外延层，所述第二半导体外延层沿水平方向修复或补偿所述第一半导体外延层，使得形成的第二半导体外延层覆盖第一半导体外延层的倾斜侧壁，并与侧墙的表面相接触；
重复依次进行外延步骤、刻蚀步骤和选择外延步骤，直至在栅极结构两侧的半导体衬底上形成抬高源/漏区。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一半导体外延层和第二半导体外延层的材料相同。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一半导体外延层和第二半导体外延层的材料为碳硅、锗硅或单晶硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一半导体外延层和第二半导体外延层的材料为碳硅时，所述外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2，硅源气体的流量为100～500sccm，载气为H2，载气的流量为2000～6000sccm，腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～20秒。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为5000～25000sccm，腔室的压力为200～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～50秒。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述选择外延步骤采用的碳源气体为CH4、C2H4、C3H8、C2H6或C4H8，碳源气体的流量为10～50sccm，硅源气体为SiH4或SiH2Cl2，硅源气体的流量为50～300sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为50～200sccm，载气为H2，载气的流量为10000～40000sccm腔室的压力为5～100Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为10～200秒。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述碳硅中掺杂有N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述外延步骤和选择外延步骤中采用的气体还包括杂质源气体，所述杂质源气体为PH3、AsH3或TeH3中的一种或几种。
9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一半导体外延层和第二半导体外延层的材料为锗硅时，所述外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述选择外延步骤采用的锗源气体为GeH4，锗源气体的流量为5～500sccm，硅源气体为SiH4或SiH2Cl2，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述锗硅中掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
13.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一半导体外延层和第二半导体外延层的材料为单晶硅时，所述外延步骤采用的硅源气体为SiH4或SiH2Cl2，硅源气体的流量为50～1000sccm，载气为H2，载气的流量为2000～20000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，外延步骤的时间为1～50秒。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述刻蚀步骤采用的刻蚀气体为HCl或Cl2，刻蚀气体的流量为500～25000sccm，腔室的压力为10～500Torr，腔室的温度为500～700摄氏度，刻蚀的时间为3～100秒。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述选择外延步骤采用的硅源气体为SiH4或SiH2Cl2，硅源气体的流量为50～800sccm，刻蚀气体为HCl或Cl2，刻蚀气体的流量为5～500sccm，载气为H2，载气的流量为2000～15000sccm，腔室的压力为1～500Torr，腔室的温度为500～700摄氏度，选择外延步骤的时间为5～300秒。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述单晶硅中掺杂有P型杂质离子或N型杂质离子。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构的顶部表面具有硬掩膜层。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延步骤、刻蚀步骤和选择外延步骤在同一腔室中进行，在进行外延步骤之前还包括：获得稳定的外延环境；在进行刻蚀步骤之前，还包括：获得稳定的刻蚀环境；在进行选择外延步骤之前，还包括：获得稳定的选择外延环境。
CN201410184366.9A 2014-05-04 2014-05-04 半导体结构的形成方法 Active CN105097520B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410184366.9A CN105097520B (zh) 2014-05-04 2014-05-04 半导体结构的形成方法
US14/690,927 US9646830B2 (en) 2014-05-04 2015-04-20 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410184366.9A CN105097520B (zh) 2014-05-04 2014-05-04 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN105097520A CN105097520A (zh) 2015-11-25
CN105097520B true CN105097520B (zh) 2018-09-07

Family

ID=54355828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410184366.9A Active CN105097520B (zh) 2014-05-04 2014-05-04 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9646830B2 (zh)
CN (1) CN105097520B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164098B2 (en) 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
CN107527792B (zh) * 2017-08-24 2019-12-10 上海华虹宏力半导体制造有限公司 双层外延工艺方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
CN103210493A (zh) * 2010-11-10 2013-07-17 国际商业机器公司 邻接的soi结隔离结构和器件以及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303060A1 (en) * 2007-06-06 2008-12-11 Jin-Ping Han Semiconductor devices and methods of manufacturing thereof
JP5223285B2 (ja) * 2007-10-09 2013-06-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US8338279B2 (en) * 2011-03-30 2012-12-25 International Business Machines Corporation Reduced pattern loading for doped epitaxial process and semiconductor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
CN103210493A (zh) * 2010-11-10 2013-07-17 国际商业机器公司 邻接的soi结隔离结构和器件以及制造方法

Also Published As

Publication number Publication date
CN105097520A (zh) 2015-11-25
US9646830B2 (en) 2017-05-09
US20150318364A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
KR101622048B1 (ko) 누설이 감소된 cmos 디바이스 및 그 형성 방법
KR102509036B1 (ko) 수평 게이트 올 어라운드 및 finfet 디바이스 격리
CN104124273B (zh) 具有应变缓冲层的mos器件及其形成方法
CN104051267B (zh) 在sti沟槽中形成半导体材料的方法
US9240412B2 (en) Semiconductor structure and device and methods of forming same using selective epitaxial process
CN102074461B (zh) 半导体装置及其制造方法
JP5141029B2 (ja) 半導体装置とその製造方法
CN101517717B (zh) 具有相容电介质层的有源区域
JP4345774B2 (ja) 半導体装置の製造方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
JP5380794B2 (ja) 半導体装置の製造方法および半導体層の形成方法
TW201547022A (zh) 半導體元件及其形成方法
TW201351652A (zh) 半導體元件之製造方法
KR20150000386A (ko) 응력 변형된 반도체 구조물 형성 방법
CN105097520B (zh) 半导体结构的形成方法
TW200818496A (en) Semiconductor device and manufacturing method thereof
US20070066023A1 (en) Method to form a device on a soi substrate
TWI585861B (zh) 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法
KR102265709B1 (ko) 마이크로전자 트랜지스터들에서 누설을 감소시키기 위해 도핑된 서브구조체를 생성하는 장치 및 방법
CN102479721B (zh) 晶体管及其形成方法
CN108074870A (zh) 晶体管及其形成方法
JP5287539B2 (ja) 半導体装置の製造方法
TWI692803B (zh) 修飾磊晶成長形狀的方法
JP2008078519A (ja) 半導体装置の製造方法
CN105304491B (zh) 用于形成嵌入式锗硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant