CN1665032A - 制造固态成像器件的方法 - Google Patents
制造固态成像器件的方法 Download PDFInfo
- Publication number
- CN1665032A CN1665032A CN2005100518149A CN200510051814A CN1665032A CN 1665032 A CN1665032 A CN 1665032A CN 2005100518149 A CN2005100518149 A CN 2005100518149A CN 200510051814 A CN200510051814 A CN 200510051814A CN 1665032 A CN1665032 A CN 1665032A
- Authority
- CN
- China
- Prior art keywords
- side wall
- film
- read
- dielectric film
- out electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000003384 imaging method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 239000007787 solid Substances 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000586 desensitisation Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
在一种导电类型的半导体衬底1的主表面部分中形成构成光电转换元件的相反导电类型的第一杂质区2和构成传输元件的相反导电类型的掩埋沟道区3，所述传输元件用于传输信号电荷，并且在该半导体衬底上形成第一绝缘膜4。然后，在包含所述掩埋沟道区上的一个区的区域中形成读出电极5，并且形成用于覆盖所述读出电极的第二绝缘膜6。此后，形成侧墙形成膜7a，并且基于一个蚀刻选择比来进行选择性蚀刻，由此在所述读出电极的侧面上形成侧墙7，同时第二绝缘膜置于其间。接着，利用所述读出电极和所述侧墙作为掩膜来进行离子注入，以便以自对准的方式形成一种导电类型的第二杂质区8，接着除去所述侧墙。在不降低灵敏度的情况下能够得到减小的暗电流、稳定的读出电压等，并且可以保持第二绝缘膜足够的厚度。
Description
发明背景
1、技术领域
本发明涉及一种用于制造具有减小的暗电流和稳定的读出电压的固态成像器件的方法。
2、相关技术介绍
广知具有掩埋型光电二极管结构的固态成像器件，如JP57(1982)-062557A所介绍的。而且，在减小污点(smear)的尝试中，广泛地将如JP8(1996)-130299A中所描述的结构应用于固态成像器件。
下文中，将描述一种典型的制造固态成像器件的常规方法。图3是说明常规固态成像器件的主要部分的截面图。图4是在穿过光电元件分离部分的方向(元件分离方向)上截取的固态成像器件的截面图。
在图3和4中，参考编号21表示P型半导体衬底，在其主表面区中，形成了构成光电转换元件的N型杂质区22、垂直CCD的掩埋沟道23、P+型杂质区27和元件分离区30。在P型半导体衬底21的表面上形成绝缘膜24，并且在绝缘膜24上形成读出电极25，以便与相应的掩埋沟道23重叠。每一个读出电极25都覆盖有绝缘膜26和保护膜28。此外，在保护膜28上形成光屏蔽膜29，使得仅在每一个N型杂质区22的上面设置一个开口。
在常规的固态成像器件的光接收部分中，N型杂质区22的表面覆盖有P+型杂质区27，从而减小了暗电流。通过主要利用硼进行离子注入使得每个P+型杂质区27相对于读出电极25自对准、并且进行热处理来形成每个P+型杂质区27。
根据如上所述的常规制造方法，为了减小暗电流，需要优化每个P+型杂质区27的杂质浓度和扩散长度。换句话说，需要防止耗尽层的端部与半导体衬底21和绝缘膜24之间的界面接触。
在上述常规结构中，P型半导体衬底21的表面上的P+型杂质区27和读出电极25彼此交迭。因此，为了稳定地读出信号电荷，要求N型杂质区22和掩埋沟道23之间的距离L1比较长。另一方面，为了减小污点，需要光屏蔽膜29也延伸到构成光电转换元件的N型杂质区22的一部分上面，以便完全覆盖读出电极25。因此，减小了所述光电转换元件的开口的尺寸S1，并且降低了灵敏度。
此外，为了确保所述开口的尺寸S1，同时保持P+型杂质区27和垂直CCD的掩埋沟道23之间的适当的距离L2，可以使用抗蚀剂图形的掩膜来形成P+型杂质区27。然而，这样使其难以在读出电极25和P+型杂质区27之间提供一致的距离，导致读出电压变化。而且，随着进一步的小型化，所述开口的形状也因为由读出电极25形成的台阶的影响而变化，这不仅使读出电压变化，而且使灵敏度变化。
此外，由于在垂直分离方向上从光电元件部分向分离部分P+型杂质区27的陡峭的浓度梯度，导致电场很可能集中。因此进一步恶化了污点性能。
JP 5(1993)-102457A公开了一种用于解决这种问题的方法。在JP5(1993)-102457A中公开的所述方法是在所述读出电极的一个侧面形成一个侧墙，并且利用所述读出电极和所述侧墙作为掩膜进行离子注入，来形成所述P+型杂质区27。然而由于该方法采用抗蚀剂图形来形成所述侧墙，因此与其中利用抗蚀剂图形来形成所述P+型杂质区27的上述方法类似，该方法难于避免由于所述抗蚀剂图形定位的变化而导致的所述侧墙厚度的变化。因此JP 5(1993)-102457 A的方法不能解决该问题。
另一方面，根据半导体元件的小型化和降低的工作电压，倾向于将所述读出电极25上的绝缘膜26的厚度制得更小。在所述读出电极25上面，通常布置一个传输电极，同时在所述读出电极25和所述传输电极之间插入绝缘膜26。在所述绝缘膜26具有更小的厚度的情况下，当在用于形成所述侧墙的蚀刻工艺过程中减小了所述绝缘膜26的厚度时，所述读出电极25和上层电极之间的绝缘变得不充分。
发明内容
本发明的一个目的是提供一种制造固态成像器件的方法，该固态成像器件能够减小暗电流、稳定读出电压和降低电压，同时不降低灵敏度，并且进一步可以使得所述读出电极上的绝缘膜可以保持足够的厚度，以便在所述读出电极和上层电极之间保持充分的绝缘。
为了实现上述目的，本发明的制造固态成像器件的方法包括：在一种导电类型的半导体衬底的主表面部分中选择性地形成构成光电转换元件的相反导电类型的第一杂质区；在该半导体衬底的所述主表面部分中形成构成一个传输元件的相反导电类型的掩埋沟道区，该传输元件用于从该光电转换元件传输信号电荷；在该半导体衬底上形成第一绝缘膜；在该第一绝缘膜上、在包含所述掩埋沟道区上的一个区的区域中形成一个读出电极，用于从该光电转换元件读出和传输信号电荷；形成用于覆盖所述读出电极的第二绝缘膜；在包含第二绝缘膜上的一个区域的半导体衬底上形成侧墙形成膜；进行蚀刻，以使对于所述侧墙形成膜的蚀刻速度高于相对于所述第二绝缘膜的蚀刻速度，由此选择性地除去侧墙形成膜，以便在所述读出电极的侧面上形成由侧墙形成膜制成的侧墙，在它们之间插有第二绝缘膜；使用所述读出电极和侧墙作为掩膜进行离子注入，以在所述光电转换元件的表面上以自对准的方式形成一种导电类型的第二杂质区；并且除去所述侧墙。
附图简述
图1A至1D是说明根据本发明的一个实施例的制造固态成像器件的方法的工艺步骤的截面图；
图2是在元件分离方向上截取的通过所述工艺步骤制造的固态成像器件的截面图；
图3是说明通过常规制造方法制造的固态成像器件的主要部分的截面图；
图4是在元件分离方向上截取的固态成像器件的截面图。
发明详述
根据本发明的制造固态成像器件的方法，利用形成在读出电极侧面上的侧墙作为掩膜，以自对准的方式形成第二杂质区，从而可以精确地定位第二杂质区。其原因在于，侧墙的尺寸变化比抗蚀剂图形的尺寸变化小。因此，尽可能地减小了读出电极与第二杂质区的交迭。此外，能够减小读出电极相对于用于传输信号电荷的掩埋沟道区的伸出长度，从而能够扩大开口并且提高灵敏度。此外，由于所述侧墙的屏蔽效果，可以使第二杂质区在垂直分离方向上从光电元件部分到分离部分的浓度梯度变得缓和，并因此电场不集中，导致污点性能提高。此外，由于所述侧墙是通过基于所述侧墙形成膜相对于所述第二绝缘膜的蚀刻选择比进行选择性蚀刻来形成的，因此所述第二绝缘膜的厚度基本上不减小。因此所述第二绝缘膜可以保持足够的厚度，以便在所述读出电极和上层电极之间保持充分的绝缘。
在本发明的制造固态成像器件的方法中，在形成所述侧墙中，所述侧墙形成膜相对于所述第二绝缘膜的蚀刻选择比优选不小于30。更优选，所述侧墙形成膜相对于所述第一绝缘膜的蚀刻选择比大于30。
所述第二绝缘膜可以由氧化硅膜制成，而所述侧墙形成膜可以由硅制成。或者，所述第二绝缘膜可以由氧化硅膜制成，而所述侧墙形成膜可以由非晶硅制成。或者，所述第二绝缘膜可以由氧化硅膜制成，而所述侧墙形成膜可以由氮化硅膜制成。
优选，从所述读出电极的上面、在相对于与所述半导体衬底垂直的方向朝向读出侧倾斜的方向上进行用于形成一种导电类型的第二杂质区的离子注入，从而通过所述读出电极和所述侧墙形成盲区(shadow)。
可以通过湿法蚀刻来除去所述侧墙。所述侧墙形成膜的膜厚优选为所述读出电极厚度的50％至300％。所述读出电极可以是金属电极。
下文中，将参考附图描述根据本发明一个实施例的制造固态成像器件的方法。图1A至1C是说明制造方法的工艺步骤的截面图。图2是在元件分离方向上截取的通过该制造方法制造的固态成像器件的截面图。
首先，如图1A所示，在P型硅衬底1的主表面区中选择性地形成构成光电转换元件的N型杂质区2和N型掩埋沟道区3。接着，在硅衬底1的表面上形成读出电极5，同时第一绝缘膜4置于其间。读出电极5的材料可以是多晶硅。第一绝缘膜4例如由所谓的ONO(氧化物—氮化物—氧化物)栅绝缘膜形成，其包括从衬底侧按顺序排列的热氧化SiO2膜/通过低压CVD(化学汽相淀积)得到的氮化硅膜/氮氧化硅膜。此外，如图2所示，形成元件分离区11。
然后，如图1B所示，形成用于覆盖每一个读出电极5的第二绝缘膜6。所述第二绝缘膜6可以由通过所述读出电极5的热氧化得到的氧化硅膜来构成。第二绝缘膜6的厚度可以是大约80nm。接着，在硅衬底1的整个表面上形成非晶硅膜(侧墙形成膜)7a。非晶硅7a的厚度可以在100nm到300nm的范围之内。
然后对非晶硅膜7a进行选择性干法蚀刻(回刻)。设置蚀刻条件，以使相对于所述侧墙形成膜的蚀刻速度高于相对于第二绝缘膜6的蚀刻速度，从而在每个读出电极5的侧面上形成侧墙7，如图1C所示。
此后，利用读出电极5和侧墙7作为掩膜，在相对于与硅衬底1垂直的方向、朝向读出侧(图1C中的左侧)倾斜的方向，即如图中的箭头所示的方向进行离子注入，从而以自对准的方式在相应的N型杂质区2的表面上形成P+型杂质区8。通常，由于在N型杂质区2表面上的适当位置容易控制注入深度，因此采用从如上所述的倾斜方向进行的离子注入。
当注入离子时，读出电极5和P+型杂质区8在图1C中的读出侧彼此远离。然而，当完成制造工艺时，由于在工艺过程中经过热处理，杂质扩散，使得P+型杂质区8覆盖了N型杂质区2的整个表面，如图1D所示。为了确保得到这种结构，在不小于1度到不大于20度的范围内调整离子注入的倾斜角度。在图1D所示的工艺步骤中，通过蚀刻除去侧墙7之后，形成保护膜9，并接着形成光屏蔽膜10，从而设置开口。
在上述制造工艺期间，在形成侧墙7的过程中，利用了非晶硅膜相对于第一绝缘膜4和第二绝缘膜6的高蚀刻选择比，因此优选所述高蚀刻选择比不小于30。
当形成P+型杂质区8时，由于使用侧墙7来作为掩膜材料(阻挡层(stopper))，因此优选侧墙7由非晶硅而不是由多晶硅制成。与使用抗蚀剂等引起的10％的变化相比，将侧墙尺寸的变化改善为3％。此外，为了既满足读出性能又满足白缺陷(white flaw)性能，优选完成后的侧墙7的膜厚落在读出电极5厚度的50％至300％的范围内。这里所使用的侧墙7的膜厚是在读出电极5的侧面上的膜厚，并因此对应于硅衬底1的平面方向上的宽度。为了使完成后的侧墙7的膜厚落在读出电极5厚度的50％至300％的范围内，优选非晶硅形成膜的厚度为读出电极5的厚度的50％至300％。
在除去侧墙7的步骤中，优选使用湿法蚀刻，以避免由于等离子或类似物质破坏P+型杂质区8。此外，不需要完全除去侧墙7，但是优选在不影响光接收效率的范围内对它们进行蚀刻，以便对P+型杂质区8造成最小的损伤。
根据包括上述工艺步骤的制造方法，侧墙尺寸的变化比抗蚀剂掩膜等的尺寸的变化小。因此，即使当位于读出电极5下方的P+型杂质区8的长度尽可能地减小时，也能够确保彼此相邻的读出电极5和P+型杂质区8之间的位置关系。这样降低了由于P+型杂质区8的影响而导致的读出电极5的电位中的调制程度，从而得到了稳定的读出电压和降低的电压。
此外，由于可以精确定位P+型杂质区8，因此可以减小作为读出电极5的有效栅长的垂直CCD的N型掩埋沟道区3和P+型杂质区8之间的距离L2，从而可以使每个光电转换元件的开口扩大。此外，由于在垂直分离方向从光电元件部分到分离部分的P+型杂质区8的缓和的浓度梯度，因此电场不集中，由此可以得到有利的污点性能。
此外，在形成所述侧墙7的过程中，优选设置蚀刻条件，以使非晶硅膜7a相对于第二绝缘膜6的蚀刻选择比不小于30。由此在蚀刻期间所述第二绝缘膜6的厚度的减小可以抑制到基本为零。因此第二绝缘膜可以保持足够的厚度，以便在所述读出电极和上层电极例如传输电极之间保持充分的绝缘。
例如，在读出电极5和所述上层电极之间的最大额定电压为25V的情况下，第二绝缘膜6的可允许的最小厚度为50nm。因此，如果如上所述，第二绝缘膜6的原始厚度为80nm，由于用于形成所述侧墙7的蚀刻所导致的膜厚的减小应该限制到30nm或者更小。在这种情况下，如果非晶硅膜7a相对于第二绝缘膜6的蚀刻选择比低于10，在非晶硅膜7a的厚度为250nm并且进行了50％的过蚀刻的条件下，膜厚的减小变成大约为38nm，这在可允许的最小厚度之下。另一方面，在非晶规膜7a相对于第二绝缘膜6的蚀刻选择比不低于30的情况下，膜厚的减小变成大约为10nm，从而通过第二绝缘膜6保持了绝缘。应该注意到，由于第二绝缘膜6是由多晶硅的热氧化形成的，如果考虑到电场的集中，所述蚀刻选择比的20％可能是不够的。
在上述例子中，构成光电转换元件的N型杂质区2和读出电极5彼此不交迭。然而，可以将本实施例应用于具有下述结构的固态成像器件，在所述结构中，N型杂质区2和读出电极5彼此交迭或者它们彼此远离，从而得到相同的效果。
此外，在上述例子中，读出电极5也作为传输电极。然而，本实施例可以应用于除了读出电极5之外还设置有传输电极的情况，从而得到相同的效果。
此外，在上述例子中，当形成P+型杂质区8使其覆盖N型杂质区2的表面时，调整注入离子的倾斜角度。然而，可以调整侧墙7的膜厚，从而得到相同的效果。
Claims (10)
1、一种制造固态成像器件的方法，包括：
在一种导电类型的半导体衬底的主表面部分中选择性地形成构成光电转换元件的相反导电类型的第一杂质区；
在所述半导体衬底的所述主表面部分中形成构成传输元件的相反导电类型的掩埋沟道区，所述传输元件用于从所述光电转换元件传输信号电荷；
在所述半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜上、在包含掩埋沟道区上的一个区的区域中形成一个读出电极，用于从所述光电转换元件读出和传输信号电荷；
形成用于覆盖该读出电极的第二绝缘膜；
在包含第二绝缘膜上的一个区域的半导体衬底上形成侧墙形成膜；
进行蚀刻，以使相对于所述侧墙形成膜的蚀刻速度高于相对于所述第二绝缘膜的蚀刻速度，由此选择性地除去所述侧墙形成膜，以便在所述读出电极的侧面上形成由所述侧墙形成膜制成的侧墙，在所述读出电极和所述侧墙之间插有第二绝缘膜；
使用所述读出电极和所述侧墙作为掩膜进行离子注入，以在所述光电转换元件的表面上以自对准的方式形成一种导电类型的第二杂质区；以及
除去所述侧墙。
2、根据权利要求1所述的制造固态成像器件的方法，其中在形成所述侧墙的过程中，所述侧墙形成膜相对于该第二绝缘膜的蚀刻选择比不小于30。
3、根据权利要求2所述的制造固态成像器件的方法，其中所述侧墙形成膜相对于所述第一绝缘膜的蚀刻选择比大于30。
4、根据权利要求1所述的制造固态成像器件的方法，其中所述第二绝缘膜由氧化硅膜制成，而所述侧墙形成膜由硅制成。
5、根据权利要求1所述的制造固态成像器件的方法，其中所述第二绝缘膜由氧化硅膜制成，而所述侧墙形成膜由非晶硅制成。
6、根据权利要求1所述的制造固态成像器件的方法，其中所述第二绝缘膜由氧化硅膜制成，而所述侧墙形成膜由氮化硅膜制成。
7、根据权利要求1所述的制造固态成像器件的方法，其中从所述读出电极的上面、在相对于与所述半导体衬底垂直的方向朝向读出侧倾斜的方向上进行用于形成一种导电类型的第二杂质区的离子注入，从而通过所述读出电极和所述侧墙形成盲区。
8、根据权利要求1所述的制造固态成像器件的方法，其中通过湿法蚀刻除去所述侧墙。
9、根据权利要求5所述的制造固态成像器件的方法，其中所述侧墙形成膜的膜厚是所述读出电极厚度的50％至300％。
10、根据权利要求6所述的制造固态成像器件的方法，其中所述读出电极是金属电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP057983/2004 | 2004-03-02 | ||
| JP2004057983 | 2004-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1665032A true CN1665032A (zh) | 2005-09-07 |
Family
ID=34909080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100518149A Pending CN1665032A (zh) | 2004-03-02 | 2005-03-02 | 制造固态成像器件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050196946A1 (zh) |
| CN (1) | CN1665032A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908551A (zh) * | 2009-06-08 | 2010-12-08 | 佳能株式会社 | 制造光电转换装置的方法 |
| CN102800687A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 图像传感器制造方法以及图像传感器 |
| CN103871968A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484210A (en) * | 1980-09-05 | 1984-11-20 | Nippon Electric Co., Ltd. | Solid-state imaging device having a reduced image lag |
| KR100425478B1 (ko) * | 2002-04-04 | 2004-03-30 | 삼성전자주식회사 | 금속 도전층을 포함한 반도체소자의 제조방법 |
| US6713335B2 (en) * | 2002-08-22 | 2004-03-30 | Chartered Semiconductor Manufacturing Ltd. | Method of self-aligning a damascene gate structure to isolation regions |
| US6914291B2 (en) * | 2002-11-18 | 2005-07-05 | Ching-Yuan Wu | Self-aligned floating-gate structure for flash memory device |
| US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
| DE10335100B4 (de) * | 2003-07-31 | 2008-06-05 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors |
| US6908839B2 (en) * | 2003-09-17 | 2005-06-21 | Micron Technology, Inc. | Method of producing an imaging device |
-
2005
- 2005-03-01 US US11/069,672 patent/US20050196946A1/en not_active Abandoned
- 2005-03-02 CN CN2005100518149A patent/CN1665032A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908551A (zh) * | 2009-06-08 | 2010-12-08 | 佳能株式会社 | 制造光电转换装置的方法 |
| CN101908551B (zh) * | 2009-06-08 | 2012-07-25 | 佳能株式会社 | 制造光电转换装置的方法 |
| CN102800687A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 图像传感器制造方法以及图像传感器 |
| CN103871968A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN103871968B (zh) * | 2012-12-18 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050196946A1 (en) | 2005-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| CN1855521A (zh) | 具有减小的钉扎层势垒的像素传感器单元及其形成方法 | |
| US5567632A (en) | Method for fabricating solid state image sensor device having buried type photodiode | |
| JPH08288496A (ja) | 固体撮像装置およびその製造方法 | |
| KR100291159B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| KR950014687B1 (ko) | 고체촬상장치 | |
| JP3060976B2 (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| CN1092401C (zh) | 半导体器件隔离方法 | |
| CN1665032A (zh) | 制造固态成像器件的方法 | |
| US6410377B1 (en) | Method for integrating CMOS sensor and high voltage device | |
| US6872624B2 (en) | Method of fabricating nonvolatile semiconductor memory device | |
| US5246875A (en) | Method of making charge coupled device image sensor | |
| US20230067685A1 (en) | Image sensor with vertical transfer gate | |
| US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
| CN1921131A (zh) | Cmos图像传感器及其制造方法 | |
| KR100365744B1 (ko) | 이미지 센서의 포토다이오드 및 그 제조 방법 | |
| CN1208817C (zh) | 金属氧化物半导体晶体管的制造方法 | |
| US5723354A (en) | Solid state image pickup device and manufacturing method therefor | |
| US20080067616A1 (en) | Semiconductor device | |
| CN1992215A (zh) | 制造cmos图像传感器的方法 | |
| JP2000150857A (ja) | 固体撮像装置及びその製造方法 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| KR100220299B1 (ko) | Mos 트랜지스터 스페이서 형성방법 | |
| CN101064328A (zh) | 影像感测元件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |