CN1208817C - 金属氧化物半导体晶体管的制造方法 - Google Patents

Abstract

本发明揭露一种金氧半导体(MOS)晶体管的制造方法。此方法系于源极/漏极区域形成前，先于硅基板表面沉积一遮蔽层。此遮蔽层以均一的厚度覆盖基板上的栅极电极及场氧化层或浅隔离沟渠。接着，对硅基板进行高浓度的离子植入，并控制其能量使离子无法穿透栅极电极侧壁的遮蔽层。而在去除此遮蔽层之后，再对此硅基板进行低浓度的离子掺杂。依此方式，将可利用较少的工艺步骤形成具有LDD的MOS晶体管。

Description

金属氧化物半导体晶体管的制造方法

技术领域

本发明涉及一种MOS晶体管的制造方法，特别涉及一种用以减少LDD形成步骤的方法。

背景技术

在一MOS晶体管中，沟道长度为源极与漏极间的距离。为使组件尺寸缩小，必须缩短沟道的长度。然而众所周知，MOS沟道过短会产生热电子效应(Hot Electron Effects)并影响MOS晶体管的性能。为解决此一问题，可在源极与漏极靠近沟道的地方，形成一轻微掺杂漏极(Lightly Doped Drain，LDD)。

图1(a)至图1(g)显示一种现有MOS晶体管的LDD的形成方法。

首先，依照现有半导体工艺，于一P型硅基板100上形成栅极氧化层101、栅极电极102及场氧化层103，如图1(a)所示。其次，于此基板上涂布一层光阻。接着，利用一第一光罩(未图标)对此层光阻进行曝光。经过显影之后，可于此基板上形成一第一光阻层105。之后，利用此第一光阻层105作为屏蔽，对P型硅基板100表面进行低浓度的磷离子植入104(N^-掺杂，N^-doped)，如图1(b)所示。此步骤可于P型硅基板100上形成轻微掺杂区域106。之后，再将第一光阻层105移除，如图1(c)所示。

接着，利用低压化学气相沉积方法(Low Pressure Chemical VaporDeposition)，于此P型硅基板上沉积一二氧化硅层107，如图1(d)所示。再利用非等向性蚀刻技术，对此二氧化硅层107进行蚀刻。如图1(e)所示，蚀刻后将可于栅极电极102侧壁形成栅极间隙壁(Spacer)117。

参照图1(f)，再次于此P型硅基板上涂布一层光阻。利用一第二光罩对此层光阻进行曝光，并于显影后形成覆盖于场氧化层103的上的第二光阻层115。接着，利用此第二光阻层115与门极间隙壁117作为屏蔽，对此P型硅基板100表面进行高浓度的砷离子植入114(N⁺掺杂，N⁺ doped)。此步骤将可于P型硅基板100上形成高掺杂区域116，之后，再移除此第二光阻层，如图1(g)所示。此高掺杂区域116及轻微掺杂区域106即作为此MOS晶体管的源极与漏极。

依此方式，将可形成具有LDD设计的MOS晶体管。

然而，此现有工艺将需要用到二道光罩(注：第一光罩及第二光罩)。亦即，在形成轻微掺杂区域与高掺杂区域时，必须分别经过光阻涂布、曝光、显影及光阻蚀刻的过程。此外，形成栅极间隙壁的步骤，还包含沉积及蚀刻步骤。因此，为形成具有此LDD的MOS晶体管，其工艺步骤会变得相当繁复。

发明内容

因此，本发明的目的是提供一种得以减少LDD形成步骤的MOS晶体管的制造方法。

根据本发明的较佳实施例，此MOS晶体管的制造方法，包含下列步骤：

于一基板上形成一栅极氧化层、一栅极电极及一场氧化层；

于此基板上沉积一层遮蔽层，此遮蔽层以一均一厚度覆盖栅极电极、场氧化层及基板表面，其中，此遮蔽层会于栅极电极侧形成侧壁区域，此侧壁区域的遮蔽层厚度会大于该均一厚度；

于此基板上形成一光刻胶图案，以覆盖场氧化层；

对此基板进行离子植入以形成一高掺杂区域，其中，离子植入的能量控制在使离子无法穿透侧壁区域的遮蔽层；

移除未被此光刻胶图案覆盖的遮蔽层；

对此基板进行离子植入以形成一轻微掺杂区域；以及

移除该光刻胶图案及残留的该遮蔽层。

根据本发明的另一实施态样，也可以浅沟渠隔离取代场氧化层，以作为组件隔离的用。

本发明的优点为：在LDD形成步骤中，仅需要使用一道光罩。同时，也可省去形成栅极间隙壁的步骤。

本发明的目的、特征及优点，在参照附图及下例实施例的说明后，将可更清楚明白。

附图说明

图1(a)至1(g)显示现有技术用以制造MOS晶体管的方法；及

图2(a)至2(f)显示本发明实施例的MOS晶体管的制造方法。

图3显示以浅沟渠隔离作为组件隔离的现有晶体管。

【符号说明】

100：基板                    101：栅极氧化层

102：栅极电极                103：场氧化层

104：低浓度的离子植入        105：第一光阻层

106：轻微掺杂区域            107：二氧化硅层

114：高浓度的离子植入        115：第二光阻层

116：高掺杂区域              117：栅极间隙壁(Spacer)

200：硅基板                  201：栅极氧化层

202：栅极电极                203：场氧化层

204：硅基板表面              220：遮蔽层

221：硅基板表面的遮蔽层      222：侧壁区域

230：光阻层                  240：高掺杂区域

241：轻微掺杂区域            300：基板

301：栅极氧化层              302：栅极电极

303：浅沟渠                  306：轻微掺杂区域

316：高掺杂区域

具体实施方式

图2(a)至2(f)显示本发明较佳实施例的MOS晶体管的制造方法。

参见图2(a)，一P型硅基板200上已利用现有技术制作一栅极氧化层201、一栅极电极202及场氧化层203。其中，此硅基板200的裸露表面204，将用以制作MOS晶体管的源极及漏极。在本实施例中，栅极电极202由多晶硅构成，而场氧化层203则为利用湿式氧化法成长的二氧化硅层。

在本实施例中，在源极/漏极区域形成之前，先沉积一遮蔽层220于此基板表面上，如图2(b)所示。此遮蔽层220由具有良好阶梯覆盖能力的材料所构成，例如BARC(底部抗反射涂布材料，BottomAnti-Reflective Coating)。此遮蔽层的材料可由有机材料构成；或者由无机材料构成，例如非晶相碳膜(amorphous carbon)、氮化硅(SiN)、氮氧化硅(SiO_xN_y，silicon oxynitride)和氧化钛(TiO)等。

由于此遮蔽层220的阶梯覆盖特性良好，其将以一均一厚度覆盖于栅极电极202、场氧化层203及硅基板200表面上。此外，邻接于栅极电极202的侧壁区域222的遮蔽层厚度，将会比硅基板表面204厚很多。如图所示，假设此遮蔽层的厚度为X，则此遮蔽层220于栅极电极202侧壁的厚度则为栅极电极的高度H加上其厚度X，亦即其厚度等于H+X。本发明即是利用此一特征，来形成LDD，如下所述。

为进行离子植入的动作，首先于此基板200上涂布一层光阻230。此光阻可为正光阻。接着，利用微影技术及一光罩，使此光阻层230图案化。再利用此光阻层230及遮蔽层220作为屏蔽，对此基板进行高浓度的离子植入以形成高掺杂区域240，如图2(c)所示。在本实施例中，此高浓度掺杂离子可为N型掺质(N-type dopant)，例如砷离子。

前面已提及，此遮蔽层220位于侧壁区域222的厚度会比硅基板表面204厚很多。因此，我们可控制离子植入的能量，使其无法穿透侧壁区域222的遮蔽层220，而仅穿透硅基板表面204的遮蔽层221，以形成高掺杂区域240。换言之，在侧壁区域222下方，将不会形成离子掺杂区域。

接着，参见图2(d)，同样利用此光阻230作为屏蔽，蚀刻此遮蔽层220。

之后，参见图2(e)，对此硅基板200进行低浓度离子掺杂。如图所示，移除遮蔽层220之后，栅极电极202的侧壁区域222已无遮蔽，因此其下方将可形成轻微掺杂区域241。在此实施例中，轻微掺杂离子为N型掺质(N-type dopant)，例如磷离子。

最后，将光阻230及残留的遮蔽层220去除，如图2(f)所示。依此方式，便可形成具有LDD设计的MOS晶体管。其中，一组位于栅极电极旁的高掺杂区域240及轻微掺杂区域241即作为此MOS晶体管的源极，而位于栅极电极另一边的掺杂区域则作为此MOS晶体管的漏极。

由图2(a)至2(f)可清楚地发现，本发明用以形成MOS晶体管的方法，在形成LDD的过程，仅使用一道光罩。因此，根据本发明的方法，将可减少另一次光阻涂布、曝光、显影及蚀刻等工艺。此外，本发明还省去形成栅极间隙壁的步骤。所以，根据本发明的方法，将可有效减少工艺步骤并进而提高产能、降低成本。

此外，虽然本发明使用一P型硅基板，离子植入步骤使用N型掺质，然而本发明还可使用一N型硅基板，并使用P型掺质进行离子植入。同时，虽然本发明是利用场氧化层作为组件隔离区域，然而，如图3所示，本领域熟练技术人员应可知也可利用浅沟渠隔离303作为组件隔离区域。

虽然本发明的较佳实施例已说明如前，但其仅为说明之用。此处需明白的是，在不背离本发明精神与范围内，其仍可作多样的修改与变化。

Claims (16)

1.一种金属氧化物半导体晶体管的制造方法，其特征在于，包含下列步骤：

于一基板上形成一栅极氧化层、一栅极电极及一场氧化层；

于该基板上沉积一层遮蔽层，用以覆盖该栅极电极、该场氧化层及该基板表面，其中，此遮蔽层于该栅极电极侧形成侧壁区域，此侧壁区域的遮蔽层厚度大于该基板表面的遮蔽层厚度；

于该基板上形成一光刻胶图案，

对该基板进行离子植入以形成高掺杂区域，其中，该离子植入的能量控制在使离子无法穿透该侧壁区域的遮蔽层；

移除未被该光刻胶图案覆盖的该遮蔽层；

对该基板进行离子植入以形成轻微掺杂区域；以及

移除该光刻胶图案及残留的该遮蔽层。

2.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于：该基板为P型硅基板，而该栅极电极由多晶硅形成。

3.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其特征在于：该高掺杂区域及该轻微掺杂区域所植入的离子为N型掺质。

4.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于：该基板为N型硅基板，而该栅极电极由多晶硅形成。

5.如权利要求4所述的金属氧化物半导体晶体管的制造方法，其特征在于：该高掺杂区域及该轻微掺杂区域所植入的离子为P型掺质。

6.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层由底部抗反射涂布材料所构成。

7.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层由有机材料构成。

8.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层的材料为下列其中之一：非晶相碳膜、氮化硅、氮氧化硅或氧化钛。

9.一种金属氧化物半导体晶体管的制造方法，其特征在于，包含下列步骤：

于一基板上形成一栅极氧化层、一栅极电极及一浅隔离沟渠；

于该基板上沉积一层遮蔽层，用以覆盖该栅极电极、该浅隔离沟渠及该基板表面，其中，此遮蔽层于该栅极电极侧形成侧壁区域，此侧壁区域的遮蔽层厚度大于该基板表面的遮蔽层厚度；

于该基板上形成一光刻胶图案；

对该基板进行离子植入以形成高掺杂区域，其中，该离子植入的能量控制在使离子无法穿透该侧壁区域的遮蔽层；

移除未被该光刻胶图案覆盖的该遮蔽层；

对该基板进行离子植入以形成轻微掺杂区域；以及

移除该光刻胶图案及残留的该遮蔽层。

10.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其特征在于：该基板为P型硅基板，而该栅极电极由多晶硅形成。

11.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其特征在于：该高掺杂区域及该轻微掺杂区域所植入的离子为N型掺质。

12.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其特征在于：该基板为N型硅基板，而该栅极电极由多晶硅形成。

13.如权利要求12所述的金属氧化物半导体晶体管的制造方法，其特征在于：该高掺杂区域及该轻微掺杂区域所植入的离子为P型掺质。

14.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层由底部抗反射涂布材料所构成。

15.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层由有机材料构成。

16.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其特征在于：该遮蔽层的材料为下列其中之一：非晶相碳膜、氮化硅、氮氧化硅或氧化钛。

Images