CN1523675A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1523675A
CN1523675A CNA2004100015588A CN200410001558A CN1523675A CN 1523675 A CN1523675 A CN 1523675A CN A2004100015588 A CNA2004100015588 A CN A2004100015588A CN 200410001558 A CN200410001558 A CN 200410001558A CN 1523675 A CN1523675 A CN 1523675A
Authority
CN
China
Prior art keywords
active region
impurity
zone
mis transistor
grid width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100015588A
Other languages
English (en)
Other versions
CN1316630C (zh
Inventor
�иԺ���
中冈弘明
濑部绍夫
山田隆顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1523675A publication Critical patent/CN1523675A/zh
Application granted granted Critical
Publication of CN1316630C publication Critical patent/CN1316630C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。目的在于：在抑制逆窄现象的同时，把窄栅极宽度的MIS晶体管和宽栅极宽度的MIS晶体管的阈值电压控制在同一程度上。通过以抗蚀膜5及保护绝缘膜3a为注入屏蔽的，在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面垂线倾斜10°～30°的方向，进行阈值控制用杂质的离子注入，来在SRAM的存储单元MIS晶体管Mtrs的活性区域的中央部形成相互重叠的第一低浓度杂质注入区域6。并且，在形成元件隔离7之后，进行不用注入屏蔽的离子注入，在各个MIS晶体管Ltr、Mtrs、Mtrl的活性区域上形成第二低浓度杂质注入区域9。因此在制造工序结束后，所形成的各个MIS晶体管Ltr、Mtrs、Mtrl都含有相同的阈值电压。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别涉及抑制在窄栅极宽度的晶体管中发生的逆窄沟道效果的对策。
背景技术
近年来，由于半导体器件(LSI)的低成本化，迫切要求配置在LSI中的SRAM电路的高密度化。为了提高SRAM电路的高密度化，虽然作为SRAM电路之要素的晶体管的栅极长的细微化很重要，但隔离各个元件的元件隔离宽度的缩小化也不能避免。而为了缩小元件隔离宽度，则必须实现晶体管的栅极宽度的缩小化。
在此，若缩小晶体管的栅极宽度，阈值电压下降的逆窄效果则会变得明显。若发生逆窄效果，则在栅极宽度不同的晶体管之间的阈值电压变得不同，引起漏电流、饱和电流的偏差，导致电路性能的下降(参照例如专利文献1)。
到目前为止，以下的半导体器件的制造方法被作为回避逆窄现象的手段使用。
图5(a)～图5(e)皆为栅极宽度方向的剖面图，示出了现有的半导体器件的制造工序。
图5(a)～图5(e)所示的半导体器件拥有逻辑电路形成区域Rlogc和存储电路形成区域Rmemo。在逻辑电路形成区域Rlogc上形成拥有大约0.4μm的宽栅极宽度的逻辑用MIS晶体管Ltr。在存储电路形成区域Rmemo上形成拥有大约0.1μm的窄栅极宽度的存储单元MIS晶体管Mtrs和拥有大约0.4μm的宽栅极宽度的外围用MIS晶体管Mtrl。
首先，在图5(a)所示的工序中，在P型半导体衬底101的整个表面上，依次形成底层氧化膜102以及氮化膜103之后，在氮化膜103之上再形成覆盖活性区域形成区域的抗蚀掩模104。
其次，在图5(b)所示的工序中，以抗蚀膜104为屏蔽，通过干刻对氮化膜103和底层氧化膜102进行蚀刻，在形成保护绝缘膜103a以及底层绝缘膜102a之后，除去抗蚀膜104。
其次，在图5(c)所示的工序中，利用众所周知的沟渠隔离形成工序，以保护绝缘膜103a为屏蔽，通过干刻将半导体衬底101挖到所定的深度形成隔离沟(无图示)之后，在衬底的整个表面上利用高密度等离子法沉积氧化膜(HDP-NSG膜)。随后，利用CMP法除去HDP-NSG膜中位于保护绝缘膜103a上的部分之后，通过干刻选择性地除去保护绝缘膜103a及底层绝缘膜102a。由此，形成在隔离沟中埋入了HDP-NSG膜的元件隔离105。
其次，在图5(d)所示的工序中，在半导体衬底101的活性区域上形成由氧化膜构成的保护膜106之后，进行为控制逻辑用MIS晶体管Ltr的阈值电压P型杂质(例如硼(B+)或氟化硼(BF2 +))的离子注入，而在逻辑电路形成区域Rlogc中形成第一低浓度杂质注入区域107。此时，在存储电路形成区域Rmemo上也形成第一低浓度杂质注入区域107。
其次，在图5(e)所示的工序中，在衬底上，形成在存储电路形成区域Rmemo上方有开口，并且覆盖逻辑电路形成区域Rlogc的抗蚀膜108之后，以抗蚀膜108为屏蔽，进行为控制存储单元MIS晶体管Mtrs的阈值电压的P型杂质(例如硼(B+)或氟化硼(BF2 +))的追加离子注入(追加阈值控制用注入)，而在存储电路形成区域Rmemo中形成第二低浓度杂质注入区域109。
其次，在除去抗蚀膜108之后，除去保护膜106。之后，通过形成栅极绝缘膜、栅极电极、源极/漏极区域等，在逻辑电路形成区域Rlogc上形成宽栅极宽度的逻辑用MIS晶体管Ltr，而在存储电路形成区域Rmemo上则形成窄栅极宽度的存储单元MIS晶体管Mtrs和宽栅极宽度的外围用MIS晶体管Mtrl。而且，第一、第二低浓度杂质注入区域107、109中的杂质通过热氧化工序和使杂质活性化的RTA处理等产生扩散，形成第一、第二杂质扩散区域。
根据此现有的制造方法，借助追加注入离子的方法可以控制在窄栅极宽度区域中发生的阈值电压下降。由此，可以将宽栅极宽度的逻辑用MIS晶体管Ltr的阈值电压和窄栅极宽度的存储单元MIS晶体管Mtrs的阈值电压控制在几乎相同的阈值电压。
专利文献1
特开平11-233729号公报(第2页、图2一图5)
使用上述现有的制造方法，如图5(e)所示，通过对存储电路形成区域Rmemo进行阈值控制用杂质的追加离子注入，使宽栅极宽度的逻辑用MIS晶体管Ltr的阈值控制用杂质扩散区域和窄栅极宽度的存储单元MIS晶体管Mtrs的阈值控制用杂质扩散区域的各杂质浓度在同一程度上，由此将两晶体管Ltr、Mtrs的各阈值电压控制到几乎相同的电压上。
然而，在图5(e)所示的工序中，在存储电路形成区域Rmemo的外围用MIS晶体管Mtrl形成区域中也形成了第二低浓度杂质注入区域109。因此，外围用MIS晶体管Mtrl的阈值控制用杂质扩散区域的杂质浓度变高，外围用MIS晶体管Mtrl的阈值电压上升，产生比拥有相同栅极宽度的逻辑用MIS晶体管Ltr的阈值电压变得还高的不良现象。
图6表示的是用现有的技术所形成的MIS晶体管的栅极宽度和阈值电压的关系。正如图6所示，存储电路形成区域Rmemo的各MIS晶体管Mtrs、Mtrl的阈值电压是通过追加离子注入使它们与逻辑电路形成区域Rlogc的逻辑用MIS晶体管Ltr的阈值电压相比整个变高了。因此，虽然逻辑用MIS晶体管Ltr和存储单元MIS晶体管Mtrs的阈值电压变得几乎相同，但外围用MIS晶体管Mtrl的阈值电压变得比逻辑用MIS晶体管Ltr的阈值电压还高(在图6所示的例子中，阈值电压的差大约是100meV)。
发明内容
本发明的目的，在于：提供一种半导体器件及其制造方法，它能够抑制在拥有不同栅极宽度的复数个MIS晶体管的半导体器件中，在窄栅极宽度晶体管中产生的逆窄效果。
本发明的半导体器件含有拥有第一活性区域的半导体衬底、以及被设置在所述第一活性区域中并拥有第一栅极宽度的第一MIS晶体管。所述第一MIS晶体管拥有这样一种阈值电压控制用杂质扩散区域，它拥有两个含有第一导电杂质的、并且在与上述第一活性区域的栅极宽度方向平行的剖面的中央部相互接触的第一杂质扩散区域。
因此，利用两个大倾角的离子注入，则可以容易地控制含有易产生逆窄现象的窄第一栅极宽度的第一MIS晶体管的阈值电压。
所述第一MIS晶体管的所述阈值控制用杂质扩散区域由于还拥有第二杂质扩散区域，而第二杂质扩散区域又包含实质上均匀浓度的第一导电型杂质，从而可以使杂质浓度得到更精密的控制。
所述半导体衬底拥有第二活性区域，而在所述第二活性区域中设置了拥有比上述第一栅极宽度更大的第二栅极宽度的第二MIS晶体管。所述第二MIS晶体管拥有两个第一杂质扩散区域和一个第二杂质注入区域。这两个第一杂质扩散区域含有第一导电型杂质，从两边夹着与栅极宽度平行的剖面的中央部，相互不接触。而这个第二杂质注入区域含有实质上具有均匀浓度的第一导电型杂质。因此，在第一活性区域中的由于要素分离对第一导电型杂质的吸收而引起的浓度下降程度即使比在第二活性区域中的由于要素分离对第一导电型杂质的吸收而引起的杂质浓度下降程度还高，也可以实现在抑制逆窄现象的同时将第一、第二MIS晶体管的阈值电压控制在同一程度。
所述半导体衬底含有第三活性区域，而在所述第三活性区域中设置拥有比上述第一栅极宽度更大的第三栅极宽度的第三MIS晶体管。第三MIS晶体管拥有这样一种阈值电压控制用杂质扩散区域，它拥有一个含有实质上均匀浓度的第一导电型杂质的第二杂质注入区域。因此，可以将第一、第二、第三的MIS晶体管的阈值电压控制在同一程度。
所述半导体器件含有拥有存储单元区域以及外围电路的SRAM和逻辑电路。所述第一MIS晶体管是被配置在所述SRAM的存储单元区域上的存储单元晶体管；所述第二MIS晶体管是被配置在前述SRAM的外围电路的外围用晶体管；所述第三MIS晶体管是被配置在前述逻辑电路上的逻辑用MIS晶体管。因此，对于特别地要求细微化的、由含有窄栅极宽度的存储单元MIS晶体管的SRAM和逻辑电路所组成的混载型半导体器件，能够恰当地控制其阈值电压。
本发明的半导体器件的制造方法含有工序(a)、工序(b)和工序(c)。工序(a)是在半导体衬底上形成覆盖第一MIS晶体管的第一活性区域的、并且在位于包围第一活性区域的元件隔离形成区域的上方的部分有开口的保护绝缘膜；工序(b)是以所述保护绝缘膜为屏蔽，在与栅极宽度方向平行的剖面上，从与所述半导体衬底的主面的垂线、互相向相反方向倾斜的两个方向，对所述第一活性区域进行阈值控制用杂质的离子注入，而形成在第一活性区域的中央部接触的两个第一杂质注入区域；工序(c)是在所述工序(b)之后，以所述保护绝缘膜为屏蔽，对所述半导体衬底进行蚀刻加工，在形成了围绕所述第一活性区域的隔离用沟之后，在所述隔离用沟内埋入绝缘膜，形成元件隔离。
在这种方法下，在工序(b)中，利用以形成分离用沟的保护绝缘膜作为注入屏蔽的两个大倾角的离子注入，从而能够容易地控制含有易产生逆窄现象的窄第一栅极宽度的第一MIS晶体管的阈值电压。
在所述工序(c)之后，进行除去所述保护绝缘膜的工序(d)。在所述工序(d)之后，继续进行通过对所述第一活性区域进行阈值电压控制用杂质的离子注入而形成实质上具有均匀杂质浓度的第二杂质注入区域的工序(e)。由于含有所述工序(d)和所述工序(e)，因此可以更精密地控制第一MIS晶体管的阈值电压。
在所述工序(a)中，形成覆盖着拥有比所述第一栅极宽度更大的第二栅极宽度的第二MIS晶体管的第二活性区域，并且在包围第二活性区域的元件隔离形成区域的上方有开口的所述保护绝缘膜；在所述工序(b)中，在所述第二活性区域上，形成两个夹着中央部并且相互分离的第一杂质注入区域；在所述工序(c)中，形成包围所述第二活性区域的所述隔离用沟及元件隔离；在所述工序(e)中，通过以共同的注入屏蔽进行所述阈值电压控制用杂质的离子注入，使在所述第二活性区域上形成实质上均匀杂质浓度的第二杂质注入区域，从而实现既能抑制第一MIS晶体管中的逆窄现象，也能将栅极宽度不同的第一、第二MIS晶体管的阈值电压控制在同一程度。
在所述工序(a)中，形成覆盖着拥有比所述第一栅极宽度更大的第三栅极宽度的第三MIS晶体管的第三活性区域，并且在包围第三活性区域的元件隔离形成区域的上方有开口的所述保护绝缘膜；在所述工序(b)中，在形成至少覆盖所述第三活性区域的抗蚀掩膜之后，再以所述保护绝缘膜及所述抗蚀掩膜为屏蔽，进行所述阈值控制用杂质的离子注入；在所述工序(c)中，在除去所述抗蚀掩膜之后，形成包围所述第三活性区域的所述隔离用沟及元件隔离；在所述工序(e)中，通过对所述第三活性区域进行所述阈值控制用杂质的离子注入，形成实质上均匀杂质浓度的第二杂质注入区域，将第一、第二、第三的MIS晶体管的阈值电压控制在同一程度。
将配置在SRAM的存储单元区域上的存储单元晶体管作为所述第一MIS晶体管形成；将配置在所述SRAM外围电路中的外围用晶体管作为所述第二MIS晶体管形成；将配置在逻辑电路中的逻辑用MIS晶体管作为所述第三MIS晶体管形成。因此，对于特别要求细微化的、由拥有窄栅极宽度的存储单元MIS晶体管的SRAM和逻辑电路所组成的混载型半导体器件，能够恰当地控制其阈值电压。
附图说明
图1为平面图，示出了本发明的实施例中的半导体器件。
图2为剖面图，(a)～(e)皆为与栅极宽度方向平行的剖面，示出了在本发明的实施例中的半导体器件的制造工序。
图3为剖面图，(a)，(b)分别为与栅极宽度方向平行的剖面和与栅极长度方向平行的剖面。示出了由本发明的实施例中的制造工序而形成的半导体器件。
图4示出了在本发明的实施例中的半导体器件的各个MIS晶体管的栅极宽度和阈值电压的关系。
图5为剖面图，(a)～(e)皆为栅极宽度方向的剖面图，示出了现有的半导体器件的制造工序。
具体实施方式
(实施例)
图1为平面图，示出了本发明的实施例中的半导体器件。如图1所示，本发明的半导体器件10包括进行各种计算和控制的逻辑电路50、拥有存储单元区域52及外围电路53的SRAM51、以及逻辑电路50及SRAM51与外部机器进行信号交换用的I/O电路54。
图2(a)～图2(e)皆为栅极宽度方向的剖面图，示出了本发明的实施例中的半导体器件10的制造工序。
如图2(a)～图2(e)所示，本实施例所涉及的半导体器件含有逻辑电路形成区域Rlogc和存储电路形成区域Rmemo。在逻辑电路形成区域Rlogc的活性区域Rac上形成栅极宽度大约为0.4μm的宽栅极宽度逻辑用MIS晶体管Ltr。在存储电路形成区域Rmemo中的两个活性区域Rac上则分别形成栅极宽度大约为0.1μm的窄栅极宽度存储单元MIS晶体管Mtrs、和栅极宽度大约为0.4μm的外围用MIS晶体管Mtrl。
首先，在图2(a)所示的工序中，在P型半导体衬底1的整个表面上，顺次形成厚度为20nm的氧化膜2和厚度为100nm的氮化膜3，然后在氮化膜3上，形成覆盖各个MIS晶体管的各个活性区域Rac的、并且在将要形成包围活性区域的元件隔离的区域(元件隔离形成区域)的上方有开口的抗蚀膜4。
其次，在图2(b)所示的工序中，通过进行以抗蚀膜4为屏蔽的干刻将氮化膜3和氧化膜2图案化，在形成覆盖各个MIS晶体管的各个活性区域Rac的、并且在将要形成元件隔离的区域(元件隔离形成区域)的上方有开口的保护绝缘膜3a(蚀刻屏蔽)及底层绝缘膜2a之后，再除去抗蚀膜4。
其次，在图2(c)所示的工序中，在衬底上形成在存储电路形成区域Rmemo的上方有开口的、覆盖逻辑电路形成区域Rlogc的抗蚀膜5。之后，以抗蚀膜5及保护绝缘膜3a为注入屏蔽，进行为控制存储单元MIS晶体管Mtrs的阈值电压的P型杂质(例如硼(B+)或氟化硼(BF2 +))的离子注入(阈值控制用杂质的注入)，而在存储电路形成区域Rmemo的各个活性区域Rac上形成第一低浓度杂质注入区域6。此时，P型杂质的离子注入，是在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面的垂直方向成10°～30°角的方向，以加速能量10～30keV，掺杂量1×1012cm-2～1×1013cm-2，4步骤注入为条件进行注入。
此时，对于存储电路形成区域Rmemo的存储单元MIS晶体管Mtrs的活性区域Rac，在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面的垂线互相向相反方向倾斜一个角度的两个方向进行离子注入，使由于离子注入所形成的两个第一低浓度杂质注入区域6在保护绝缘膜3a和底层绝缘膜2a的下方相互重叠。此时合适的倾角虽然会因保护绝缘膜3a及底层绝缘模2a的厚度而改变，但是一般最好应是大于等于10°小于等于30°。并且，在与栅极宽度方向平行的剖面上，位于存储电路形成区域Rmemo的外围用MIS晶体管Mtrl的活性区域Rac上的保护绝缘膜3a的两端的下方的区域，虽然也形成两个第一低浓度杂质注入区域6，但是两者夹着中央部，相互分离。另一方面，逻辑电路形成区域Rlogc由于在离子注入时被抗蚀膜5所覆盖，所以不形成低浓度杂质注入区域。
在此，在如图2(c)所示的工序中形成第一低浓度杂质注入区域6时，由于进行了4步的离子注入，因此在与图2(c)所示的剖面不同的、与栅极长度方向的平行剖面上，元件隔离7的附近也形成了第一低浓度杂质注入区域6。也就是说，虽然形成了4个第一低浓度杂质注入区域6，但在与栅极长度方向平行的剖面上，仅仅在将要成为源极/漏极区域的周围形成了第一低浓度杂质注入区域6。之后，通过在形成源极/漏极区域时，进行的第二导电型杂质(砷、磷等N型杂质)的注入，使在与栅极长度平行的剖面上所形成的第一底浓度杂质注入区域6变成N型。因此，不必考虑在与栅极长度平行的剖面上的阈值控制用杂质注入区域的存在与否。
其次，在图2(d)所示的工序中，在除去抗蚀膜5之后，使用众所周知的沟渠隔离形成工序，进行以保护绝缘膜3a为屏蔽的干刻，把半导体衬底1的一部分蚀刻到所定的深度为止(例如，250～300nm的深度)，而形成隔离用沟。然后，在半导体衬底1的整个面上利用高密度等离子体法来沉积厚度为600nm的氧化硅膜(HDP-NSG膜)。然后，利用CMP平坦化工序，在除去HDP-NSG膜中位于保护绝缘膜3a上面的部分之后，再分别除去保护绝缘膜3a及底层绝缘膜2a。这样，形成在隔离用沟中埋入HDP-NSG膜的、并且包围活性区域Rac的元件隔离7。之后，进行半导体衬底1的热氧化处理，在半导体衬底1的活性区域Rac上形成由氧化硅膜构成的保护膜8。此时，由于注入到半导体衬底1内的P型杂质(例如硼)发生扩散，因此形成了因第一低浓度杂质注入区域6中的杂质扩散而产生的第一低浓度杂质扩散区域6’。
其次，在图2(e)所示的工序中，在半导体衬底1内进行为控制逻辑用MIS晶体管Ltr的阈值电压的P型杂质(例如硼(B+)或氟化硼(BF2 +))的离子注入(阈值注入)，而在逻辑电路形成区域Rlogc上形成第二低浓度杂质注入区域9。此时，P型杂质的离子注入从实质上与半导体衬底1的主面垂直的方向(倾角小于或等于7°)，以加速能量10～30keV，掺杂量1×1012cm-2～1×1014cm-2为条件进行注入。
在进行这种离子注入之后不久，在存储电路形成区域Rmemo的存储单元MIS晶体管Mtrs的活性区域Rac上，同时存在含有第一导电型杂质硼的、从栅极宽度方向的剖面上的两端延伸并且在中央部相互重叠的两个第一低浓度杂质扩散区域6’和含有实质上均匀浓度的第一导电型杂质硼的第二低浓度杂质注入区域9。
并且，在存储电路形成区域Rmemo的外围用MIS晶体管Mtrl的活性区域Rac，同时存在从栅极宽度方向的剖面上的两端延伸，夹着中央部且相互分离的两个第一低浓度杂质扩散区域6’，和含有实质上均匀浓度的第1电导型杂质硼的第二低浓度杂质注入区域9。
另一方面，在逻辑电路形成区域Rlogc的逻辑用MIS晶体管Ltr的活性区域上，存在含有实质上均匀浓度的第1电导型杂质的硼的第二低浓度杂质注入区域9。
然后，在除去保护膜6之后，通过形成栅极绝缘膜、栅极电极、源极/漏极区域等，在逻辑电路形成区域Rlogc上形成宽栅极宽度的逻辑用MIS晶体管Ltr，而在存储电路形成Rmemo上则形成窄栅极宽度的存储单元MIS晶体管Mtrs和宽栅极宽度的外围用MIS晶体管Mtrl。此时，第二低浓度杂质扩散区域9中的杂质在被活性化的同时发生扩散，形成第二低浓度杂质扩散区域9’(参照图3(a))。
另外，在图2(a)～图2(e)所示的剖面图中，虽然只表示了N沟道型MIS晶体管，但在各个电路中也能够设置P沟道型MIS晶体管。不过，对于P沟道型MIS晶体管，虽然砷等N型杂质被掺杂在阈值控制用杂质扩散区域中，但是在N型杂质的时候，特别是砷的时候，由于被元件隔离用绝缘膜吸入的杂质量不会导致明显的逆窄现象，因此在本实施例中省略了图示。
图3(a)，图3(b)为剖面图，分别示出了由所述工序所形成的半导体器件在与栅极宽度方向平行的剖面上及与栅极长度方向平行的剖面上的构造。在图3(a)，图3(b)中虽然也只示出了N沟道型MIS晶体管，但在各个电路中也能够设置P沟道型MIS晶体管。
如图3(a)，(b)所示，逻辑电路形成区域Rlogc的逻辑用MIS晶体管Ltr含有设置在半导体衬底1上的由厚度为2nm的氧化硅膜所构成的栅极绝缘膜21a、设置在栅极绝缘膜21a上的由多晶硅膜所构成的栅极长是0.1μm的栅极电极22a、覆盖栅极电极22a的侧面的侧壁26a、和位于半导体衬底1内栅极电极22a的两侧的、含有N型杂质的源极/漏极区域23a，和设置在源极/漏极区域23a之间的、含有浓度为7×1017atoms·cm-3的P型杂质的阈值控制用杂质扩散区域24a。这里，源极/漏极区域23a由含有浓度为1×1020atoms·cm-3的N型杂质的延长区域和含有浓度为1×1021atoms·cm-3的N型杂质的高浓度源极/漏极区域所构成。并且，在阈值控制用杂质扩散区域24a存在第二低浓度杂质扩散区域9’，第二低浓度杂质扩散区域9’含有由第二低浓度杂质注入区域9而扩散的、实质上均匀浓度的第1导电型杂质(硼)。
并且，存储电路形成区域Rmemo的存储单元MIS晶体管Mtrs含有设置在半导体衬底1上的由厚度为2nm的硅氧化膜所构成的栅极绝缘膜21b、设置在栅极绝缘膜21b上的由多晶硅膜所构成的栅极长为0.1μm的栅极电极22b、覆盖栅极电极22b的侧面的侧壁26b、和位于半导体衬底1内栅极电极22b的两侧的、含有N型杂质的源极/漏极区域23、和设置在源极/漏极区域23b之间的、含有浓度为9×1017atoms·cm-3的P型杂质的阈值控制用杂质扩散区域24b(包含沟道区域)。这里，源极/漏极区域23b由含有浓度为1×1020atoms·cm-3的N型杂质的延长区域和含有浓度为1×1021atoms·cm-3的N型杂质的高浓度源极/漏极区域所构成。并且，在阈值控制用杂质扩散区域24b上，同时存在两个第一低浓度杂质扩散区域6’和一个第二低浓度杂质扩散区域9’。而两个第一低浓度杂质扩散区域6’含有第1导电型杂质硼，从栅极宽度方向的剖面的两端延伸，在中央部相互重叠。第二低浓度杂质扩散区域9’则含有实质上均匀浓度的第1导电型杂质硼。
并且，存储电路形成区域Rmemo的外围用MIS晶体管Mtrl含有设置在半导体衬底1上的由厚度为2nm的硅氧化膜所构成的栅极绝缘膜21c、设置在栅极绝缘膜21c上的由多晶硅膜所构成的栅极长为0.1μm的栅极电极22c、覆盖栅极电极22c的侧面的侧壁26c、和位于半导体衬底1内栅极电极22c的两侧的、含有N型杂质的源极/漏极区域23c、和设置在源极/漏极区域23c之间的、含有浓度为7×1017atoms·cm-3的P型杂质的阈值控制用杂质扩散区域24c。这里，源极/漏极区域23c由含有浓度为1×1020atoms·cm-3的N型杂质的延长区域和含有浓度为1×1021atoms·cm-3的N型杂质的高浓度源极、漏极区域所构成。并且，在阈值控制用杂质扩散区域24c中，同时存在从栅极宽度方向的剖面的两端延伸的，夹着中央部并且相互分离的两个第一低浓度杂质注入区域6’和含有实质上均匀浓度的第一导电型杂质硼的第二低浓度杂质注入区域9’。不过，第一低浓度杂质注入区域6’的面积因为与阈值控制用杂质扩散区域24c全体的面积相比非常小，因此可以认为阈值控制用杂质扩散区域24c的杂质浓度和逻辑用MIS晶体管的阈值控制用杂质扩散区域24a的杂质浓度实质上几乎相同。
而且，若将各个MIS晶体管的阈值控制用杂质扩散区域24a、24b、24c进行比较的话，由于存储电路形成区域Rmemo的存储单元MIS晶体管Mtrs的阈值控制用杂质扩散区域24b的P型杂质的浓度，是相互重叠的两个第一低浓度杂质扩散区域6’和第二低浓度杂质扩散区域9’的各杂质浓度的合计，因此含有比逻辑用MIS晶体管Ltr的阈值控制用杂质扩散区域24a和外围用MIS晶体管Mtrl的阈值控制用杂质扩散区域24c的浓度更高的P型杂质。
一般情况下，在半导体器件的制造工序中，每次进行如图2(d)所示的热氧化工序，以及之后的为了形成栅极绝缘膜的热氧化工序，或是根据需要而进行杂质扩散的热处理(RTA)等时，阈值控制用杂质扩散区域24a～24c中的硼会被元件隔离7的氧化硅膜吸入。结果，特别是窄栅极宽度(也就是说面积小)的存储单元MIS晶体管Mtrs的阈值控制用杂质扩散区域24b中的硼浓度的下降比例与宽栅极宽度的其他的MIS晶体管Ltr、Mtrl的阈值控制用杂质扩散区域24a、24c中的硼浓度下降比例相比要大。
但是，在本实施例的半导体器件的制造方法中，在图2(c)所示的工序中利用倾斜离子注入，在将形成存储单元MIS晶体管Mtrs的区域上，通过从两个相反的方向的离子注入来形成两个相互重叠的第一低浓度杂质注入区域6。因此，在图2(e)所示的工序中，对于逻辑电路形成区域Rlogc及存储电路形成区域Rmemo，在相同的条件下形成第二低浓度杂质注入区域9时，存储单元MIS晶体管Mtrs的与栅极宽度方向平行的剖面上的活性区域Rac就比逻辑用MIS晶体管及与外围用MIS晶体管Mtrl的与栅极宽度方向平行的剖面上的各活性区域Rac含有更高的杂质浓度。因此，即使在这之后的热处理使杂质扩散后，在图3(a)，图3(b)所示的状态下，即使考虑了要素分离7对硼的吸收，在存储单元MIS晶体管Mtrs的阈值控制用杂质扩散区域24b中的杂质浓度也和逻辑用MIS晶体管Ltr、外围用MIS晶体管Mtrl的各个阈值控制用杂质扩散区域24a，24c的杂质浓度相同或者比它们还高。因此，在本实施例的半导体器件中，可以补偿在热处理时因硼被吸入元件隔离分离用绝缘膜而引起的阈值控制用杂质扩散区域24b的浓度下降，而抑制阈值电压的降低。
用现有的技术，可以使逻辑用MIS晶体管Ltr的阈值控制用杂质扩散区域24a的杂质注入量和存储单元MIS晶体管Mtrs及外围用MIS晶体管Mtrl的各个杂质扩散区域24b、24c的杂质注入量不同。但是，很难使存储单元MIS晶体管Mtrs及外围用MIS晶体管Mtrl的各个杂质扩散区域24b，24c的杂质注入量不同。对于存储单元MIS晶体管Mtrs及外围用MIS晶体管Mtrl的各个杂质扩散区域24b，24c，使用个别的注入屏蔽进行掺杂量不同的离子注入，则可能会因两者太接近而实际上导致各种不良现象。
针对这一问题，在本实施例中，着眼于存储单元MIS晶体管Mtrs的栅极宽度比逻辑用MIS晶体管Ltr及外围用MIS晶体管Mtrl的栅极宽度小很多这一事实，在图2(c)所示的工序中，利用以保护绝缘膜3a为共同注入屏蔽的倾斜离子注入，在将要形成窄栅极宽度的存储单元MIS晶体管Mtrs的区域上，借助从相反方向的离子注入来形成两个相互重叠的第一低浓度杂质注入区域6。因此，即使不用个别的注入屏蔽进行离子注入，也能使在存储单元MIS晶体管Mtrs的与栅极宽度方向平行的剖面上的活性区域Rac的杂质浓度高于在外围用MIS晶体管Mtrl的与栅极宽度方向平行的剖面上的活性区域Rac的杂质浓度。因此，可以发挥上述作用。
图4示出了本实施例的半导体器件中的各个MIS晶体管的栅极宽度和阈值电压的关系。从图4可知，存储电路形成区域Rmemo的存储单元晶体管Mtrs的阈值电压和逻辑用晶体管Ltr的阈值电压，在栅极宽度大于或等于0.3μm时相同。然而，当栅极宽度不满0.3μm时，逻辑电路形成区域Rlogc的MIS晶体管的阈值电压则是栅极宽度越窄，阈值电压越低。这个现象可以被认为是因为硼被构成元件隔离7的氧化硅膜所吸收而引起的。另一方面，在存储电路形成区域Rmemo上，由于栅极宽度越窄图2(c)所示的两个第一低浓度杂质注入领域6的重叠范围变得越大，因此栅极宽度越窄，越会增大杂质的注入量。而且，在存储电路区域Rmemo上，由于栅极宽度的缩小所引起的阈值控制用杂质(硼)的注入量的增大和被要素分离7所吸收的硼的吸收量相互抵消，因此可以抑制阈值电压的下降。换句话说，在本实施例的半导体器件中，当栅极宽度小于0.3μm时，存储电路形成区域Rmemo的MIS晶体管的阈值电压和逻辑电路形成区域Rlogc的MIS晶体管的阈值电压之差，随栅极宽度变窄而变大。
这样一来，如图4所示，在根据本实施例的工序而形成的半导体器件中，可以使逻辑用MIS晶体管Ltr、存储单元MIS晶体管Mtrs以及外围用MIS晶体管Mtrl的阈值电压保持几乎相同。因此，在抑制宽栅极宽度的外围用MIS晶体管的阈值电压上升的同时，也防止了窄栅极宽度存储单元MIS晶体管中的逆窄现象。
但是，如图4所示，当栅极宽度小于或等于0.1μm时，虽然可以观察到由于元件隔离7对硼的吸入等而引起的阈值电压的下降，但是对由于栅极宽度的变化而引起的阈值电压的变化模式，则有可能通过调整图2(c)所示的离子注入工序中的离子注入的方向与半导体衬底1的主面垂直的方向之间的角度得到改变。
在所述实施例中，在图2(c)所示的工序下，通过离子注入，使两个第一低浓度杂质注入区域6在与栅极方向平行的剖面上的活性区域Rac的中央部相互重叠。如果那时两个第一低浓度杂质注入区域6相互接触的话，则在半导体器件的制造工序结束时，会由于从两个低浓度杂质注入区域6扩散的杂质存在其中的两个第一低浓度杂质注入区域6’相互重叠，能够发挥本发明的效果。不过，在整个半导体器件的制造工序结束时，在栅极电极的下方，阈值控制用杂质扩散区域24b的杂质浓度尽可能是均匀的。虽然因半导体器件的种类不同热处理条件也不同，但一般在栅极电极的下方，为使阈值控制用杂质扩散区域24b的杂质浓度均匀，在图2(c)所示工序中，最好使两个第一低浓度杂质注入区域6相互重叠，这样就没有必要使之后的热处理条件复杂化。
在进行图2(c)所示的离子注入时，尽可能在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面的垂直方向成10°～30°角的倾斜方向进行。并且，图2(c)所示的离子注入一般是以加速电压(注入能量)5keV～30keV，掺杂量1×1012atoms·cm-3～1×1014atoms·cm-3为条件注入的。
而且，保护绝缘膜3a的厚度最好是在5nm～30nm的范围内。
发明的效果
根据本发明，为控制拥有窄栅极宽度的MIS晶体管的阈值，通过使用为了形成分离用沟的蚀刻屏蔽来进行大倾角的离子注入，使在与栅极宽度方向平行的剖面上的活性区域的中央部形成了相互接触的两个低浓度杂质注入区域，因此可以很容易地控制含有易产生逆窄现象那么窄的窄栅极宽度的MIS晶体管的阈值电压。

Claims (10)

1、一种半导体器件，其包括拥有第一活性区域的半导体衬底以及被设置在所述第一活性区域中的，拥有第一栅极宽度的第一MIS晶体管，其特征在于：所述第MIS晶体管拥有阈值电压控制用杂质扩散区域，阈值电压控制用杂质扩散区域拥有两个含有第一导电杂质的、并且在与所述第一活性区域的栅极宽度方向平行的剖面的中央部相互接触的第一杂质扩散区域。
2、根据权利要求第1项所述的半导体器件，其特征在于：
所述第一MIS晶体管的所述阈值控制用杂质扩散区域还含有第二杂质扩散区域，第二杂质扩散区域含有实质上均匀浓度的第1导电型杂质。
3、根据权利要求第2项所述的半导体器件，其特征在于：
所述半导体衬底拥有第二活性区域，而在所述第二活性区域中设置了拥有比所述第一栅极宽度更大的第二栅极宽度的第二MIS晶体管；所述第二MIS晶体管拥有两个第一杂质扩散区域和一个第二杂质注入区域，这两个第一杂质扩散区域含有第一导电型杂质，从两边夹着与栅极宽度平行的剖面的中央部，相互不接触，而这个第二杂质注入区域含有实质上均匀浓度的第一导电型杂质。
4、根据权利要求第3项所述的半导体器件，其特征在于：
所述半导体衬底含有第三活性区域；在所述第三活性区域中设置拥有比所述第一栅极宽度更大的第三栅极宽度的第三MIS晶体管；第三MIS晶体管拥有阈值电压控制用杂质扩散区域，而阈值电压控制用杂质扩散区域拥有一个含有实质上均匀浓度的第一导电型杂质的第二杂质注入区域。
5、根据权利要求第4项所述的半导体器件，其特征在于：
所述半导体器件含有拥有存储单元区域以及外围电路的SRAM和逻辑电路；所述第一MIS晶体管是配置在所述SRAM的存储单元区域上的存储单元晶体管；所述第二MIS晶体管是配置在前述SRAM的外围电路的外围用晶体管；所述第三MIS晶体管是配置在前述逻辑电路上的逻辑用MIS晶体管。
6、一种半导体器件的制造方法，其特征在于：
包含：工序(a)、工序(b)和工序(c)，工序(a)是在半导体衬底上形成覆盖第一MIS晶体管的第一活性区域的、并且在包围第一活性区域的要素分离形成区域的上方有开口的保护绝缘膜；工序(b)是以所述保护绝缘膜为屏蔽，在与栅极方向平行的剖面上，从所述半导体衬底的主面的垂线、互相向相反方向倾斜的两个方向，对所述第一活性区域进行阈值控制用杂质的离子注入，形成在第一活性区域的中央部接触的两个第一杂质注入区域；工序(c)是在所述工序(b)之后，以所述保护绝缘膜为屏蔽，对所述半导体衬底进行蚀刻加工，在形成了围绕所述第一活性区域的隔离用沟之后，在所述隔离用沟内埋入绝缘膜，形成元件隔离。
7、根据权利要求第6项所述的半导体器件的制造方法，其特征在于：
还包括：在所述工序(c)之后，除去所述保护绝缘膜的工序(d)；在所述工序(d)之后，对所述第一活性区域进行阈值电压控制用杂质的离子注入而形成实质上均匀杂质浓度的第二杂质注入区域的工序(e)。
8、根据权利要求第7项所述的半导体器件的制造方法，其特征在于：
在所述工序(a)中，形成覆盖着拥有比所述第一栅极宽度更大的第二栅极宽度的第二MIS晶体管的第二活性区域，并且在围绕第二活性区域的元件隔离形成区域的上方有开口的所述保护绝缘膜；在所述工序(b)中，在所述第二活性区域上，形成两个夹着中央部并且相互分离的第一杂质注入区域；在所述工序(c)中，形成围绕所述第二活性区域的所述隔离用沟及元件隔离；在所述工序(e)中，通过进行所述阈值电压控制用杂质的离子注入，使在所述第二活性区域上形成实质上均匀杂质浓度的第二杂质注入区域。
9、根据权利要求第8项所述的半导体器件的制造方法，其特征在于：
在所述工序(a)中，形成覆盖着拥有比所述第一栅极宽度更大的第三栅极宽度的第三MIS晶体管的第三活性区域，并且在围绕第三活性区域的元件隔离形成区域的上方有开口的所述保护绝缘膜；在所述工序(b)中，在形成至少覆盖所述第三活性区域的抗蚀掩膜之后，再以所述保护绝缘膜及所述抗蚀掩膜为屏蔽，进行所述阈值控制用杂质的离子注入；在所述工序(c)中，在除去所述抗蚀掩膜之后，形成围绕所述第三活性区域的所述隔离用沟及元件隔离；在所述工序(e)中，通过对所述第三活性区域进行所述阈值控制用杂质的离子注入，形成实质上均匀杂质浓度的第二杂质注入区域。
10、根据权利要求第9项所述的半导体器件的制造方法，其特征在于：
将配置在SRAM的存储单元区域上的存储单元晶体管作为所述第一MIS晶体管形成；将配置在所述SRAM外围电路中的外围用晶体管作为所述第二MIS晶体管形成；将配置在逻辑电路中的逻辑用MIS晶体管作为所述第三MIS晶体管形成。
CNB2004100015588A 2003-02-17 2004-01-13 半导体器件及其制造方法 Expired - Fee Related CN1316630C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003037809A JP3713020B2 (ja) 2003-02-17 2003-02-17 半導体装置及びその製造方法
JP2003037809 2003-02-17

Publications (2)

Publication Number Publication Date
CN1523675A true CN1523675A (zh) 2004-08-25
CN1316630C CN1316630C (zh) 2007-05-16

Family

ID=32984323

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100015588A Expired - Fee Related CN1316630C (zh) 2003-02-17 2004-01-13 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7015554B2 (zh)
JP (1) JP3713020B2 (zh)
CN (1) CN1316630C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459131C (zh) * 2005-06-23 2009-02-04 富士通微电子株式会社 半导体器件及其制造方法
CN101330056B (zh) * 2007-06-19 2010-05-19 中芯国际集成电路制造(上海)有限公司 用于在存储器结构中形成自对准共源极的方法和装置
CN104779207A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN110197828A (zh) * 2018-02-26 2019-09-03 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165670A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体回路装置およびその設計方法
JP5190189B2 (ja) * 2006-08-09 2013-04-24 パナソニック株式会社 半導体装置及びその製造方法
JP2008198763A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008288465A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
JP5492747B2 (ja) * 2010-11-22 2014-05-14 パナソニック株式会社 半導体装置
US9666668B2 (en) * 2015-10-27 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074466A (ja) * 1993-06-11 1995-01-10 Toyota Motor Corp 自動車の排気管用ダイナミックダンパ
JPH11163285A (ja) 1997-12-01 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11233729A (ja) 1998-02-18 1999-08-27 Ricoh Co Ltd 半導体装置の製造方法
JP3480815B2 (ja) * 1998-09-18 2003-12-22 株式会社東芝 半導体装置およびその製造方法
JP3559723B2 (ja) 1999-05-28 2004-09-02 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2000357792A (ja) 1999-06-15 2000-12-26 Nec Corp 半導体装置の製造方法
JP2002083941A (ja) 2000-09-06 2002-03-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4686920B2 (ja) 2001-07-17 2011-05-25 日本電気株式会社 半導体装置の製造方法
JP4535669B2 (ja) * 2002-09-13 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4627739B2 (ja) * 2006-04-04 2011-02-09 株式会社三共 スロットマシン

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459131C (zh) * 2005-06-23 2009-02-04 富士通微电子株式会社 半导体器件及其制造方法
US7768039B2 (en) 2005-06-23 2010-08-03 Fujitsu Semiconductor Limited Field effect transistors with different gate widths
US7927941B2 (en) 2005-06-23 2011-04-19 Fujitsu Semiconductor Limited Method of fabricating field effect transistors with different gate widths
CN101330056B (zh) * 2007-06-19 2010-05-19 中芯国际集成电路制造(上海)有限公司 用于在存储器结构中形成自对准共源极的方法和装置
CN104779207A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN110197828A (zh) * 2018-02-26 2019-09-03 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN110197828B (zh) * 2018-02-26 2021-08-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
JP3713020B2 (ja) 2005-11-02
JP2004247636A (ja) 2004-09-02
US7015554B2 (en) 2006-03-21
US20040183141A1 (en) 2004-09-23
CN1316630C (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
CN1191637C (zh) 金属氧化物半导体场效应管半导体器件及其制造方法
CN1237607C (zh) 于衬底上制造集成电路的方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1790679A (zh) 形成具有浮栅的非易失性存储器件的方法
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1731588A (zh) 半导体装置及其制造方法
CN1725514A (zh) 半导体器件的晶体管及其制造方法
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
CN1763960A (zh) 半导体装置及其制造方法
CN1577823A (zh) 半导体器件及其制造方法
CN1714451A (zh) 双晶体管或非器件
CN1722442A (zh) 非易失性半导体存储器件及其制造方法
CN1523675A (zh) 半导体器件及其制造方法
CN1087499C (zh) 半导体装置及其制造方法
CN1812060A (zh) 半导体器件的制造方法
CN1101059C (zh) 制作半导体器件的方法
CN1841708A (zh) 制造快闪存储装置的方法
CN1870248A (zh) 用于半导体存储单元的有隔离环的沟槽电容器的制造方法
CN1092401C (zh) 半导体器件隔离方法
CN1819208A (zh) 半导体存储装置
CN1855512A (zh) 非易失性存储器件及其制造方法
CN1259729C (zh) 半导体器件及其制造方法
CN1722411A (zh) 半导体存储器件及其制造方法
CN1126178C (zh) 静态随机存取存储器光电管结构及其制造方法
CN1684272A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20130113