CN1684272A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1684272A
CN1684272A CNA2005100642860A CN200510064286A CN1684272A CN 1684272 A CN1684272 A CN 1684272A CN A2005100642860 A CNA2005100642860 A CN A2005100642860A CN 200510064286 A CN200510064286 A CN 200510064286A CN 1684272 A CN1684272 A CN 1684272A
Authority
CN
China
Prior art keywords
zone
sidewall
semiconductor layer
impurity
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100642860A
Other languages
English (en)
Other versions
CN100444403C (zh
Inventor
粉谷直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1684272A publication Critical patent/CN1684272A/zh
Application granted granted Critical
Publication of CN100444403C publication Critical patent/CN100444403C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的半导体器件，作为周边用MISTr25b，包括：形成在活性区域10b上的栅极绝缘膜13b和栅电极14b；形成在栅电极14b的侧面上的第一侧壁19b和第二侧壁23b；在活性区域不靠在一起的n型源极·漏极区域24b；形成在位于栅电极14b的外侧侧向下方的氮扩散层18b；形成在活性区域10b中栅电极14b的外侧侧向下方的区域覆盖着氮扩散层18b的内侧侧面及底面、含砷的n型延伸区域16；以及形成在活性区域10b中位于栅电极14b的外侧侧向下方的区域，比n型延伸区域16还深、含磷的n型杂质区域17。于是，能够提供一种充分确保热载流子寿命、可靠性高的半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
近年来，在半导体器件领域，急速的微细化带来了高速化、低功耗化的发展深入。伴随于此，晶体管的栅极绝缘膜得以薄膜化，扩散分布曲线(profile)也有了极大的变化，也就越来越难以确保可靠性了。
图5(a)到图5(e)为表示现有半导体器件的制造工序的剖面图。需提一下，在图5(a)到图5(e)中，在左半部分所示的内部电路区域AreaA中形成有内部用N沟道型MIS晶体管(内部用MISTr)；在右半部分所示的周边电路区域AreaB中形成有周边用N沟道型MIS晶体管(周边用MISTr)。
在现有的半导体器件的制造方法中，首先，在图5(a)所示的工序中，利用通常的浅沟渠隔离形成工艺在p型半导体区域(半导体衬底中的一部分)111形成将半导体区域111中的活性区域110a和活性区域110b都包围起来的元件隔离区域112。之后，在内部电路区域AreaA中的活性区域110a上形成栅极绝缘膜113a和栅电极114a；在周边电路区域AreaB的活性区域110b上形成栅极绝缘膜113b和栅电极114b。
接着，在图5(b)所示的工序中，在衬底上形成由覆盖内部电路区域AreaA、在周边电路区域AreaB具有开口的抗蚀剂构成的注入屏蔽115。之后，再在用注入屏蔽115将内部电路区域AreaA上覆盖起来的状态下以栅电极114b为屏蔽注入为n型杂质的砷离子，而在周边电路区域AreaB的活性区域110b中位于栅电极114b两侧的区域形成n型延伸区域116。
接着，在图5(c)所示的工序中，去除注入屏蔽115以后，形成由覆盖周边电路区域AreaB上面、具有让内部电路区域AreaA露出的开口的抗蚀剂构成的注入屏蔽117。之后，再在用注入屏蔽117将周边电路区域AreaB覆盖起来的状态下以栅电极114a为屏蔽注入为n型杂质的砷离子，而在内部电路区域AreaA的活性区域110a中位于栅电极114a两侧的区域形成n型延伸区域119。接着，留着形成n型延伸区域119时所用的注入屏蔽117不动，以栅电极114a为屏蔽注入为p型杂质的硼离子，而在内部电路区域AreaA的活性区域110a形成p型袋状区域118。
接着，在图5(d)所示的工序中，去除注入屏蔽117之后，再在衬底上形成覆盖栅电极114a、114b的上面和侧面的绝缘膜(未图示)。之后，通过对绝缘膜进行回蚀(etch back)而在内部电路区域AreaA的栅电极114a的侧面上形成绝缘性侧壁120a，同时在周边电路区域AreaB的栅电极114b的侧面上形成绝缘性侧壁120b。
接着，在图5(e)所示的工序中，以栅电极114a、绝缘性侧壁120a、栅电极114b以及绝缘性侧壁120b为屏蔽注入n型杂质的离子，而在内部电路区域AreaA的活性区域110a形成n型源极·漏极区域121a，在周边电路区域AreaB的活性区域110b形成n型源极·漏极区域121b。
到目前为止，栅极绝缘膜十分厚，很容易确保热载流子寿命，该寿命是MIS晶体管的可靠性的一个重要指标。源极·漏极区域，也是在形成栅电极之后，以栅电极为屏蔽或者注入砷离子、或者注入磷离子、或者注入这两种离子，之后再退火而形成的，这是一个很单纯的过程。但是，近几年来，因为半导体器件的急速微细化，栅极绝缘膜被薄膜化。另外，为确保电流所需的源极·漏极的杂质浓度也提高了，沟道的电场也就随之提高。所以在上述结构下，容易在漏极端部附近产生热载流子，晶体管的可靠性下降就成了问题了。
这里，为解决这一问题，也有人在探讨利用氮离子注入改善热载流子耐性这样的方法。例如，在专利文献1中提出了这样的方案，即在半导体衬底上形成栅极氧化膜及由多晶硅形成的栅电极之后，再通过旋转倾斜注入法注入氮离子，将栅电极的端部正下方的栅极氧化膜改变为氮氧化膜，之后再通过离子注入在半导体衬底内形成源极·漏极区域，而提高热载流子的抗劣化性。
在专利文献2中提出了这样的方案，即在栅极氧化膜及栅电极设置在上面上的状态下的半导体区域上的整个面上形成氧化硅膜，之后再在氧化硅膜和硅衬底的界面附近在注入峰值到来的条件下离子注入氮离子，之后再回蚀氧化硅膜而在栅电极的侧面上形成侧壁，之后再通过离子注入在半导体区域内形成源极·漏极区域，以提高热载流子的抗劣化性。
「专利文献1」日本公开专利公报特开平09-64362号公报
「专利文献1」日本公开专利公报特开平11-97686号公报
发明内容
然而，即使利用上述方法，也赶不上半导体器件的急速微细化的要求，也就不能确保充分大的热载流子寿命。若照着专利文献1中的方法向栅极氧化膜中直接注入氮，还会有氧化膜自身的可靠性下降的问题。
本发明正是为解决上述问题而开发出来的。其目的在于：提供一种能充分确保热载流子寿命、可靠性高的半导体器件及其制造方法。
本发明的半导体器件，为具有形成在半导体层的第一MIS晶体管的半导体器件。所述第一MIS型晶体管，包括：形成在所述半导体层上的第一栅极绝缘膜，形成在所述第一栅极绝缘膜上的第一栅极，形成在所述半导体层中位于所述第一栅极绝缘膜的侧下方的区域、含有第一导电型的第一杂质的第一延伸区域，形成在所述半导体层中位于所述第一栅极绝缘膜的侧下方的区域、比所述第一延伸区域还深、含有第一导电型的第二杂质的杂质区域，以及形成在所述第一延伸区域的上表面部分的氮扩散层。
这样一来，不仅能够通过氮扩散层抑制热载流子的产生，还能通过杂质区域使第一MIS晶体管的活性区域中第一栅电极下的pn结平缓，故由此而能抑制热载流子的产生。
最好是，在所述半导体器件中，所述氮扩散层的底面、和侧面中靠近所述第一栅极那一侧的侧面位于所述第一延伸区域内。在这一情况下，能够抑制由于氮扩散到其它区域而产生的不良现象。
在所述半导体器件中，还包括：形成在所述第一栅电极的侧面上的侧壁，形成在所述半导体层中位于所述侧壁侧向下(与从侧壁朝着第一栅电极的方向相反的方向的侧向下方)的区域、含有第一导电型的第三杂质的源极·漏极区域。所述氮扩散层，形成在所述第一延伸区域的所述上侧表面部分中位于所述侧壁下的区域中。
可以是这样的，所述侧壁，由形成在所述第一栅电极的侧面上的第一侧壁、和夹着所述第一侧壁形成在所述第一栅电极的侧面上的第二侧壁构成。
可以是这样的，所述第一杂质为砷，所述第二杂质为磷。在这一情况下，在注入砷和磷之后再注入用以形成氮扩散层的氮，便能使氮扩散层中的氮的峰值浓度及整体浓度高一些。
可以是这样的，在所述半导体器件中，在所述半导体层中与形成有所述第一MIS晶体管的区域不同的区域形成有第二MIS晶体管，所述第二MIS晶体管，包括：形成在所述半导体层上的第二栅极绝缘膜，形成在所述栅极绝缘膜上的第二栅电极；形成在所述半导体层中位于所述第二栅电极的侧向下方的区域、含有第一导电型的第四杂质的第二延伸区域，以及形成在所述半导体层中位于所述第二栅电极侧向下方的区域、比所述第二延伸区域还深、含有第二导电型杂质的袋状区域。而且，当第二MIS晶体管为内部电路的晶体管，第一MIS型晶体管为周边电路区域的晶体管的时候，在电源电压很高、热载流子寿命容易劣化的周边电路区域中，能够有效地利用本发明。
可以是这样的，所述第二MIS晶体管，还包括：形成在所述第二栅电极侧面上的第三侧壁，夹着所述第三侧壁形成在所述第二栅电极侧面上的第四侧壁，以及形成在所述半导体层中位于所述第四侧壁的侧向下方的区域、含有第一导电型的第五杂质的第二源极·漏极区域。
在所述第二MIS晶体管在所述第二延伸区域没有含氮的层的情况下，能够使第二MIS晶体管不受氮的影响而工作。
本发明的半导体器件的制造方法，包括：在半导体层上形成第一栅极绝缘膜的工序(a)；在所述工序(a)之后，在所述第一栅极绝缘膜上形成第一栅电极的工序(b)；在所述工序(b)之后，以所述第一栅电极为屏蔽对着上述半导体层的上面从斜向离子注入第一导电型的第一杂质，而在位于所述半导体层的所述第一栅电极的侧向下方的区域形成第一导电型的第一延伸区域的工序(c)；在所述工序(b)后，以所述第一栅电极为屏蔽对着上述半导体层的上面从斜向离子注入第一导电型的第二杂质，而在位于所述半导体层的所述第一栅电极的侧向下方的区域形成比所述第一延伸区域还深的第一导电型杂质区域的工序(d)；以及在所述工序(c)及工序(d)之后，以所述第一栅电极为屏蔽，在相对所述半导体层表面的法线的角度比所述第一杂质的离子注入及所述第二杂质的离子注入还小的角度下离子注入氮，而在所述第一延伸区域的上侧表面部分形成氮扩散层的工序(e)。
根据这一方法，因为在注入用以形成第一延伸区域和杂质区域的杂质之后，再向半导体层内注入用以形成氮扩散层的氮，所以能够使氮扩散层中的氮的峰值浓度及整体浓度提高。这样一来，因为在不增加注入到半导体层内的氮的量的情况下，即能提高氮的峰值浓度，所以不会使氮对元件等的影响变大，能够进一步抑制热载流子。而且，还能通过形成杂质区域使活性区域中第一栅电极下的pn结平缓，故由此而能抑制热载流子的产生。
在所述工序(e)中，从垂直于所述半导体层的上面的方向离子注入所述氮。在这种情况下，确实能够在第一延伸区域及杂质区域中含有氮扩散层。
最好是，在所述工序(e)，形成所述氮扩散层，让所述氮扩散层的底面和侧面中靠近所述第一栅电极的那一侧的侧面包含在所述第一延伸区域中。在这一情况下，能够抑制由于氮扩散到其它区域而产生的不良现象。
最好是，在所述工序(c)，离子注入砷作为所述第一杂质；在所述工序(d)，离子注入磷作为所述第二杂质。在这一情况下，若在注入砷及磷之后再注入氮，则和与其相反的情况相比，能够使氮的峰值浓度及整体浓度提高。
可以是这样的，在所述半导体器件的制造方法中，进一步包括：在所述工序(e)之后，在所述第一栅电极的侧面上形成第一侧壁的工序(f)；，在所述工序(f)之后，在所述第一侧壁的外侧面上形成第二侧壁的工序(g)；在所述工序(g)之后，以所述第一栅电极、所述第一侧壁及所述第二侧壁为屏蔽进行第一导电型的第三杂质的离子注入，而在所述半导体层中位于所述第二侧壁的侧向下方(与从所述第二侧壁朝向第一栅电极的方向相反的方向的侧向下方)的区域形成第一导电型的第一源极·漏极区域的工序(h)。
可以是这样的，在所述工序(a)，在所述半导体层上与形成所述第一栅极绝缘膜不同的区域形成第二栅极绝缘膜；在所述工序(b)，在所述第二栅极绝缘膜上形成第二栅电极；在所述工序(f)，在所述第二栅电极的侧面上形成第三侧壁。进一步包括：在所述工序(f)后所述工序(g)前，以所述第二栅电极及所述第三侧壁为屏蔽，从与所述半导体层的上面垂直的方向离子注入第一导电型的第四杂质，由此而在所述半导体层中位于所述第三侧壁的侧向下方的区域形成第一导电型的第二延伸区域的工序，以及在所述工序(f)后所述工序(g)前，以所述第二栅电极及所述第三侧壁为屏蔽，从与所述半导体层的上面倾斜的方向离子注入第一导电型的杂质，由此而在所述半导体层中位于所述第三侧壁的侧向下方的区域形成比所述第二延伸区域还深的第二导电型的袋状区域的工序。
在这一情况下，当所述第一栅电极为周边电路区域中的栅电极，所述第二栅电极为内部电路区域中的栅电极时，在电源电压很高、热载流子寿命容易劣化的周边电路区域中，能够有效地利用本发明。
可以是这样的，在所述工序(g)中，在所述第三侧壁的外侧面上形成第四侧壁；在所述工序(h)中，以所述第二栅电极、所述第三侧壁及所述第四侧壁为屏蔽，进行第一导电型的第五杂质的离子注入，而在所述半导体层中位于所述第四侧壁的侧向下方的区域形成第一导电型的第二源极·漏极区域。
-发明的效果-
本发明的半导体器件，不仅能够通过氮扩散层抑制热载流子的产生，还能通过杂质区域使第一MIS晶体管的活性区域中第一栅电极下的pn结平缓，故由此而能抑制热载流子的产生。
在本发明的半导体器件的制造方法下，因为在不增加注入到半导体层内的氮的量的情况下，即能提高氮的峰值浓度，所以不会使氮对元件等的影响变大，而能够进一步抑制热载流予。而且，还能通过形成杂质区域使活性区域中第一栅电极下的pn结平缓，故由此而能抑制热载流子的产生。
附图的简单说明
图1为显示本发明的实施例所涉及的半导体器件的结构的剖面图。
图2(a)到图2(f)为表示本发明的实施例所涉及的半导体器件的制造工序的剖面图。
图3为一曲线图，示出了所测得的在磷离子、砷离子及氮离子的注入顺序不同的各个制造工艺中退火前后的氮浓度分布曲线的结果。
图4为一曲线图，示出了本发明的制造工艺和参考工艺中，热载流子寿命和漏极电流的关系。
图5(a)到图5(e)为显示现有的半导体器件的制造工艺的剖面图。
具体实施方式
下面，参考附图，说明本发明的实施例所涉及的半导体器件及其制造方法。
图1为显示本发明的实施例所涉及的半导体器件的构造的剖面图。图1中，在左半部分所示的内部电路区域AreaA的活性区域10a中形成有内部用n沟道型MIS晶体管(内部用MISTr)25a；在右半部分所示的周边电路区域AreaB的活性区域10b形成有周边用n沟道型MIS晶体管(周边用MISTr)25b。需提一下，在包围半导体衬底的一部分即半导体区域11中的活性区域10a和活性区域10b的侧面的区域，形成有由浅沟渠元件隔离(STI)构成的元件隔离区域12。
形成在内部电路区域AreaA的内部用MISTr25a，包括：形成在p型半导体区域11中活性区域10a上的栅极绝缘膜13a；形成在栅极绝缘膜13a上的栅电极14a；形成在栅电极14a的侧面上的板状第一侧壁19a；形成在第一侧壁19a上的第二侧壁23a、形成在活性区域10a中位于第二侧壁23a的外侧侧向下方(从栅电极14a朝外的那一侧)的区域的n型源极·漏极区域24a；为活性区域10a中由n型源极·漏极区域24a所夹的区域，形成在位于栅电极14a的外侧侧向下方的区域，含有砷的n型延伸区域(或者n型LDD区域)22；以及为活性区域10a中由n型源极·漏极区域24a所夹的区域，在位于栅电极14a的外侧侧向下方的区域，形成得比n型延伸区域22还深、由硼扩散层构成的p型袋状区域21。n型延伸区域22形成为与栅电极14a的端部重叠起来的样子。n型延伸区域22的底面由比n型延伸区域22的杂质浓度还低的p型袋状区域21覆盖。所形成的n型源极·漏极区域24a，其杂质浓度比n型延伸区域22的高，且其杂质的扩散深度比p型袋状区域21还深。需提一下，第一侧壁19a，为成为形成p型袋状区域21和n型延伸区域22之际的注入屏蔽的调节侧壁；第二侧壁23a为形成n型源极·漏极区域24a之际的注入屏蔽。
形成在周边电路区域AreaB的周边用MISTr25b，包括：形成在p型半导体区域11中活性区域10b上的栅极绝缘膜13b；形成在栅极绝缘膜13b上的栅电极14b；形成在栅电极14b的侧面上的板状第一侧壁19b；形成在第一侧壁19b上的第二侧壁23b；形成在活性区域10b中位于第二侧壁23b的外侧侧向下方的区域的n型源极·漏极区域24b；为活性区域10b中由n型源极·漏极区域24b所夹的区域，形成在位于栅电极14b的外侧侧向下方的区域的氮扩散层18b；形成在活性区域10b中栅电极14b的外侧侧向下方的区域覆盖着氮扩散层18b的内侧(朝向栅电极14b的中心的那一侧)的侧面及底面、含砷的n型延伸区域(或者n型LDD区域)16；以及形成在活性区域10b位于栅电极14b的外侧侧向下方的区域，比n型延伸区域16还深、含磷的n型杂质区域17。n型杂质区域17与n型延伸区域16相比，其杂质浓度低，且杂质浓度分布的尾部(tale)成为很平坦的形状。与n型延伸区域16相比，氮扩散层18，其杂质浓度高且扩散深度浅。n型源极·漏极区域24b，其杂质浓度比氮扩散层18高，其扩散深度比n型杂质区域17为深。需提一下，第一侧壁19b，为成为形成氮扩散层18、n型延伸区域16、及n型杂质区域17之际的注入屏蔽的调节侧壁；第二侧壁23b为形成n型源极·漏极区域24b之际的注入屏蔽。
下面，参考图2(a)～图2(f)说明该实施例中的半导体器件的制造方法。图2(a)～图2(f)为表示本发明的实施例所涉及的半导体器件的制造工序的剖面图。需提一下，在图2(a)～图2(f)中，在左半部分所表示的内部电路区域AreaA中形成有内部用n沟道型MIS晶体管(内部用MISTr)；在右半部分所示的周边电路区域AreaB中形成有周边用n沟道型MIS晶体管(周边用MISTr)。
在该实施例的半导体器件的制造方法中，首先，在图2(a)所示的工序中，利用通常的浅沟渠隔离形成工序在p型半导体区域11形成包围活性区域10a、10b的侧面、深度300nm的元件隔离区域12。之后，在内部电路区域AreaA的活性区域10a上形成由氧化硅膜构成的、厚度2nm的栅极绝缘膜13a及由多晶硅膜构成的、栅电极长度0.1μm的栅电极14a，在周边电路区域AreaB的活性区域10b上形成栅极绝缘膜13b和栅电极14b。需提一下，可在形成栅极绝缘膜13a、13b之前，对内部电路区域AreaA的活性区域10a和周边电路区域AreaB的活性区域10b分别进行用以控制阈值的离子注入。
接着，在图2(b)所示的工序中，在衬底上形成由覆盖内部电路区域AreaA、在周边电路区域AreaB具有开口的抗蚀剂构成的注入屏蔽15。之后，再在用注入屏蔽15将内部电路区域AreaA上覆盖起来的状态下以加速能45KeV、掺杂量1.3×1012个/cm2、倾斜角38度(相对衬底表面的法线的角度)这样的注入条件，以栅电极14b为屏蔽，旋转4次注入为n型杂质的磷离子，由此而在周边电路区域AreaB的活性区域10b中位于栅电极14b两侧的区域，形成由深度0.2μm、磷浓度5.2×1017atoms/cm3左右的低浓度磷扩散层构成的n型杂质区域17。接着，在用注入屏蔽15覆盖内部电路区域AreaA的状态下，以加速能45KeV、掺杂量3.5×1012个/cm2、倾斜角38度这样的注入条件，以栅电极14b为屏蔽4，旋转4次，注入为n型杂质的砷离子，由此而在周边电路区域AreaB的活性区域10b中位于栅电极14b两侧的区域，形成由深度0.17μm、砷浓度1×1018atoms/cm3左右的低浓度砷扩散层构成的n型延伸区域16。此时，通过对衬底的上面进行斜离子注入，让n型延伸区域16从活性区域10b中栅电极14b端部下朝着内侧下陷，而能够边确保在栅电极14b下形成规定宽度的沟道区域，边让n型延伸区域16和栅电极14b重叠。这里，磷离子的离子注入和砷离子的离子注入先进行哪一个都可以。这里以相同的倾斜角注入磷离子和砷离子，但以不同的倾斜角度来注入也是可以的。
接着，在图2(c)所示的工序中，在由注入屏蔽15覆盖内部电路区域AreaA的状态下，以加速能20KeV、掺杂量2.0×1015个/cm2、倾斜角0度这样的注入条件，以栅电极14b为屏蔽，注入氮离子，由此而在周边电路区域AreaB的活性区域10b中位于栅电极14b两侧的区域，形成深度0.05μm、氮浓度1×1019atoms/cm3左右的氮扩散层18。此时，氮扩散层18的深度比n型延伸区域16的浅，且以较小的倾斜角来形成它，让它含在n型延伸区域16中。这样一来，氮扩散层18中接近元件隔离区域12的地方以外的底面及侧面成为与n型延伸区域16接触的形状。这里，通过采用在注入n型杂质区域17的磷离子及n型延伸区域16的砷离子注入后，再注入用以形成氮扩散层18的氮离子这一做法，氮的峰值浓度及整体浓度便比象现有情况那样注入氮离子后再注入磷离子和砷离子要上升。需提一下，这里是在倾斜角为0度的条件下注入氮，不仅如此，只要倾斜角度比n型延伸区域16或者n型杂质区域的小，其它角度也是可以的。因为在那种情况下，氮扩散层18也包含在n型延伸区域16内。
接着，在图2(d)所示的工序中，除去注入屏蔽15之后，在衬底上形成厚度13nm的氧化硅膜(未图示)，之后再对氧化硅膜进行回蚀，由此而在内部电路区域AreaA的栅电极14a的侧面上形成板状的第一侧壁19a，同时在周边电路区域AreaB的栅电极14b的侧面上形成板状的第一侧壁19b。
接着，在图2(e)所示的工序中，在衬底上形成覆盖周边电路区域AreaB在内部电路区域AreaA有开口的抗蚀剂构成的注入屏蔽20。之后，再在由注入屏蔽20覆盖周边电路区域AreaB的状态下，以加速能5KeV、掺杂量2.0×1014个/cm2、倾斜角0度这样的注入条件，以栅电极14a和第一侧壁19a为屏蔽4旋转地注入为n型杂质的砷离子，由此而在内部电路区域AreaA的活性区域10a中位于第一侧壁19a两侧的区域，形成由深度0.05μm、砷浓度1×1019atoms/cm3左右的低浓度砷扩散层构成的n型延伸区域22。需提一下，这里，能够通过旋转4次注入砷离子，让杂质的平面浓度分布对称。接着，在由注入屏蔽20覆盖周边电路区域AreaB的状态下，以加速能12KeV、掺杂量7.0×1012个/cm2、倾斜角25度这样的注入条件，以栅电极14a和第一侧壁19a为屏蔽4旋转地注入为p型杂质的硼离子，由此而在内部电路区域AreaA的活性区域10a中位于第一侧壁19a两侧的部分，形成由深度0.2μm、硼浓度2.8×1018atoms/cm3左右的硼扩散层构成的p型袋状区域21。这样一来，便可通过使形成p型袋状区域21时的倾斜角比形成n型延伸区域22时的倾斜角大，来让p型袋状区域21比n型袋状区域22陷入活性区域10a中位于栅电极14a下的区域陷得更深。
接着，在图2(f)所示的工序中，除去注入屏蔽20之后，在衬底上形成厚度60nm的氮化硅膜，之后再对氮化硅膜进行回蚀，由此而在形成在内部电路区域AreaA的栅电极14a的侧面上的第一侧壁19a上形成第二侧壁23a，同时在形成在周边电路区域AreaB的栅电极14b的侧面上的第一侧壁19b上形成第二侧壁23b。之后，若从衬底上方注入n型杂质，在内部电路区域AreaA中，栅电极14a、第一侧壁19a及第二侧壁23a便成为屏蔽，在活性区域10a中位于第二侧壁23a侧向下方的部分形成深度0.25μm、n型杂质浓度5×1019atoms/cm3左右的n型源极·漏极区域24a。同时，在周边电路区域AreaB，栅电极14b、第一侧壁19b及第二侧壁23b便成为屏蔽，在活性区域10b中位于第二侧壁23b侧向下方的部分形成深度0.25μm、n型杂质浓度5×1019atoms/cm3左右的n型源极·漏极区域24b。此时，n型源极·漏极区域24a、24b是通过下述工序形成的，即先在加速能20KeV、掺杂量3.0×1014个/cm2、倾斜角7度这样的注入条件下，注入砷离子，接着再在加速能50KeV、掺杂量1.25×1015个/cm2、倾斜角7度这样的注入条件下，4旋转地注入砷离子，再接着在加速能40KeV、掺杂量2.5×1012个/cm2、倾斜角7度这样的注入条件下注入磷离子，这样便形成了它们。通过以上工序，便制成了本发明的半导体器件。
在该实施例中，能够通过形成氮扩散层18来提高热载流子寿命。特别是，通过采用在为形成n型杂质区域17的磷离子注入及为形成n型延伸区域16的砷离子注入之后，再进行为形成氮扩散层18的氮离子注入这一做法，便能有效地抑制热载流子的产生。以下示出了对它的测量结果。图3为一曲线图，示出了所测得的在磷离子、砷离子及氮离子的注入顺序不同的各个制造工艺中退火前后的氮浓度分布曲线的结果。在图3中，实线表示注入磷离子及砷离子之后再注入氮离子的那种情况下(本发明的工艺)的氮扩散层18的氮浓度分布曲线；虚线表示注入氮离子后再注入磷离子及砷离子的那种情况(参考工艺)下的氮浓度分布曲线。在任一个工艺中，都在注入了3种(磷、砷、氮)离子之后再进行退火处理，测量的是该退火前后氮的浓度分布曲线。
如图3所示，刚刚注入离子后，在两个工艺中氮的峰值浓度没有什么差别，但在注入退火之后，本发明工艺下的氮的峰值浓度(1×1020个/cm3)比参考工艺的氮的峰值浓度(8×1019个/cm3)高，而且，峰值浓度以外的整体浓度也提高了。需提一下，在图3中，不管在两个工艺的哪一个工艺中，注入退火后的氮浓度分布曲线的峰值都有两个。这两个峰值中靠近y轴的峰值为栅极绝缘膜中的峰值，远离y轴的峰值为半导体层中的峰值。这里，以远离y轴的峰值的值作氮扩散层18的峰值浓度的值。
这样一来，在该实施例中，不用增加所注入的氮的掺杂量本身，就能使氮的峰值浓度及整体浓度高一些。因此，虽然若增加氮的掺杂量，会产生结漏电流增大等不良现象，但在该实施例中，因为无需增加要注入氮的掺杂量，也就不会产生这样的不良现象。
图4为一曲线图，示出了本发明的制造工艺和参考工艺中，热载流子寿命和漏极电流之间的关系。在图4中，横轴表示漏极电流值，纵轴表示热载流子寿命的值。这里，和图3的情况一样，参考工艺1及参考工艺2，示出了注入氮离子后再注入磷离子及砷离子的那种情况下热载流子寿命；本发明工艺1及本发明工艺2，示出了注入磷离子及砷离子后再注入氮离子的那种情况下的热载流子寿命。这里，热载流子寿命，说的是在继续驱动晶体管的情况下，漏极电流从初始值到减少10％所经历的时间。利用两台注入机进行测量，参考工艺1及本发明工艺1是利用第一注入机进行测量的结果，参考工艺2及本发明工艺2是利用第二注入机进行测量的结果。
在图4所示的曲线中，热载流子寿命的预测，是通过比较漏极电流为540μA时，各个热载流子寿命的值而进行的。该预测在是通过比较元件工作时的漏极电流的情况下，热载流子寿命而进行的。从漏极电流为540μA时，热载流子寿命按本发明工艺2、本发明工艺1、参考工艺2及参考工艺1这样的顺序由高到低，可知：无论是使用第一注入机还是使用第二注入机，和参考工艺相比，本发明工艺下的热载流子寿命提高了。估计热载流子寿命的提高的理由如下。在本发明工艺中，能够使半导体层和栅极绝缘膜之间的界面附近的氮浓度比参考工艺中的高，所以起受主作用的氮离子增加，热载流子寿命得到改善。
如上所述，在该实施例中，注入用以形成n型杂质区域17的磷离子及用以形成n型延伸区域16的砷离子之后，再注入为形成氮扩散层18的氮离子，这样就能够使氮扩散层18中的氮的峰值浓度及整体浓度提高。在这一方法下，因为不用增加注入到半导体层内的氮的量，就能使氮的峰值浓度提高，所以在氮对元件等的影响不大的情况下，就能进一步抑制热载流子。不仅如此，因为形成设置n型杂质区域17，能够使活性区域10b中栅电极14b下方的pn结很平缓，所以这样一来能够进一步抑制热载流子的产生。
需提一下，在该实施例中，说明的是让周边电路区域AreaB的热载流子寿命提高的情况。但本发明对设置在内部电路区域AreaA等其它区域的MISFET也适用。例如，在将本发明应用到内部电路区域AreaA的情况下，下述做法也是可以的，即不形成图1所示的袋状区域21，在含有砷离子的n型延伸区域22内形成氮扩散层(未示)，而且在半导体区域11内位于n型延伸区域22下的区域形成含有磷离子的n型低浓度杂质区域(未示)。
-工业实用性-
本发明，在能够获得热载流子耐性优良、可靠性高的半导体器件这一点上，工业利用性很高。

Claims (16)

1.一种半导体器件，其具有设置在半导体层的第一MIS型晶体管，其特征在于：
所述第一MIS型晶体管，包括：
形成在所述半导体层上的第一栅极绝缘膜，
形成在所述第一栅极绝缘膜上的第一栅极，
形成在所述半导体层中位于所述第一栅极绝缘膜的侧下方的区域、含有第一导电型的第一杂质的第一延伸区域，
形成在所述半导体层中位于所述第一栅极绝缘膜的侧下方的区域、比所述第一延伸区域还深、含有第一导电型的第二杂质的杂质区域，以及
形成在所述第一延伸区域的上侧表面部分的氮扩散层。
2.根据权利要求1所述的半导体器件，其特征在于：
所述氮扩散层的底面和侧面中靠近所述第一栅极那一侧的侧面位于所述第一延伸区域内。
3.根据权利要求1所述的半导体器件，其特征在于：
还包括：
形成在所述第一栅电极的侧面上的侧壁，
形成在所述半导体层中位于所述侧壁的侧向下方的区域、含有第一导电型的第三杂质的源极·漏极区域；
所述氮扩散层，形成在所述第一延伸区域的所述上侧表面部分中位于所述侧壁下的区域中。
4.根据权利要求3所述的半导体器件，其特征在于：
所述侧壁，由形成在所述第一栅电极的侧面上的第一侧壁、和夹着所述第一侧壁形成在所述第一栅电极的侧面上的第二侧壁构成。
5.根据权利要求1到4中的任何一项权利要求所述的半导体器件，其特征在于：
所述第一杂质为砷，
所述第二杂质为磷。
6.根据权利要求1到4中的任一项权利要求所述的半导体器件，其特征在于：
在所述半导体层中与形成有所述第一MIS晶体管的区域不同的区域形成有第二MIS晶体管，
所述第二MIS晶体管，包括：
形成在所述半导体层上的第二栅极绝缘膜，
形成在所述第二栅极绝缘膜上的第二栅电极，
形成在所述半导体层中位于所述第二栅电极的侧向下方的区域、含有第一导电型的第四杂质的第二延伸区域，以及
形成在所述半导体层中位于所述第二栅电极的侧向下方的区域、比所述第二延伸区域还深、含有第二导电型的杂质的袋状区域。
7.根据权利要求6所述的半导体器件，其特征在于：
还包括：
形成在所述第二栅电极侧面上的第三侧壁，
夹着所述第三侧壁形成在所述第二栅电极侧面上的第四侧壁，以及
形成在所述半导体层中位于所述第四侧壁的侧向下方的区域、含有第一导电型的第五杂质的第二源极·漏极区域。
8.根据权利要求6所述的半导体器件，其特征在于：
所述第二MIS晶体管，在所述第二延伸区域没有含氮的层。
9.一种半导体器件的制造方法，其特征在于：
包括：
在半导体层上形成第一栅极绝缘膜的工序(a)；
在所述工序(a)之后，在所述第一栅极绝缘膜上形成第一栅电极的工序(b)；
在所述工序(b)之后，以所述第一栅电极为屏蔽从斜对着上述半导体层的上面的方向离子注入第一导电型的第一杂质，而在位于所述半导体层的所述第一栅电极的侧向下方的区域形成第一导电型的第一延伸区域的工序(c)；
在所述工序(b)之后，以所述第一栅电极为屏蔽从斜对着上述半导体层的上面的方向离子注入第一导电型的第二杂质，而在位于所述半导体层的所述第一栅电极的侧向下方的区域形成比所述第一延伸区域还深的第一导电型杂质区域的工序(d)；以及
在所述工序(c)及工序(d)之后，以所述第一栅电极为屏蔽，在相对所述半导体层表面的法线的角度比所述第一杂质的离子注入及所述第二杂质的离子注入还小的角度下离子注入氮，而在所述第一延伸区域的上侧表面部分形成氮扩散层的工序(e)。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于：
在所述工序(e)，从垂直于所述半导体层的上面的方向离子注入所述氮。
11.根据权利要求9所述的半导体器件的制造方法，其特征在于：
在所述工序(e)，形成所述氮扩散层，让所述氮扩散层的底面和侧面中靠近所述第一栅电极的那一侧的侧面包含在所述第一延伸区域内。
12.根据权利要求9所述的半导体器件的制造方法，其特征在于：
在所述工序(c)，离子注入砷作为所述第一杂质；
在所述工序(d)，离子注入磷作为所述第二杂质。
13.根据权利要求9到12中的任一项权利要求所述的半导体器件的制造方法，其特征在于：
进一步包括：
在所述工序(e)之后，在所述第一栅电极的侧面上形成第一侧壁的工序(f)，
在所述工序(f)之后，在所述第一侧壁的外侧面上形成第二侧壁的工序(g)，
在所述工序(g)之后，以所述第一栅电极、所述第一侧壁及所述第二侧壁为屏蔽，进行第一导电型的第三杂质的离子注入，而在所述半导体层中位于所述第二侧壁的侧向下方的区域形成第一导电型的第一源极·漏极区域的工序(h)。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于：
在所述工序(a)，在所述半导体层上的与形成所述第一栅极绝缘膜不同的区域形成第二栅极绝缘膜；
在所述工序(b)，在所述第二栅极绝缘膜上形成第二栅电极；
在所述工序(f)，在所述第二栅电极的侧面上形成第三侧壁；
进一步包括：在所述工序(f)后所述工序(g)前，以所述第二栅电极及所述第三侧壁为屏蔽，从与所述半导体层的上面垂直的方向离子注入第一导电型的第四杂质，由此而在所述半导体层中位于所述第三侧壁的侧向下方的区域形成第一导电型的第二延伸区域的工序，以及
在所述工序(f)后所述工序(g)前，以所述第二栅电极及所述第三侧壁为屏蔽，从与所述半导体层的上面倾斜的方向离子注入第二导电型的杂质，由此而在所述半导体层中位于所述第三侧壁的侧向下方的区域形成比所述第二延伸区域还深的第二导电型的袋状区域的工序。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于：
所述第一栅电极为周边电路区域中的栅电极，所述第二栅电极为内部电路区域中的栅电极。
16.根据权利要求14所述的半导体器件的制造方法，其特征在于：
在所述工序(g)中，在所述第三侧壁的外侧面上形成第四侧壁；
在所述工序(h)中，以所述第二栅电极、所述第三侧壁及所述第四侧壁为屏蔽，进行第一导电型的第五杂质的离子注入，而在所述半导体层中位于所述第四侧壁的侧向下方的区域形成第一导电型的第二源极·漏极区域。
CNB2005100642860A 2004-04-13 2005-04-12 半导体器件及其制造方法 Active CN100444403C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP118247/2004 2004-04-13
JP2004118247A JP2005303087A (ja) 2004-04-13 2004-04-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1684272A true CN1684272A (zh) 2005-10-19
CN100444403C CN100444403C (zh) 2008-12-17

Family

ID=35059710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100642860A Active CN100444403C (zh) 2004-04-13 2005-04-12 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7119408B2 (zh)
JP (1) JP2005303087A (zh)
CN (1) CN100444403C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241931B (zh) * 2007-02-06 2010-06-02 台湾积体电路制造股份有限公司 半导体结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165627A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE102008030856B4 (de) * 2008-06-30 2015-12-03 Advanced Micro Devices, Inc. Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
JP2011009571A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置およびその製造方法
JP5435720B2 (ja) * 2009-12-21 2014-03-05 パナソニック株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297393A (ja) * 1994-04-25 1995-11-10 Seiko Instr Inc 半導体装置およびその製造方法
JPH0964362A (ja) 1995-08-21 1997-03-07 Ricoh Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH09312393A (ja) * 1996-05-22 1997-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4446509B2 (ja) * 1999-04-26 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6437406B1 (en) * 2000-10-19 2002-08-20 International Business Machines Corporation Super-halo formation in FETs
US6645806B2 (en) * 2001-08-07 2003-11-11 Micron Technology, Inc. Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions
JP2003133434A (ja) * 2001-10-23 2003-05-09 Mitsubishi Electric Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241931B (zh) * 2007-02-06 2010-06-02 台湾积体电路制造股份有限公司 半导体结构

Also Published As

Publication number Publication date
CN100444403C (zh) 2008-12-17
US20050224872A1 (en) 2005-10-13
US7119408B2 (en) 2006-10-10
JP2005303087A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1855545A (zh) Mos晶体管、cmos集成电路器件及相关制造方法
KR100237117B1 (ko) 드레인 측에 포켓을 갖는 ldd구조의 반도체 장치 및 그 제조 방법
CN1195199A (zh) 场效应晶体管及其制造方法
KR0157609B1 (ko) Cmos반도체장치의 제조방법
CN1219756A (zh) 使用离子注入制造半导体器件的方法
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
CN1476104A (zh) 半导体器件及其制造方法
CN1684272A (zh) 半导体器件及其制造方法
CN1087499C (zh) 半导体装置及其制造方法
CN1194395C (zh) 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法
CN1667837A (zh) 半导体器件及其制造方法
CN1841708A (zh) 制造快闪存储装置的方法
CN1614785A (zh) 存储器混装半导体装置及其制造方法
CN85108671A (zh) 半导体集成电路器件及其制造工艺
CN1906768A (zh) 半导体器件及其制造方法
CN1523675A (zh) 半导体器件及其制造方法
TWI527098B (zh) 超級接面功率元件之耐壓終止結構及其製造方法
CN1921131A (zh) Cmos图像传感器及其制造方法
CN1147002C (zh) 半导体器件及其制造方法
JPH04259258A (ja) Ｍｉｓ電界効果形半導体装置の製造方法
JP3403312B2 (ja) 半導体装置およびその製造方法
CN1574389A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140609

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140609

Address after: Tokyo, Japan, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.